JPH06292064A - ビデオカメラクロックシステム - Google Patents
ビデオカメラクロックシステムInfo
- Publication number
- JPH06292064A JPH06292064A JP5077842A JP7784293A JPH06292064A JP H06292064 A JPH06292064 A JP H06292064A JP 5077842 A JP5077842 A JP 5077842A JP 7784293 A JP7784293 A JP 7784293A JP H06292064 A JPH06292064 A JP H06292064A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency
- ssg
- video camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 一つの水晶発振回路でカメラ部に必要な２種
類のクロックを作るビデオカメラクロックシステムを提
供する。 【構成】 固体撮像素子を駆動するクロック発生回路
（ＣＧ）３の周波数ｆ１のｍ倍、テレビジョン用同期信
号発生回路（ＳＳＧ）４の基準クロックの周波数ｆ２の
ｎ倍の周波数（すなわちｍ×ｆ１＝ｎ×ｆ２）になるよ
うに基本クロック８を水晶発振回路５で発振し（ｍ、ｎ
は共に整数）、ｍ分周回路６とｎ分周回路に入力してそ
れぞれ基本クロック８のｍ分周クロック９とｎ分周クロ
ック１０をつくる。この２種類のクロック９、１０をそ
れぞれ固体撮像素子を駆動するクロック発生回路３及び
テレビジョン用同期信号発生回路４の基本クロックとし
て使用する。
類のクロックを作るビデオカメラクロックシステムを提
供する。 【構成】 固体撮像素子を駆動するクロック発生回路
（ＣＧ）３の周波数ｆ１のｍ倍、テレビジョン用同期信
号発生回路（ＳＳＧ）４の基準クロックの周波数ｆ２の
ｎ倍の周波数（すなわちｍ×ｆ１＝ｎ×ｆ２）になるよ
うに基本クロック８を水晶発振回路５で発振し（ｍ、ｎ
は共に整数）、ｍ分周回路６とｎ分周回路に入力してそ
れぞれ基本クロック８のｍ分周クロック９とｎ分周クロ
ック１０をつくる。この２種類のクロック９、１０をそ
れぞれ固体撮像素子を駆動するクロック発生回路３及び
テレビジョン用同期信号発生回路４の基本クロックとし
て使用する。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオカメラクロック
システムに関するものである。
システムに関するものである。
【０００２】
【従来の技術】近年、ビデオカメラの開発の重要なトレ
ンドの一つとして、小型化、低価格化がある。前記トレ
ンドを達成する一手段として、ビデオカメラのカメラ
部、特に固体撮像素子およびその駆動周辺回路部分の見
直しが考えられる。
ンドの一つとして、小型化、低価格化がある。前記トレ
ンドを達成する一手段として、ビデオカメラのカメラ
部、特に固体撮像素子およびその駆動周辺回路部分の見
直しが考えられる。
【０００３】現在のビデオカメラクロックシステムは、
主なものとしては固体撮像素子を駆動するクロック発生
回路（以下、ＣＧと略す）、テレビジョン信号用同期信
号発生回路（以下、ＳＳＧと略す）の両ＬＳＩを中心と
して、ＣＧを駆動するための基準クロックと、ＳＳＧお
よび映像信号処理回路を駆動するための基準クロックの
２種類の周波数の異なるクロックを別々の水晶発振子お
よび水晶発振回路で発振、出力し、ＰＬＬ回路と呼ばれ
る位相調整回路にて前記ＣＧの基準クロックおよびＳＳ
Ｇの基準クロックの２種類の位相を確定させる回路を持
つ構成をとっている。
主なものとしては固体撮像素子を駆動するクロック発生
回路（以下、ＣＧと略す）、テレビジョン信号用同期信
号発生回路（以下、ＳＳＧと略す）の両ＬＳＩを中心と
して、ＣＧを駆動するための基準クロックと、ＳＳＧお
よび映像信号処理回路を駆動するための基準クロックの
２種類の周波数の異なるクロックを別々の水晶発振子お
よび水晶発振回路で発振、出力し、ＰＬＬ回路と呼ばれ
る位相調整回路にて前記ＣＧの基準クロックおよびＳＳ
Ｇの基準クロックの２種類の位相を確定させる回路を持
つ構成をとっている。
【０００４】図５に、前記した従来のビデオカメラクロ
ックシステムの基本的な一構成例を示す。
ックシステムの基本的な一構成例を示す。
【０００５】図５において、５７はＣＧ、５８はＳＳ
Ｇ、５９はＰＬＬ回路、６０はＣＧ用クロック水晶発振
子の発振制御回路、６１はＣＧ用クロック水晶発振子、
６２はＳＳＧ用クロック水晶発振子、６３はＣＧ５７の
基準クロック、６４はＳＳＧ５８の基準クロック、６５
はＣＧ用クロック水晶発振子の発振制御信号、６６はビ
デオカメラの水平同期信号である。
Ｇ、５９はＰＬＬ回路、６０はＣＧ用クロック水晶発振
子の発振制御回路、６１はＣＧ用クロック水晶発振子、
６２はＳＳＧ用クロック水晶発振子、６３はＣＧ５７の
基準クロック、６４はＳＳＧ５８の基準クロック、６５
はＣＧ用クロック水晶発振子の発振制御信号、６６はビ
デオカメラの水平同期信号である。
【０００６】図５の回路の動作を説明する。まず、ＣＧ
用クロック水晶発振子６１でＣＧ５７の基準クロック６
３を発振、ＳＳＧ用クロック水晶発振子６２でＳＳＧ５
８の基準クロック６４を発振している。この２種類の周
波数の異なるＣＧの基準クロック６３、ＳＳＧの基準ク
ロック６４は何の制約も受けず、互いに独立して発振し
ているため、位相を確定する必要がある。これをＰＬＬ
回路５９およびＣＧ用クロック水晶発振子の発振制御回
路６０にておこなっている。ＰＬＬ回路５９はＣＧ５７
からＣＧの基準クロック６３、ＳＳＧ５８から水平同期
信号６６を入力し、ＣＧの基本クロック６３を分周し
て、ＳＳＧの水平同期信号６６と同じ周波数のパルスを
つくり、両者の位相関係を比較し、比較結果に応じてあ
る特定の電圧値をＣＧ用クロック水晶発振子の発振制御
信号６５として出力する。ＣＧ用クロック水晶発振子の
発振制御回路６０はコイル、コンデンサ等で構成された
回路で、発振制御信号から与えられた電圧値でＣＧ用ク
ロック水晶発振子の周波数を変化させる。図５の回路で
は、前記ＰＬＬ回路５９より出力されたＣＧ用クロック
水晶発振子の発振制御信号６５の電圧値を用い、ＣＧ用
クロック水晶発振子６１の発振を制御することにより、
前記２つのＣＧの基準クロック６３、ＳＳＧの基準クロ
ック６４の位相関係を確定している。
用クロック水晶発振子６１でＣＧ５７の基準クロック６
３を発振、ＳＳＧ用クロック水晶発振子６２でＳＳＧ５
８の基準クロック６４を発振している。この２種類の周
波数の異なるＣＧの基準クロック６３、ＳＳＧの基準ク
ロック６４は何の制約も受けず、互いに独立して発振し
ているため、位相を確定する必要がある。これをＰＬＬ
回路５９およびＣＧ用クロック水晶発振子の発振制御回
路６０にておこなっている。ＰＬＬ回路５９はＣＧ５７
からＣＧの基準クロック６３、ＳＳＧ５８から水平同期
信号６６を入力し、ＣＧの基本クロック６３を分周し
て、ＳＳＧの水平同期信号６６と同じ周波数のパルスを
つくり、両者の位相関係を比較し、比較結果に応じてあ
る特定の電圧値をＣＧ用クロック水晶発振子の発振制御
信号６５として出力する。ＣＧ用クロック水晶発振子の
発振制御回路６０はコイル、コンデンサ等で構成された
回路で、発振制御信号から与えられた電圧値でＣＧ用ク
ロック水晶発振子の周波数を変化させる。図５の回路で
は、前記ＰＬＬ回路５９より出力されたＣＧ用クロック
水晶発振子の発振制御信号６５の電圧値を用い、ＣＧ用
クロック水晶発振子６１の発振を制御することにより、
前記２つのＣＧの基準クロック６３、ＳＳＧの基準クロ
ック６４の位相関係を確定している。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
様なビデオカメラクロックシステムでは、回路規模が大
きくなる欠点がある。ＣＧ５７，ＳＳＧ５８の両方を駆
動する必要上、水晶発振器が最低２個必要となり、実装
基板の面積が広くなる。更に２種類のＣＧの基準クロッ
ク６３、ＳＳＧの基準クロック６４の位相調整のために
ＰＬＬ回路をも必要とするため、実装基板のＩＣの占有
面積が増加、かつＩＣの増加により、コストが高くな
る。よって前記の様な欠点は、ビデオカメラの小型化、
低価格化を妨げる大きな要因の一つとなる。
様なビデオカメラクロックシステムでは、回路規模が大
きくなる欠点がある。ＣＧ５７，ＳＳＧ５８の両方を駆
動する必要上、水晶発振器が最低２個必要となり、実装
基板の面積が広くなる。更に２種類のＣＧの基準クロッ
ク６３、ＳＳＧの基準クロック６４の位相調整のために
ＰＬＬ回路をも必要とするため、実装基板のＩＣの占有
面積が増加、かつＩＣの増加により、コストが高くな
る。よって前記の様な欠点は、ビデオカメラの小型化、
低価格化を妨げる大きな要因の一つとなる。
【０００８】本発明はビデオカメラの小型化、低価格化
を可能とするビデオカメラクロックシステムを提供する
ことを目的としている。
を可能とするビデオカメラクロックシステムを提供する
ことを目的としている。
【０００９】
【課題を解決するための手段】本発明は上記課題を解決
するもので、固体撮像素子を駆動するクロック発生回路
と、テレビジョン信号用同期信号発生回路と、固体撮像
素子を駆動するクロック発生回路の基準クロックのｍ倍
及びテレビジョン信号用同期信号発生回路の基準クロッ
クのｎ倍となるに２種類のクロックの最小公倍数の周波
数をとる基本クロックの発振器と基本クロックをｍ分周
する回路でつくられる第一の論理回路と、第一の論理回
路の基本クロックをｎ分周する第二の論理回路にて構成
されるビデオカメラクロックシステムをつくるように構
成されている。
するもので、固体撮像素子を駆動するクロック発生回路
と、テレビジョン信号用同期信号発生回路と、固体撮像
素子を駆動するクロック発生回路の基準クロックのｍ倍
及びテレビジョン信号用同期信号発生回路の基準クロッ
クのｎ倍となるに２種類のクロックの最小公倍数の周波
数をとる基本クロックの発振器と基本クロックをｍ分周
する回路でつくられる第一の論理回路と、第一の論理回
路の基本クロックをｎ分周する第二の論理回路にて構成
されるビデオカメラクロックシステムをつくるように構
成されている。
【００１０】
【作用】本発明は、上記目的を達成するために、基本ク
ロックを固体撮像素子を駆動するクロック発生回路の基
準クロックとテレビジョン信号用同期信号発生回路の基
準クロックの最小公倍数とすることにより、水晶発振子
を一つにすることができ、ビデオカメラの小型化、低価
格化に対応することが可能である。
ロックを固体撮像素子を駆動するクロック発生回路の基
準クロックとテレビジョン信号用同期信号発生回路の基
準クロックの最小公倍数とすることにより、水晶発振子
を一つにすることができ、ビデオカメラの小型化、低価
格化に対応することが可能である。
【００１１】
【実施例】以下、本発明の一実施例について、図面を参
照しながら、説明する。
照しながら、説明する。
【００１２】図１に本発明のビデオカメラクロックシス
テムの一実施例を示す。本発明の実施例では、ｍが２、
ｎが５となる場合のビデオカメラクロックシステムとし
て説明をする。図１の回路の実際の使用回路例として
は、水平段数が約８５０段程度の固体撮像素子を使用
し、フィールドメモリ、ラインメモリ等を使用した水平
段数が約６７０段相当の信号処理をおこなうビデオカメ
ラでのＳＳＧの基準クロックとして使用するビデオカメ
ラクロックシステムを考えることができる。
テムの一実施例を示す。本発明の実施例では、ｍが２、
ｎが５となる場合のビデオカメラクロックシステムとし
て説明をする。図１の回路の実際の使用回路例として
は、水平段数が約８５０段程度の固体撮像素子を使用
し、フィールドメモリ、ラインメモリ等を使用した水平
段数が約６７０段相当の信号処理をおこなうビデオカメ
ラでのＳＳＧの基準クロックとして使用するビデオカメ
ラクロックシステムを考えることができる。
【００１３】図１において、１は第一の論理回路、２は
第二の論理回路、３はＣＧ、４はＳＳＧ、５は第一の論
理回路１の水晶発振回路、６は第一の論理回路１の２分
周回路、７は第二の論理回路２の５分周回路、８は基本
クロック、９は基本クロック８の２分周クロック、１０
は基本クロック８の５分周クロック、１１はビデオカメ
ラの水平同期信号、１２はビデオカメラの垂直同期信号
を示す。
第二の論理回路、３はＣＧ、４はＳＳＧ、５は第一の論
理回路１の水晶発振回路、６は第一の論理回路１の２分
周回路、７は第二の論理回路２の５分周回路、８は基本
クロック、９は基本クロック８の２分周クロック、１０
は基本クロック８の５分周クロック、１１はビデオカメ
ラの水平同期信号、１２はビデオカメラの垂直同期信号
を示す。
【００１４】図１の水晶発振回路は第一の論理回路１の
中の水晶発振回路５の一つだけしか存在しない。水晶発
振回路５からつくられる基本クロック８は、ＣＧの基準
クロックとＳＳＧの基準クロックの周波数の最小公倍数
となる周波数で発振させる。図１の回路は一例として、
ＣＧの基準クロック９の２倍、ＳＳＧの基準クロック１
０の５倍である基本クロック８を水晶発振回路５で発振
させる場合を示している。水晶発振回路５で発振された
基本クロック８は、まず２分周回路６に入力される。こ
の２分周回路６で基本クロック８は２分周されて、基本
クロックの２分周クロック９として出力される。この２
分周クロック９はＣＧ３に入力され、ＣＧの基準クロッ
クとして使用される。基本クロック８は第二の論理回路
２にも入力され、第二の論理回路２の５分周回路７に
て、５分周される。この５分周回路７の出力である基本
クロック８の５分周クロック１０はＳＳＧ４に入力さ
れ、ＳＳＧの基準クロックとして使用する。ＳＳＧ４は
ＣＧ３にビデオカメラの水平同期信号１１と垂直同期信
号１２を出力する。上記の様な構成により、一つの水晶
発振回路５で、ＣＧの基準クロック９、ＳＳＧの基準ク
ロック１０の両方のクロックを出力し、ＣＧ３、ＳＳＧ
４を駆動することができる。一つの水晶発振子から、Ｃ
Ｇの基準クロック９、ＳＳＧの基準クロック１０をつく
るので、ＰＬＬ回路等の位相を調整させる回路は不要と
なる。
中の水晶発振回路５の一つだけしか存在しない。水晶発
振回路５からつくられる基本クロック８は、ＣＧの基準
クロックとＳＳＧの基準クロックの周波数の最小公倍数
となる周波数で発振させる。図１の回路は一例として、
ＣＧの基準クロック９の２倍、ＳＳＧの基準クロック１
０の５倍である基本クロック８を水晶発振回路５で発振
させる場合を示している。水晶発振回路５で発振された
基本クロック８は、まず２分周回路６に入力される。こ
の２分周回路６で基本クロック８は２分周されて、基本
クロックの２分周クロック９として出力される。この２
分周クロック９はＣＧ３に入力され、ＣＧの基準クロッ
クとして使用される。基本クロック８は第二の論理回路
２にも入力され、第二の論理回路２の５分周回路７に
て、５分周される。この５分周回路７の出力である基本
クロック８の５分周クロック１０はＳＳＧ４に入力さ
れ、ＳＳＧの基準クロックとして使用する。ＳＳＧ４は
ＣＧ３にビデオカメラの水平同期信号１１と垂直同期信
号１２を出力する。上記の様な構成により、一つの水晶
発振回路５で、ＣＧの基準クロック９、ＳＳＧの基準ク
ロック１０の両方のクロックを出力し、ＣＧ３、ＳＳＧ
４を駆動することができる。一つの水晶発振子から、Ｃ
Ｇの基準クロック９、ＳＳＧの基準クロック１０をつく
るので、ＰＬＬ回路等の位相を調整させる回路は不要と
なる。
【００１５】ここで、ＣＧの基準クロックである２分周
クロック９、ＳＳＧの基準クロックである５分周クロッ
ク１０の２種類のクロックと、水平同期信号１１の立ち
上がり時の位相関係を考えると、使用する分周回路の構
成および構造や、ＳＳＧの構造、電源入力時の回路動作
のタイミング等によって、幾通りかの位相関係が発生
し、一つに確定しない場合がある。前記位相関係を唯一
つに確定させる必要がある場合、図２の様な回路構成を
とることで対処することができる。
クロック９、ＳＳＧの基準クロックである５分周クロッ
ク１０の２種類のクロックと、水平同期信号１１の立ち
上がり時の位相関係を考えると、使用する分周回路の構
成および構造や、ＳＳＧの構造、電源入力時の回路動作
のタイミング等によって、幾通りかの位相関係が発生
し、一つに確定しない場合がある。前記位相関係を唯一
つに確定させる必要がある場合、図２の様な回路構成を
とることで対処することができる。
【００１６】図２の回路の動作を図面を参照しながら説
明する。図２において、１３は第一の論理回路、１４は
第二の論理回路、１５はＣＧ、１６はＳＳＧ、１７は第
一の論理回路１３の水晶発振回路、１８は第一の論理回
路１３の２分周回路、１９は第二の論理回路１４の５分
周回路、２０は第二の論理回路１４のラッチ回路、２１
は基本クロック、２２はＣＧ１５の基準クロックとなる
基本クロック２１の２分周クロック、２３はＳＳＧの基
準クロックとなる基本クロック２１の５分周クロック、
２４はビデオカメラの水平同期信号、２５はビデオカメ
ラの垂直同期信号、２６はＣＧ１５用水平同期信号とな
る第二の論理回路１４のラッチ回路２０の出力信号を示
す。
明する。図２において、１３は第一の論理回路、１４は
第二の論理回路、１５はＣＧ、１６はＳＳＧ、１７は第
一の論理回路１３の水晶発振回路、１８は第一の論理回
路１３の２分周回路、１９は第二の論理回路１４の５分
周回路、２０は第二の論理回路１４のラッチ回路、２１
は基本クロック、２２はＣＧ１５の基準クロックとなる
基本クロック２１の２分周クロック、２３はＳＳＧの基
準クロックとなる基本クロック２１の５分周クロック、
２４はビデオカメラの水平同期信号、２５はビデオカメ
ラの垂直同期信号、２６はＣＧ１５用水平同期信号とな
る第二の論理回路１４のラッチ回路２０の出力信号を示
す。
【００１７】まず第一の論理回路１３の水晶発振回路１
７で基本クロック２１が発振、出力される。次に基本ク
ロック２１は第一の論理回路１３の２分周回路１８、第
二の論理回路１４の５分周回路１９にて分周され、ＣＧ
の基準クロック２２、ＳＳＧの基準クロック２３が出
力、それぞれＣＧ１５、ＳＳＧ１６を駆動する。ＳＳＧ
１６からは、水平同期信号２４、垂直同期信号２５が出
力される。
７で基本クロック２１が発振、出力される。次に基本ク
ロック２１は第一の論理回路１３の２分周回路１８、第
二の論理回路１４の５分周回路１９にて分周され、ＣＧ
の基準クロック２２、ＳＳＧの基準クロック２３が出
力、それぞれＣＧ１５、ＳＳＧ１６を駆動する。ＳＳＧ
１６からは、水平同期信号２４、垂直同期信号２５が出
力される。
【００１８】ビデオカメラの水平同期信号２４は第二の
論理回路１４のラッチ回路２０に入力され、基本クロッ
クの２分周クロック２３と同５分周クロックでラッチ、
処理される。このラッチ回路の出力信号２６は両クロッ
ク２２、２３に対し、位相が確定したＣＧ用水平同期信
号としてＣＧ１５に入力される。
論理回路１４のラッチ回路２０に入力され、基本クロッ
クの２分周クロック２３と同５分周クロックでラッチ、
処理される。このラッチ回路の出力信号２６は両クロッ
ク２２、２３に対し、位相が確定したＣＧ用水平同期信
号としてＣＧ１５に入力される。
【００１９】図２の回路構成および動作の具体的な例を
図３、図４を参照しながら説明する。
図３、図４を参照しながら説明する。
【００２０】図３は本発明のビデオカメラクロックシス
テムにおいてｍが２、ｎが５となる場合の具体的な回路
構成例を示す。
テムにおいてｍが２、ｎが５となる場合の具体的な回路
構成例を示す。
【００２１】図３において、２７は第一の論理回路の水
晶発振器、２８は第一の論理回路の２分周回路、２９は
第二の論理回路の５分周回路、３０は第二の論理回路の
ラッチ回路、３１はＮＡＮＤゲート、３２から３８はそ
れぞれＤ形フリップフロップ、３９は基本クロック、４
０は基本クロック３９の２分周クロック、４１は基本ク
ロック３９の５分周クロック、４２はビデオカメラの水
平同期信号、４３、４４はそれぞれラッチ回路出力１、
ラッチ回路出力２、４５はＣＧ用水平同期信号となるラ
ッチ回路３０の出力信号である。
晶発振器、２８は第一の論理回路の２分周回路、２９は
第二の論理回路の５分周回路、３０は第二の論理回路の
ラッチ回路、３１はＮＡＮＤゲート、３２から３８はそ
れぞれＤ形フリップフロップ、３９は基本クロック、４
０は基本クロック３９の２分周クロック、４１は基本ク
ロック３９の５分周クロック、４２はビデオカメラの水
平同期信号、４３、４４はそれぞれラッチ回路出力１、
ラッチ回路出力２、４５はＣＧ用水平同期信号となるラ
ッチ回路３０の出力信号である。
【００２２】図４は、図３の回路の出力信号の論理波形
を示す。図４において、４６は基本クロック３９の論理
波形、４７はＣＧの基準クロックとなる２分周回路２８
の出力信号４０の論理波形、４８はＳＳＧの基準クロッ
クとなる５分周回路２９の出力信号４１の論理波形、４
９は水平同期信号４２の位相状態その１の論理波形、５
０は水平同期信号４２の位相状態その２の論理波形、５
１は４３のラッチ回路出力１の論理波形、５２は４３の
ラッチ回路出力２の論理波形、５３はＣＧ用水平同期信
号論理波形、５４は図３の回路の入出力信号３９、４
０、４１、４２の位相関係その１、５５は図３の回路の
入出力信号３９、４０、４１、４２の位相関係その２、
５６は図３の回路の入出力信号３９、４０、４１、４５
の位相関係を示す。
を示す。図４において、４６は基本クロック３９の論理
波形、４７はＣＧの基準クロックとなる２分周回路２８
の出力信号４０の論理波形、４８はＳＳＧの基準クロッ
クとなる５分周回路２９の出力信号４１の論理波形、４
９は水平同期信号４２の位相状態その１の論理波形、５
０は水平同期信号４２の位相状態その２の論理波形、５
１は４３のラッチ回路出力１の論理波形、５２は４３の
ラッチ回路出力２の論理波形、５３はＣＧ用水平同期信
号論理波形、５４は図３の回路の入出力信号３９、４
０、４１、４２の位相関係その１、５５は図３の回路の
入出力信号３９、４０、４１、４２の位相関係その２、
５６は図３の回路の入出力信号３９、４０、４１、４５
の位相関係を示す。
【００２３】第一の論理回路の水晶発振器２７で発振さ
れた基本クロック３９は２分周回路２８、５分周回路２
９に入力され、それぞれＣＧの基準クロックとなる２分
周クロック４０、ＳＳＧの基準クロックとなる５分周ク
ロック４１が出力され、ＣＧならびにＳＳＧが駆動され
る。
れた基本クロック３９は２分周回路２８、５分周回路２
９に入力され、それぞれＣＧの基準クロックとなる２分
周クロック４０、ＳＳＧの基準クロックとなる５分周ク
ロック４１が出力され、ＣＧならびにＳＳＧが駆動され
る。
【００２４】図３の回路では、水平同期信号４２の状態
４９もしくは５０によって、図４のＣＧの基準クロック
４７、ＳＳＧの基準クロック４８に対する位相関係が、
図４の５４、５５に示す様に２通り発生する場合が考え
られる。
４９もしくは５０によって、図４のＣＧの基準クロック
４７、ＳＳＧの基準クロック４８に対する位相関係が、
図４の５４、５５に示す様に２通り発生する場合が考え
られる。
【００２５】５４は水平同期信号４９の立ち上がりに対
し、ＣＧの基準クロック４７、ＳＳＧの基準クロック４
８それぞれが立ち上がる状態。５５は水平同期信号５０
の立ち上がりに対し、ＣＧの基準クロック４７が立ち上
がり、ＳＳＧの基準クロック４８が立ち下がる状態の位
相関係を示す。この５４、５５の様な２通りの位相状態
を唯一つに確定するために、ラッチ回路３０が使用され
る。
し、ＣＧの基準クロック４７、ＳＳＧの基準クロック４
８それぞれが立ち上がる状態。５５は水平同期信号５０
の立ち上がりに対し、ＣＧの基準クロック４７が立ち上
がり、ＳＳＧの基準クロック４８が立ち下がる状態の位
相関係を示す。この５４、５５の様な２通りの位相状態
を唯一つに確定するために、ラッチ回路３０が使用され
る。
【００２６】まず、ＣＧの基準クロック４７は第二の論
理回路のラッチ回路３０に入力され、フリップフロップ
３６にて第二の論理回路の５分周回路２９でつくられた
ＳＳＧの基準クロック４８でラッチされる。このフリッ
プフロップ３６の出力は信号波形５１の様になる。この
出力信号５１でＳＳＧより入力された水平同期信号をフ
リップフロップ３７にてラッチする。このフリップフロ
ップ３７の出力の信号波形は５２の様になる。出力信号
５１に対し、水平同期信号が４９、５０いずれかの状態
であっても、フリップフロップ３７の出力信号５２は常
に特定の位置で立ち上がることは明白である。更にフリ
ップフロップ３８にてＣＧの基準クロック４７でラッチ
することにより、５３の様な出力信号波形を得、５６の
様な唯一の位相関係が得られる。このフリップフロップ
３８の出力信号波形５３をＣＧ用水平同期信号としてＣ
Ｇに入力することにより、常時５６の様な同一位相状態
でビデオカメラクロックシステムを動作させることがで
きる。
理回路のラッチ回路３０に入力され、フリップフロップ
３６にて第二の論理回路の５分周回路２９でつくられた
ＳＳＧの基準クロック４８でラッチされる。このフリッ
プフロップ３６の出力は信号波形５１の様になる。この
出力信号５１でＳＳＧより入力された水平同期信号をフ
リップフロップ３７にてラッチする。このフリップフロ
ップ３７の出力の信号波形は５２の様になる。出力信号
５１に対し、水平同期信号が４９、５０いずれかの状態
であっても、フリップフロップ３７の出力信号５２は常
に特定の位置で立ち上がることは明白である。更にフリ
ップフロップ３８にてＣＧの基準クロック４７でラッチ
することにより、５３の様な出力信号波形を得、５６の
様な唯一の位相関係が得られる。このフリップフロップ
３８の出力信号波形５３をＣＧ用水平同期信号としてＣ
Ｇに入力することにより、常時５６の様な同一位相状態
でビデオカメラクロックシステムを動作させることがで
きる。
【００２７】本実施例ではｍが２、ｎが５の場合の例を
示したが、基本クロックの周波数がＣＧの基準クロッ
ク、ＳＳＧの基準クロックの周波数の最小公倍数もしく
はそれに近い値をとっていれば、どの様な周波数および
水晶発振回路であっても構わない。また本実施例の回路
構成、特にラッチ回路の構成についても、ＣＧへ入力す
る水平同期信号の波形のＣＧの基準クロック、ＳＳＧの
基準クロックに対する位相関係が唯一つの状態で確定で
きるのであれば、どの様な回路の構成であっても構わな
い。
示したが、基本クロックの周波数がＣＧの基準クロッ
ク、ＳＳＧの基準クロックの周波数の最小公倍数もしく
はそれに近い値をとっていれば、どの様な周波数および
水晶発振回路であっても構わない。また本実施例の回路
構成、特にラッチ回路の構成についても、ＣＧへ入力す
る水平同期信号の波形のＣＧの基準クロック、ＳＳＧの
基準クロックに対する位相関係が唯一つの状態で確定で
きるのであれば、どの様な回路の構成であっても構わな
い。
【００２８】
【発明の効果】以上の様に本発明は、一つの水晶発振回
路で、２種類のクロックをつくる様に構成され、ビデオ
カメラの小型化、低価格化に対応することが可能であ
る。従って、その実用的効果は極めて大である。
路で、２種類のクロックをつくる様に構成され、ビデオ
カメラの小型化、低価格化に対応することが可能であ
る。従って、その実用的効果は極めて大である。
【図１】本発明のビデオカメラクロックシステムの一実
施例を示すブロック図
施例を示すブロック図
【図２】同実施例のブロック図
【図３】本発明のビデオカメラクロックシステムにおい
てｍが２、ｎが５となる場合における回路構成例を示す
回路図
てｍが２、ｎが５となる場合における回路構成例を示す
回路図
【図４】同実施例の出力信号の論理波形図
【図５】従来のビデオカメラクロックシステムのブロッ
ク図
ク図
１ 第一の論理回路 ２ 第二の論理回路 ３ クロック発生回路 ４ テレビジョン用同期信号発生回路 ５ 水晶発振回路 ６ ２分周回路 ７ ５分周回路
Claims (2)
- 【請求項１】 固体撮像素子を駆動するクロック発生回
路と、テレビジョン信号用同期信号発生回路と、前記固
体撮像素子を駆動する前記クロック発生回路の基準クロ
ック周波数ｆ１のｍ倍（ｍは整数）及び前記テレビジョ
ン信号用同期信号発生回路の基準クロック周波数ｆ２の
ｎ倍（ｎは整数）となる前記２種類のクロックの最小公
倍数の周波数（ｍ×ｆ１＝ｎ×ｆ２）をとる基本クロッ
クの発振器と基本クロックをｍ分周する回路でつくられ
る第一の論理回路と、前記第一の論理回路の基本クロッ
クをｎ分周する第二の論理回路とを備えることを特徴と
するビデオカメラクロックシステム。 - 【請求項２】 固体撮像素子を駆動するクロック発生回
路と、テレビジョン信号用同期信号発生回路でつくられ
る水平同期信号を第一及び第二の論理回路でつくられる
ｍ分周クロックとｎ分周クロックでラッチするラッチ回
路とを備え、前記ラッチ回路の出力を前記クロック発生
回路に供給することを特徴とする請求項１記載のビデオ
カメラクロックシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077842A JPH06292064A (ja) | 1993-04-05 | 1993-04-05 | ビデオカメラクロックシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077842A JPH06292064A (ja) | 1993-04-05 | 1993-04-05 | ビデオカメラクロックシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06292064A true JPH06292064A (ja) | 1994-10-18 |
Family
ID=13645309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5077842A Pending JPH06292064A (ja) | 1993-04-05 | 1993-04-05 | ビデオカメラクロックシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06292064A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9979861B2 (en) | 2016-03-11 | 2018-05-22 | Seiko Epson Corporation | Photographing apparatus |
| US10313619B2 (en) | 2016-03-11 | 2019-06-04 | Seiko Epson Corporation | Photographing apparatus including an oscillator outputting an output signal based on which a first timing signal and a second timing signal are generated |
-
1993
- 1993-04-05 JP JP5077842A patent/JPH06292064A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9979861B2 (en) | 2016-03-11 | 2018-05-22 | Seiko Epson Corporation | Photographing apparatus |
| US10212313B2 (en) | 2016-03-11 | 2019-02-19 | Seiko Epson Corporation | Data processing device |
| US10313619B2 (en) | 2016-03-11 | 2019-06-04 | Seiko Epson Corporation | Photographing apparatus including an oscillator outputting an output signal based on which a first timing signal and a second timing signal are generated |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001117666A (ja) | 非整数周波数分割装置 | |
| JPH02307112A (ja) | クロツク信号生成器 | |
| US5608770A (en) | Frequency converter outputting a clock signal having a stable and accurate frequency | |
| JPS6036137B2 (ja) | 分周回路 | |
| JPH06292064A (ja) | ビデオカメラクロックシステム | |
| US6133900A (en) | OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal | |
| KR100201524B1 (ko) | 문자 발생기 | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| KR940005135A (ko) | 발진 회로와 그 회로를 이용한 픽쳐-인-픽쳐 시스템 | |
| JP2578760B2 (ja) | 画像処理装置 | |
| JPS63161776A (ja) | 固体撮像素子用クロツク発生器 | |
| JPH10257398A (ja) | 固体撮像素子駆動タイミング信号発生装置 | |
| JP3024130B2 (ja) | 任意位相抽出回路 | |
| JP4032927B2 (ja) | 大規模集積回路の初期化回路 | |
| JP2533371Y2 (ja) | 多相クロック発生回路 | |
| JPS59146273A (ja) | 固体撮像素子の駆動回路 | |
| KR930012022B1 (ko) | 키보드 컨트롤러용 클럭 발생회로 | |
| JPH05299984A (ja) | 周波数逓倍回路及び画面表示装置 | |
| JP2000165782A (ja) | 液晶駆動コントローラ | |
| JPS5843325Y2 (ja) | 同期信号発生器 | |
| JP2000163155A (ja) | データ処理回路 | |
| KR100263160B1 (ko) | 복합동기신호를이용한pll회로 | |
| JP3276797B2 (ja) | 水平出力パルス発生回路 | |
| JP2994882B2 (ja) | 分周回路 | |
| JPH05227052A (ja) | シンセサイザ受信機 |