KR100201524B1 - 문자 발생기 - Google Patents

문자 발생기 Download PDF

Info

Publication number
KR100201524B1
KR100201524B1 KR1019900020574A KR900020574A KR100201524B1 KR 100201524 B1 KR100201524 B1 KR 100201524B1 KR 1019900020574 A KR1019900020574 A KR 1019900020574A KR 900020574 A KR900020574 A KR 900020574A KR 100201524 B1 KR100201524 B1 KR 100201524B1
Authority
KR
South Korea
Prior art keywords
value
capacitor
frequency
oscillator
reference signal
Prior art date
Application number
KR1019900020574A
Other languages
English (en)
Other versions
KR910013877A (ko
Inventor
아드리아누스 아우그스티누스 덴오우덴 요세푸스
Original Assignee
프레데릭 얀 스미트
코닌클리케 필립스 일렉트로닉스 엔 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 코닌클리케 필립스 일렉트로닉스 엔 브이 filed Critical 프레데릭 얀 스미트
Publication of KR910013877A publication Critical patent/KR910013877A/ko
Application granted granted Critical
Publication of KR100201524B1 publication Critical patent/KR100201524B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/278—Subtitling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Abstract

본 문자 발생기는 라인신호가 인가되는 시동-정지발진기(1)로서 실시되는 위상결합 클럭신호 발생기를 구비한다. 클럭 주파수는 조정값(F)에 따라 변한다. 클럭주파수의 조정 및 모니터를 위해서,클럭신호 발생기에 카운터(2)가 제공되어 있다. 이 카운터는 소정 주기동안 발생하는 클럭펄스의 수를 카운트 하며,따라서 계수값(C)을 공급한다. 제어회로(3)는 계수값(C)을 지준값과 비교함과 아울러 발진기 주파수가 소정범위내에 유지되도록 하는 식으로 조정값(F)를 조절한다. 상기와 같은 문자 발생기는 텔레비젼 수상기에서의 온 스크린 디스플레이 등용에 적합하다.

Description

문자 발생기
제1도는 본 발명의 문자 발생기에 대한 선도.
제2도는 제1도에 보인 일부신호들의 신호파형도.
제3도는 제1도에 보인 시동-정지 발진기의 실시예도.
제4도는 제3도에 보인 일부 신호들의 신호 파형도.
제5도는 제1도에 보인 문자 발생기에 사용되는 제어 프로그램의 순서도.
제6도는 제5도에 보인 제어프로그램의 동작을 설명하는 시간선도.
제7도는 제1도에 보인 문자 발생기에 사용되는 또다른 제어 프로그램의 순서도.
제8도는 제7도에 보인 제어 프로그램의 동작을 설명하기 위한 시간선도.
제9도는 제1도에 보인 문자 발생기의 또다른 실시예를 보인선도.
제10도는 제9도에 보인 일부 신호들의 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 시동-정지 발진기 10 : 문자 발생기
2 : 카운터 11,13 : 전류원
3 : 제어회로 6 : 라인 및 행 카운터
7 : 디스플레이 메모리(RAM) 8 : 문자 메모리(ROM)
15 : 드레시홀드 회로
본 발명은 디스플레이 스크린상에 문자를 발생기키는 문자 발생기에 관한 것으로써,이 문자 발생기는 시동-정지(start-stop)발진기를 구비한다.
본 발명은 특히 소위 온-스크린 디스플레이 정보를 디스플레이 하기 위한 텔레비젼 모니터,카메라 레코더,CD비디오 플레이어 및 텔레비젼 수상기에 사용되는 문자 발생기에 관한 것이다.
시동-정지 발진기를 구비하는 문자 발생기는 일반적으로 공지되어 있다. 공지된 문자 발생기에서,시동-정지 발진기는 클럭신호 발생기를 구성하고 있는데,이신호 발생기 내로 예컨데 텔레비젼 수상기에서 라인동기신호인 외부 주기 기준신호가 인가된다. 이 기준 신호는 이후부터 라인신호로 언급하기로 한다. 시동-정지 발진기는 라인신호가 제1값을 가질때 텔레비젼 라인의 가시부분 동안에는 고정 주파수로 발진하지만은,라인 신호가 제 2값을 가질때 텔레비젼 라인의 플라이백 주기동안에는 발진하지 않는다. 그러므로,시동-정지 발진기에 의해 발생되는 클럭신호는 불연속 된다.
디스플레이 되는 문자의 안정성을 결정하는 클럭신호의 위상결합은 발진기가 상기 라인신호의 제 1값이 발생하기만 하면 언제든지 동일조건하에서 시동하는식으로 이루어진다. 텔레비젼 라인의 가시부분 동안 클럭신호의 주파수는 디스플레이 되는 문자의 폭을 결정한다. 공지된 문자 발생기에 있어서,주파수는 라인신호로 부터 독립적이며,그러므로 단지 의도되는 성분을 차원화 하므로써 결정된다. 주파수는 두개의 소정 한계치 사이의 값을 가지므로써 안정하게 된다. 상기한 클럭신호의 불연속의 불연속성은 때때로 문자 발생기와 관계되지는 않는다. 문자의 안정된 디스플레이를 위해서는 오로지 라인신호와의 위상 결합이 중요시된다.
실질적으로,집적회로(IC)로된 시동-정지 발진기의 주파수 결정성분을 요구되는 허용 한계치내에서 실현하기란 불가능한 것으로 밝혀졌다. 이와같은 이유로,공지된 클럭신호 발생기는 요망 주파수를 조정하기 위한 외부 예측 또는 외부 조정성분을 포함하고 있다. 그러나,상기 성분 뿐만아니라 조정성분을 포함하고 있다. 그러나,상기 성분 뿐만아니라 IC상의 필요한 연결 핀들은 문자 발생기의 가격을 상승시키는 요인이 된다. 더우기, 성분을 조정 하는데는 많은 시간과 노력을 요한다.
따라서, 본 발명의 목적은 상기 결점들을 해소할 수 있는 시동-정지 발진기를 구비하고 있는 문자 발생기를 제공하는 것이다. 본 발명의 시동-정지 발진기는 이 발진기의 주파수가 조정 값을 통해 조정될 수 있는 형태로 되어 있다. 문자 발생기는 또한 발진기의 주파수의 소정요망 주파수간의 차가 소정 값을 초과하지 않도록 하는 식으로 조정값을 제어하는 제어수단을 구비한다.
이 결과,만일 이 주파수가 예컨데 온도 효과로 인하여 점차적으로 변화하는 경우,주파수는 소정값 이상동안 변화된 후에만이 조정되게 되는 효과가 나타난다.
소정 한계치가 도달될때 주파수를 보정하므로써 지속적이고도 안정한 화상이 얻어진다. 발진기의 주파수는 외부 조정을 이용하지 않고도 자율적으로 소정의 요망범위내에 도달된다. 이러한 주파수 범위를 정하는데 있어서는 임계성분들이 필요로 되지 않는다. 단지 필요로되는 상항은 요망 주파수가 상기 범위내에 이르도록 하는 것이다. 그러므로,이러한 허용치를 갖는 동시에 IC로 실현될 수 있는 성분들이 사용될 수 있다. 이는 외부성분을 연결하기위한 핀들을 불필요하게 하므로써,상기 핀들이 발생된 주파수와의 신호편차를 전송하므로해서 다른 인접회로들과의 간섭을 일으키는 전자기 방사를 발생기키게 되는 문제점들을 방지할 수가 있다.
미합중국 특허 제 4,103,251호에는 시동-정지 발진기의 발진 주파수를 요망 주파수와 비교하고,이에 응답하여 조정값이 조절되도록 하는 것이 기술되어 있다.
그러나,이 회로(문자 발생기가 아님)에서 실질적인 주파수와 요망 주파수간의 차는 발진기의 주파수가 주기적인 기준신호 주파수의 정수 배율이 되도록 연속적으로 누적된다.
본 발명의 문자 발생기에 대한 실시예는 제어수단이 라인신호의 제 1값이 이용 가능한 주기동안 클럭펄스 수에 대응하는 카운트 값을 발생시킴과 아울러,카운트 값과 요망 주파수에 대응하는 기준값과의 차의 소정값을 초과하지 않도록 하는 식으로 조정값을 제어하도록 되어 있는 것을 특징으로 한다. 상기 제어 수단은 간단한 디지탈 성분으로 실현될 수가 있으며,또한 다른 회로와 더불어 IC상에 집적될 수 있다. 이렇게 하므로써 본 문자 발생기는 예컨데 텔레비젼 수상기를 제어하는 마이크로 프로세서 IC에 설치될 수 있다.
문자 발생기는 일반적으로 수평위치 설정 카운터를 구비하는데, 이 카운터는 인가되는 클럭신호에 응답하여,디스플레이될 문자들의 픽셀들을 화상라인에 위치 설정시킨다. 본 문자 발생기의 한 실시예에서,상기 수평 위치 설정 카운터는 카운트 값을 발생기키도록 되어 있는바,이에 따라서 디지탈 성분의 수를 저감할 수 있어 비용이 절감되게 된다.
본 발명에 따른 문자 발생기의 또다른 실시예는 라인신호가 제 1기준신호 값으로 부터 제 2기준 신호값으로의 천이를 지연시키는 지연수단을 통해 시동-정지 발진기에 인가되는 것을 특징으로 한다. 이에 따라서, 발진기는 제 2라인신호값으로서의 천이하에서 단지 소정의 지연으로 비발진 상태에 이르게 된다. 이는 텔레비젼 라인의 플라이백 주기동안 클럭신호가 존재하지 않지만은 그 지속기간이 제한 되어야만 하는 경우에 특히 효과적이다. 이는 예컨데 플라이백 주기동안 소위 리프레시(refresh)펄스가 인가되는 다이나믹 메모리를 구비하는 문자 발생기에서 발생된다.
이에 첨부한 도면을 참조로 하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명에 따른 위상 결합된 클럭신호 발생기의 구조선도이다. 이 클럭신호 발생기는 주지적인 제어신호 REF가 인가되는 제 1입력 SS와 그리고 조정값 F가 인가되는 입력을 가지고 있는 시동-정지 발진기(1)를 구비한다. 이 시동-정지 발진기(1)는 출력신호 CLK(이후부터는 클럭신호로 언급하기로 한다)를 공급한다. 이 클럭신호는 카운터(2)에 인가된다. 카운터(2)는 카운트 값 C를 발생시켜 제어회로(3)에 공급한다. 제어회로(3)은 수신되는 카운트값 C 및 제어회로에 기억된 기준값 R에 응답하여 조정값 F를 발생시킨다. 제어회로(3)는 또한 입력 IRQ에서 라인신호 REF를 수신하는 한편 리세트신호 CLR을 카운터(2)에 공급한다. 제어회로(3)는 예컨대 필립스사가 제조한 84C640형 마이크로 프로세서를 구비한다. 따라서 입력 IRQ는 이른바, 인터럽트 요청(interrupt request)입력이 된다.
카운터(2)는 디스플레이될 문자들의 수평위치를 표시하는 열번호 COL을 발생시킨다. 더우기, 카운터(2)는 라인 펄스 H를 라인 및 행카운터(6)에 공급한다. 라인 및 행카운터(6)는 이에 응답하여, 디스플레이 될 문자들의 수직 위치를 표시하는 행번호 ROW를 발생시킴과 아울러 행번호 ROW에 의해 결정되는 행내에 디스플레이될 화상라인에 대응하는 라인번호 N을 발생시킨다. 열번호 COL 및 행번호 ROW는 디스플레이 메모리(RAM)(7)에 인가되는 어드레스를 구성하고 있는데, 상기 디스플레이 메모리 디스플레이 될 문자의 문자코드가 기억된다. 열번호 COL 및 행번호 ROW에 의해 어드레스되는 문자코드는 각 문자용의 픽셀로 이루어진 매트릭스를 구성하는 문자 메모리(ROM)(8)에 인가된다. 문자 메모리(8)는 또한 라인번호 LIN을 수신하는 한편 라인번호 LIN을 갖는 라인에 디스플레이되는 각 문자용의 픽셀을 발생시킨다. 병렬/직렬 변환기(9)에서, 얻어지는 픽셀들은 픽셀 신호 Y로서, 디스플레이 스크린상에 디스플레이를 위한 출력에 순차적으로 인가된다. 마이크로 프로세서(3)는 어드레스 및 데이타 버스 ADB를 통해 문자 발생기(10)의 디스플레이 메모리(7)에 연결되어, 이 메모리에 디스플레이될 문자의 문자코드가 기억되도록 한다. 단일 쌍방향 버스 연결부와 같은 통상적인 방식으로 마이크로 프로세서(3)와 다른 회로사이에 제1도에 보인 바와 같은 연결부를 형성시키는 것이 가능하다. 마이크로 프로세서(3)는 공지된 방식으로 화상 및 사운드 함수를 제어함과 아울러 스테이션으로의 튜닝을 행한다.
제1도에 보인 문자 발생기를 설명하기 위해서, 제1도에 보인 일부신호들에 대한 시간선도를 제2도에 나타냈다. 라인신호 REF가 제2a도에 나타나 있다. 이 라인신호는 예컨대 주파수가 15,625Mz이며, 논리값 0을 갖는 60μsec의 디스플레이 주기 및 논리값 1을 갖는 4μsec의 플라이백 주기를 구비한다. 시동-정지 발진기(1)의 클럭신호 CLK가 제2b도에 도시되어 있다. 이 신호는 라인신호 REF의 디스플레이 주기동안 조정값 F로 결정되는 주파수에서 일련의 클럭펄스를 구비하는 한편 라인신호 REF의 플라이백 주기동안 정수값을 갖는다. 제어회로(3)는 플라이백 주기동안 제2c도에 보인 리세트신호 CLR을 발생시킨다. 결과적으로, 카운터(2)는 계수 0을 실행한다. 디스플레이 주기동안, 상기 계수는 클럭신호 CLK의 각 클럭펄스에서 1만큼 상승한다. 제2d도는 다수의 계수를 나타낸 것이다. 디스플레이 주기가 종료된 후, 카운터(2)로의 추가적인 클럭펄스의 공급이 계속되지 않는다. 이에 따라서 도달되는 계수는 계수값 C가 되는데, 이 값은 라인신호 REF의 디스플레이 주기동안 발생된 클럭펄스의 수와 대응한다. 계수값 C는 제어회로(3)에 인가된다. 이 회로는 계수값 C와 기준 값 R을 비교함과 아울러 필요한 경우 조정값 F를 조정하는바, 이에 대해서는 하기에 상세히 설명하기로 한다.
제3도는 제1도의 클럭신호 발진기에 이용되는 시동-정지 발진기(1)이 실시예를 보인 것이다. 전류원(11)은 부하전류 I를 발생시키는데, 이 부하전류 I의 값은 인가되는 6비트의 조정값 F로 결정된다. 이를 위해서, 전류원(11)이 다수의 개별적인 전류원(11)이 다수의 개별적인 전류원 11a-11f를 구비하고 있는데, 이 전류원 11a-11f들은 스위칭 소자 12a-12f를 통해 한 비트의 조정값 F로 스위칭된다. 이러한 전류원들은 예컨대 전류미러로 배열된 트랜지스터를 통해 실현될 수 있는바, 이들 전류미러의 에미터 표면의 상호비는 전류값을 결정한다. 전류원(11)은 부하전류 I의 최소값을 결정하는 전류원(13)을 추가로 구비한다. 전류원11a-11f는 전류원 I가 조정값 F에 따라 선형적으로 변화하는 식으로 차원화된다. 부하전류 I는 캐패시터(14)에 인가된다. 쌍안정 트레시홀드 회로(15)에 인가되는 전압 VC는 상기 캐패시터(14)양단에서 생성된다. 이러한 드레시홀드회로는 일반적으로 슈미트 트리거로 공지되어 있다. 드레시홀드(15)의 출력은 OR 게이트(16)의 제1입력을 통해 방전회로(17)에 결합된다. 이 OR 게이트의 제2입력은 라인신호 REF를 수신한다.
제4도는 제3도에 보인 시동-정지 발진기를 설명하기 위한 일부시간 선도를 보인 것이다. 제4a도에 보인 라인신호 REF는 논리값 1(tt0)을 갖는 것으로 간주한다. 따라서, 방전회로(17)는 OR 게이트(16)의 출력에 의해 구동되어, 부하전류 I는 방전회로(17)를 통해 흐르며 캐패시터(14)는 방전상태를 유지한다. 따라서, 제4b도에 보인 전압 VC는 영(0)이 되며, 드레스 홀드회로(15)(제4c도)의 출력은 논리값 0을 갖는다. 이어서, 라인신호 REF는 논리값 0(t0tt4)을 갖는 것으로 가정한다. OR 게이트(16)의 양 입력은 이제 논리값 0을 가지며, 방전회로(17)는 더이상 동작되지 않는다. 이제, 부하전류 I는 캐패시터(14)를 통해 흐르며, 이 캐패시터 양단에서 시간 (t0tt1)에 따라 증가하는 전압 VC를 발생시킨다. 제1드레시홀드 값(제4b도에서 V1)이 도달될때, 드레시홀드의 출력은 논리값 1을 얻는바, 그러므로써 OR 게이트(16)를 통해 방전회로(17)을 동작시킨다. 이제 캐패시터(14)는 방전되어 전압이 감소하게 된다(t1tt2). 보다 낮은 제2드레시홀드 값(제4b도에서 V2)이 도달될때, 드레시홀드회로의 출력은 논리값 0을 얻는다. 결과적으로, 방전회로(17)는 더이상 동작하지 않아서 캐패시터 양단전압이 다시 증가한다(t2tt3). 따라서, 상기 캐패시터의 충전 및 방전이 주기적으로 유지되어, 제4c도에 보인 클럭신호 CLK가 드레시홀드회로의 출력에 생성된다. 이어서, 라인신호 REF는 다시 논리값 1을 가지며, 캐패시터(14)는 완전히 방전된다.
그리고나서 클럭펄스는 더이상 발생되지 않는다. 클럭신호의 주파수(클럭 주파수로 언급하기로 한다)는 방전시간 t1-t2 및 충전 시간 t2-t3로 결정된다. 방전시간은 거의 일정하지만은, 충전시간은 부하전류 I 및 조정값 F에 따라 변한다. 따라서, 클럭 주파수는 조정값 F에 의해 조정된다. F=0에서, 최저 주파수가 결정되며, F=63에서 주파수는 최대가 된다. 일정한 조정값 F에서, 제4도에 보인 바와같은 클럭신호와 라인신호 사이의 위상 Φ는 일정하게 된다.
제3도에 보인 시동-정지 발진기는 문자 발생기와의 집적에 매우 적합하다. 이러한 목적을 위해서 요망 클럭주파수를 ±250KHz의 허용치를 갖는 8MHz로 정하기로 한다. 따라서, 제3도에 보인 시동-정지 발진기는 캐패시턴스의 용량이 큰 경우에서도, 가능한 조정값 F(F=0…63)중 적어도 하나가 요망 주파수에 대응하도록 그 주파수 범위가 4 내지 16MHz로 정해진다. 실질적으로, 발생된 클럭 주파수는 조정값 F에 따라서 거의 선형이 되는 것으로 나타났다. 두개의 연속적인 조정 값에 대응하는 주파수차는 대략 200KHz이다. 그러나, 본 발명의 경우에서는 정확한 선형성이 그다지 중요하지가 않다.
이미 상기한 바와 같이, 제1도에 보인 선형회로는 마이크로 프로세서로 구성되어 있다. 이 프로세서는 조정값 F를 조정하는 제어 프로그램을 수행하도록 되어있다.
제5도는 이러한 제어프로그램의 흐름도를 보인것이다. 단계 20에서, 소정의 초기값이 조정값 F로 정해진다. 실시예에서, F=15값이 정해진다. 단계 21에서, 제어프로그램은 제어회로(3)의 입력 IRQ(제1도 참조)에서 발생하는 인터럽트 요청을 기다린다. 이 요청은 라인신호에 있어서 논리값 0으로부터 논리값 1로의 천이가 있음을 표시한다. 천이는 플라이백 주기의 시작을 나타낸다. 단계 22에서, 제어프로그램은 예컨대 출력 포트의 한 라인에 리세트 신호 CLR을 발생시킨다. 이어서, 제어프로그램은 단계 23을 통해서 입력 IRQ에서 또다른 인터럽트 요청을 기다린다. 한편, 카운터(2)는 초기 조정값 F로 결정되는 클럭 주파수에서 클럭펄스를 수신한다. 이 조정값에서, 시동-정지 발진기는 허용치로 인하여 요망 주파수인 8MHz로부터 상당히 벗어난 클럭 주파수를 발생시킨다. 카운터(2)는 라인 플라이백 신호의 디스플레이 주기(60μsec)동안 클럭펄스의 수를 카운트하여 카운트값 C에 이르게 한다. 단계 24에서, 이 카운트값 C는 제어프로그램에 의해 판독된다. 8MHz의 요망 클럭 주파수에 대응하는 기준값 R이 제어회로(3)에 기억된다. 이 기준값은 R=480(60μsec*8MHz)이 된다. ±250MHz(± 15펄스에 대응함)의 편차가 허용되므로, 단계 25에서 카운트값 C가 R+15보다 큰지의 역부가 판단된다. 만일 C가 R+15보다 크면, 클럭 주파수는 너무 높아지며, 조정값 F는 단계 27에서 1만큼 낮아진다. 그러므로써, 클럭 주파수는 대략 200KHz의 낮은 값으로 조정된다. 만일 클럭 주파수가 너무 높지않으면, 단계 26에서, 계수값 C가 R-15 보다 작은지의 역부가 판단된다. C가 R-15 보다 작으면, 클럭 주파수는 너무 낮아지며, 조정값 F가 단계 28에서 1만큼 높아진다. 그러므로써, 클럭 주파수는 대략 200Kz로 상승한다. 만일 계수값 C가 상기 두 한계치 사이에 있으면, 조정값은 조정되지 않는다. 따라서, 제어프로그램은 다시 단계 22-28을 실행하기 위해서 단계 22로 복귀한다.
제5도에 보인 제어프로그램에서, 단계 22-28로 구성되는 프로그램 루프는 매 플라이백 주기에서 인터럽트 요청이 발생되면 언제든지 선회한다. 이는 주파수가 신속히 조정되는 장점을 지닌다. 연속적으로 선회하는 모든 가능한 64의 조정값들은 4msec 이하에서 모두 조정된다. 그러나, 텔레비젼 수상기에서의 문자 발생기용 클럭신호 발생기에 대한 적용에 있어서는 이와같은 고속도의 조정이 필연적이지는 않다. 그러므로, 텔레비젼프레임 또는 필드상 한번씩 상기 프로그램 루프의 단계를 실행하는 것이 바람직하다. 따라서, 이 제어프로그램은 튜닝, 화상 및 사운드 제어등과 같은 함수들을 제어하는 통상의 마이크로 프로세서에 적용될 수 있다.
제6도는 클럭 주파수가 제5도에 보인 제어프로그램을 통해 시간 함수로서 조정되는 방법의 예를 보인 것이다. 이 예에서, 조정값은 F=18인바, 이 값에서 클럭 주파수는 계수값 C=466에 대응하는 7.76MHz가 된다. 제6b도는 만일 클럭 주파수가 예컨대 시동-정지 발진기에서 온도 효과로 인하여 증가되는 경우, 이 클럭 주파수가 자동으로 보정되는 경우를 예시한 것이다. 8.25MHz(C=495)로의 증가가 허용되고 그리고 이결과 제어프로그램이 조정값을 1만큼 낮추어 F=17이 되게된다. 이에 대응하는 클럭 주파수는 8.05MHz로써, 다시 고정된 제한범위내에 이르게 된다.
제어프로그램의 또다른 실시예가 제7도에 나타나 있다. 이 도면에서, 단계 21-26은 제5도에서 대응번호를 갖는 단계와 완전히 동일하다. 여기서 조정값은 조정값들의 구간을 연속적으로 1/2로 하므로써 얻어진다. 단계 27에서, 초기값 0은 이 구간의 저 한계치 L로 지정되고, 초기값 63은 상 한계치 H로 지정된다. 결과적으로, 상기 구간의 1/2값은 단계 28에서 연산 F=(L+H)/2를 통해 조정값 F로 지정된다. 만일 이 조정값이 너무 크면, 단계 29에서 상한계치 H를 조정값과 같게하므로써 새로운 구간이 결정된다. 이 경우에, 저 한계치는 변하지 않는다. 만일 조정값이 너무 작으면, 단계 30에서 저 한계치 L을 조정값과 같게 하므로써 새로운 구간이 결정된다. 이 경우에, 상 한계치는 변하지 않는다. 결과적으로, 새로운 구간의 1/2인 다음의 조정값이 단계 31에서 결정된다. 제8도는 본 실시예에서 시간 함수로서 발생되는 클럭 주파수의 예를 보인것이다. 본 예에서, 조정값 F=19에 도달되게 되는바, 이는 클럭 주파수 7.97MHz에 대응한다.
대략적으로, 요망 클럭 주파수는 제5도에 보인 제어프로그램의 경우에서 보다는 제7도에 보인 제어프로그램의 경우에서 보다 빠르게 도달된다. 그러나, 예컨대 온도 효과로 인하여 클럭 주파수가 변하게 되면, 새로운 조정값에 도달되도록 여러번의 반복이 취해진다. 각각의 반복에서, 클럭 주파수는 급변하여, 문자 발생기를 이용하는 경우 디스플레이 스크린 상에 악효과를 야기한다. 그러므로, 텔레비젼 수상기가 온으로 스위칭 되고 그리고 스테이션을 변화시킬때(즉, 라인 플라이백 신호가 일시적으로 교란될때)클럭 주파수를 조정하기 위해서는 제7도에 보인 제어프로그램을 이용하고, 이어서 조정된 클럭 주파수를 모니터하기 위해서 제5도에 보인 제어프로그램을 이용하는 것이 바람직하다.
주지 사항으로 제1도에 보인 문자 발생기에 있어서, 클럭신호는 라인 플라이백 신호의 플라이백 주기 동안에는 발생되지 않는다. 이는 일부 경우에서, 상기 주기가 매우 길게 되는 단점이 된다.
제1도는 플라이백 주기의 시작에서 소정주기동안 클럭신호 발생이 계속되도록하는 문자 발생기의 확장을 파단선의 블록(4 및 5)으로 보인것이다. 상기 동작은 제1도 문자 발생기의 관련부분을 나타내는 제9도와 관계하여 설명하기로 한다. 동일한 도면부호는 동일 블록을 나타낸다. 클럭신호 발생기에 지연회로(4)가 제공되어 있어, 이것에 의해 플라이백 주기의 시작이 소정수의 클럭펄스 N으로 지연된다. 이것의 동작은 제10도에 보인 일부 신호 파형을 참조로하여 설명하기로 한다. 라인 플라이백 신호 REF(제10a도)는 지연요소(41) 및 AND 게이트(42)의 제1입력에 인가된다. 지연요소(제10b도)의 출력 신호 RF1은 AND 게이트(42)의 제2입력에 인가된다. 지연요소(41)의 입력에서 논리값 1이 발생된 후, 이것의 출력신호 RF1은 N 클럭펄스동안 논리값 0을 유지한다. AND 게이트(제10d도)의 출력신호 RF2는 이 주기동안 논리값 0을 가짐으로, 시동-정지 발진기(1)는 클럭신호를 계속해서 발생시킨다(제10c도). N 클럭펄스후, 지연요소의 출력신호 RF1은 논리값 1을 얻는다. 그리고나서 AND 게이트(42)의 출력신호 RF2 역시 논리값 1을 얻으므로, 시동-정지 발진기(1)는 더이상 클럭신호를 발생시키지 않는다. 새로운 디스플레이 주기의 시작에서, 라인 플라이백 신호 REF는 논리값 0으로 간주된다. 이 값은 지연없이 AND 게이트(42)를 통해 시동-정지 발진기(1)에 인가되어, 클럭신호가 다시발생한다. 이 지연요소(41)는 예컨대 N 비트 시프트 레지스터인 종래의 카운터 수단을 이용하여 실현될 수 있다.
지연회로(4)를 이용할때, 카운터가 클럭펄스(제10d도에서 RF2=1)를 수신하지 않는 주기는 짧아진다. 따라서, 이 주기내에서 카운트 값을 판독하여 카운터(2)를 리세트 하는 일로부터 제어프로그램을 배제시키는 것이 필요로 된다. 이를 위해서, 제9도에 보인 클럭신호 발생기는 리세트 회로(5)를 구비한다. 이 회로는 플립플롭(51)과 제10e도에 보인 리세트 신호 CLR을 발생시키는 인버트 OR 게이트(52)를 구비하고 있다. 카운터(2)는 또한 도달되는 카운트값을 리세트 신호 CLR로 클럭 인하는 출력 레지스터(21)를 구비한다. 제어회로(3)는 임의의 순간에서 계수 값을 판독할 수 있다. 출력 레지스터(21)에 기억되는 카운트 값은 C+N이 된다. 이는 제어프로그램에서 계산될 수 있다.
마지막으로, 카운트 값 C는 다른 방식으로도 얻어질 수 있다. 예컨대, 시동-정지 발진기로부터 클럭신호를 수신하는 제1카운터를 가지고 소정수의 클럭펄스를 카운트하는 것이 가능하다. 따라서, 이 제1카운터는 시간구간을 발생시키는바, 이 시간구간의 지속기간은 클럭 주파수로 결정된다. 상기 시간구간의 지속기간은 이후 정해진 주파수를 갖는 추가의 클럭신호를 통해 제2카운터로 측정된다. 상기와 같은 추가의 클럭신호는 예컨대 마이크로 프로세서를 구동하는데 이용가능한 수정제어 클럭신호이다.

Claims (6)

  1. 기준 신호를 수신하는 입력과, 기준 신호가 인가되며, 기준 신호의 제1값에 응답하여 발진하고 그리고 기준 신호의 제2값에 응답하여 발진을 중지하는 시동-정지 발진기를 구비하는 디스플레이 스크린상에 문자를 발생시키는 문자 발생기에 있어서, 상기 시동-정지 발진기는 그 주파수가 조정값에 의해 조정될 수 있는 형태로 되어 있으며, 상기 문자 발생기가 발진기 주파수와 소정 요망 주파수간의 차가 소정값을 초과하지 않는 식으로 상기 조정값을 제어하는 제어수단을 더 구비하는 것을 특징으로 하는 문자 발생기.
  2. 제1항에 있어서, 상기 제어수단이, 기준 신호의 제1값이 이용가능한 주기 동안 발진기의 클럭 펄스를 카운트 함과 아울러 이에 대응하는 계수값을 발생시키며, 상기 계수값을 요망 주파수에 대응하는 기준값과 비교하며, 상기 계수값과 기준값간의 차가 소정값을 초과하지 않도록 하는 식으로 조정값을 제어하는 것을 특징으로 하는 문자 발생기.
  3. 제2항에 있어서, 발진기 주파수가 인가되며, 화상라인에 디스플레이될 문자의 픽셀을 위치 설정하는 수평 위치 설정 카운터를 더 구비하며, 상기 수평 위치 설정 카운터는 상기 계수값을 발생시키는 것을 특징으로 하는 문자 발생기.
  4. 제2 또는 제3항에 있어서, 기준 신호가 이 기준 신호의 제1값으로부터 제2값으로의 천이를 지연시키는 지연수단을 통해 시동-정지 발진기에 인가되는 것을 특징으로 하는 문자 발생기.
  5. 제1항 내지 제3항중 어느 한 항에 있어서, 시동-정지 발진기가, 캐패시터와; 상기 캐패시터를 충전하는 전류원으로서, 전류값이 인가되는 조정값에 대응하는 전류원과; 상기 캐패시터를 방전하는 방전 회로와; 상기 캐패시터 양단의 소정 제1전압에 도달됨에 응답하여 방전 회로를 온으로 스위칭하는 한편 캐패시터 양단의 제2전압에 응답하여 방전 회로를 오프로 스위칭하는 드레시홀드 회로와; 인가되는 기준 신호의 제2값에 응답하여 방전 회로를 온으로 스위칭하는 정지 회로를 구비하는 것을 특징으로 하는 문자 발생기.
  6. 제4항에 있어서, 시동-정지 발진기가, 캐패시터와; 상기 캐패시터를 충전하는 전류원으로서, 전류값이 인가되는 조정값에 대응하는 전류원과; 상기 캐패시터를 방전하는 방전 회로와; 상기 캐패시터 양단의 소정 제1전압에 도달됨에 응답하여 방전 회로를 온으로 스위칭하는 한편 캐패시터 양단의 제2전압에 응답하여 방전 회로를 오프로 스위칭하는 드레시홀드 회로와; 인가되는 기준 신호의 제2값에 응답하여 방전 회로를 온으로 스위칭하는 정지 회로를 구비하는 것을 특징으로 하는 문자 발생기.
KR1019900020574A 1989-12-18 1990-12-14 문자 발생기 KR100201524B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8903087A NL8903087A (nl) 1989-12-18 1989-12-18 Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
NL8903087 1989-12-18

Publications (2)

Publication Number Publication Date
KR910013877A KR910013877A (ko) 1991-08-08
KR100201524B1 true KR100201524B1 (ko) 1999-06-15

Family

ID=19855794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020574A KR100201524B1 (ko) 1989-12-18 1990-12-14 문자 발생기

Country Status (7)

Country Link
US (2) US6456679B1 (ko)
EP (1) EP0436246B1 (ko)
JP (1) JP3081255B2 (ko)
KR (1) KR100201524B1 (ko)
DE (1) DE69026362T2 (ko)
FI (1) FI906171A (ko)
NL (1) NL8903087A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8903087A (nl) * 1989-12-18 1991-07-16 Philips Nv Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
DE69609488T2 (de) * 1996-05-15 2000-12-14 St Microelectronics Srl Taktgenerator mit drei Perioden, die unter Anwendung eines binären Signales auswählbar sind
TW477149B (en) * 2000-08-01 2002-02-21 Acer Peripherals Inc Method to resolve the EMI problem of the circuit system in the on-screen display menu
DE10115385A1 (de) * 2001-03-28 2002-10-10 Siemens Ag Verfahren und Vorrichtung zur Takterhöhung einer Pulse-Output-DDS
DE602004018751D1 (de) * 2003-02-07 2009-02-12 Nxp Bv System und verfahren zum kalibrieren der taktfrequenz einer taktgebereinheit über eine datenleitung
KR100638875B1 (ko) * 2005-07-15 2006-10-27 삼성전기주식회사 초저전력 고효율 무선 디지탈 수신기
TWI656742B (zh) * 2018-07-31 2019-04-11 慧榮科技股份有限公司 振盪器裝置
JP2023135827A (ja) * 2022-03-16 2023-09-29 株式会社東芝 送信回路および送受信回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1276025A (en) 1968-12-09 1972-06-01 Mohawk Data Sciences Corp Noise insensitive time delay apparatus
JPS51111318A (en) 1975-03-26 1976-10-01 Nippon Hoso Kyokai <Nhk> Recording and playing of voice signal in vtr
DE2710883C2 (de) * 1977-03-12 1979-04-12 Robert Bosch Gmbh, 7000 Stuttgart System zur Diskrimination eines Videosignals
US4103251A (en) * 1977-05-05 1978-07-25 The United States Of America As Represented By The Secretary Of The Navy Stabilized delay line oscillator
DE3026473A1 (de) * 1980-07-12 1982-02-04 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum ausgleich von zeitfehlern
NL8104415A (nl) * 1981-09-25 1983-04-18 Philips Nv Afstemschakeling met een frequentiesyntheseschakeling.
CA1222063A (en) 1982-08-24 1987-05-19 Haruki Ishimochi Crt display control system
DE3324711C2 (de) * 1983-07-08 1986-07-24 Hewlett-Packard GmbH, 7030 Böblingen Impulsgenerator
NL8501861A (nl) * 1984-09-03 1986-04-01 Philips Nv Beeldopneem- respektievelijk weergeefinrichting met een lijnafbuigschakeling.
DE3446227A1 (de) 1984-12-19 1986-06-19 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zum erzeugen einer impulsfolge
US4622586A (en) * 1985-04-04 1986-11-11 Rca Corporation Digital slicer having a pulse-width locked loop
US4646030A (en) 1986-03-03 1987-02-24 Tektronix, Inc. Triggered frequency locked oscillator having programmable delay circuit
US4723114A (en) * 1986-07-07 1988-02-02 Texas Instruments Incorporated Method and circuit for trimming the frequency of an oscillator
CH675183A5 (ko) * 1987-11-23 1990-08-31 Koechler Erika Fa
DE68915228T2 (de) * 1988-09-02 1994-12-15 Sanyo Electric Co Phasensynchronisierschaltung in einem Videosignalempfänger und Verfahren zur Herstellung der Phasensynchronisation.
NL8903087A (nl) * 1989-12-18 1991-07-16 Philips Nv Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
DE4125219A1 (de) * 1991-07-30 1993-02-04 Pep Modular Computers Ag Hochgeschwindigkeits-bussystem und verfahren zum betreiben desselben

Also Published As

Publication number Publication date
EP0436246A1 (en) 1991-07-10
EP0436246B1 (en) 1996-04-03
US6456679B1 (en) 2002-09-24
FI906171A (fi) 1991-06-19
US20020196888A1 (en) 2002-12-26
JP3081255B2 (ja) 2000-08-28
US8451968B2 (en) 2013-05-28
JPH03261996A (ja) 1991-11-21
DE69026362T2 (de) 1996-10-02
KR910013877A (ko) 1991-08-08
NL8903087A (nl) 1991-07-16
DE69026362D1 (de) 1996-05-09
FI906171A0 (fi) 1990-12-14

Similar Documents

Publication Publication Date Title
JP3613819B2 (ja) ディジタル遅延線
US5841482A (en) Transition aligned video synchronization system
US5119045A (en) Pulse width modulation circuit
JPH11163690A (ja) 周波数逓倍回路
US7471345B2 (en) Flat display device and control method thereof
KR100201524B1 (ko) 문자 발생기
KR100333428B1 (ko) 입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기
US6040722A (en) Power-on reset circuit with adjustable interval
US5479073A (en) Dot clock generator for liquid crystal display device
JP2000174615A (ja) 集積回路の内部クロック周波数を自動補正する方法と装置
FI79008C (fi) Televisionsmottagare med teckengenerator med en icke-linjesynkroniserad klockoscillator.
JPS581785B2 (ja) 陰極線管の表示装置
JP2954043B2 (ja) Ｏｓｄ装置
JP2978856B2 (ja) 水平走査パルス信号制御回路
EP0520558A1 (en) Phase locked loop and digital phase comparator for use in a phase-locked loop
JP3294116B2 (ja) 半導体集積回路
JP3276797B2 (ja) 水平出力パルス発生回路
JPH05315898A (ja) トリガ同期回路
JPH10126719A (ja) ３相クロックパルス発生回路
KR0152930B1 (ko) 동기신호 안정화 회로
JPH08330949A (ja) 同期クロック信号の発生装置
JP3128394B2 (ja) 発振回路
JPH10271419A (ja) 液晶表示装置
JPH113065A (ja) 液晶ディスプレイ装置
JPH10145682A (ja) パルス信号発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100310

Year of fee payment: 12

EXPY Expiration of term