TWI656742B - 振盪器裝置 - Google Patents

振盪器裝置 Download PDF

Info

Publication number
TWI656742B
TWI656742B TW107126478A TW107126478A TWI656742B TW I656742 B TWI656742 B TW I656742B TW 107126478 A TW107126478 A TW 107126478A TW 107126478 A TW107126478 A TW 107126478A TW I656742 B TWI656742 B TW I656742B
Authority
TW
Taiwan
Prior art keywords
circuit
power switch
switch control
control signal
oscillator
Prior art date
Application number
TW107126478A
Other languages
English (en)
Other versions
TW202008719A (zh
Inventor
陳聖怡
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW107126478A priority Critical patent/TWI656742B/zh
Priority to CN201811066783.8A priority patent/CN110784176B/zh
Priority to US16/278,196 priority patent/US10917075B2/en
Application granted granted Critical
Publication of TWI656742B publication Critical patent/TWI656742B/zh
Publication of TW202008719A publication Critical patent/TW202008719A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H03B1/04—Reducing undesired oscillations, e.g. harmonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2202/00—Aspects of oscillators relating to reduction of undesired oscillations
    • H03B2202/04—Reduction of undesired oscillations originated from outside noise or interferences, e.g. from parasitic couplings with circuit elements outside the oscillator
    • H03B2202/042—Reduction of undesired oscillations originated from outside noise or interferences, e.g. from parasitic couplings with circuit elements outside the oscillator the circuit element belonging to the power supply

Landscapes

  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明提供一種振盪器裝置，該振盪器裝置包含一振盪器電路與一保護電路，振盪器電路具有輸入端及輸出端，於該輸出端產生時脈訊號，以及保護電路耦接至振盪器電路之輸入端或輸出端，用以根據時脈訊號之訊號邊緣及被提供至振盪器裝置之第一電源開關控制訊號，產生並輸出第二電源開關控制訊號至振盪器電路之輸入端，以保護該振盪器電路之內部電路元件。

Description

振盪器裝置
本發明係關於一種振盪器裝置，尤指一種能夠保護振盪器內部電路元件的一振盪器裝置。
一般而言，一振盪器電路例如是環形振盪器，可自發性產生振盪頻率，該振盪器電路之內部元件電路也會採用該振盪頻率的訊號邊緣來進行作動，此外，一般會採用一個外部所觸發產生的電源開關控制訊號，來控制該振盪器電路是否輸出所自發性產生之振盪頻率作為時脈訊號，而目前傳統機制所遭遇到的難題在於無法保證外部所觸發產生的電源開關控制訊號之訊號邊緣與所自發性產生之振盪頻率的訊號邊緣是同步對齊的，致使該振盪器電路之內部元件電路極容易因為訊號的不同步而產生干擾現象(glitch)。
因此，本發明的目的之一在於提供一種能夠保護振盪器內部電路元件的一振盪器裝置，避免產生干擾現象。
根據本發明實施例，其係提供一種振盪器裝置，振盪器裝置包含一振盪器電路與一第一保護電路。振盪器電路具有一輸入端及一輸出端，於該輸出端產生一時脈訊號。第一保護電路耦接至振盪器電路之輸入端，用以根據該時脈訊號之一訊號邊緣及被提供至該振盪器裝置之一第一電源開關控制訊號，產生並輸出一第二電源開關控制訊號至該振盪器電路之該輸入端，以控制並保護該振盪器電路之內部電路元件，來產生該時脈訊號。
根據本發明實施例，另提供一種振盪器裝置，振盪器裝置包含一振 盪器電路、第一及閘與一保護電路；振盪器電路具有一輸入端及一輸出端，於該輸出端產生一第一時脈訊號；第一及閘具有一第一輸入端耦接至該振盪器電路之該輸出端以接收該第一時脈訊號、具有一第二輸入端以及具有一輸出端；保護電路耦接至該振盪器電路之該輸出端、該第一及閘之該第二輸入端，用以根據該第一時脈訊號之一訊號邊緣及一第一電源開關控制訊號，產生並輸出一第三電源開關控制訊號至該第一及閘之該第二輸入端，令該第一及閘產生一第二時脈訊號作為該振盪器裝置之一輸出時脈，該保護電路另用以根據該第一時脈訊號之該訊號邊緣及該第一電源開關控制訊號，產生並輸出一第二電源開關控制訊號至該振盪器電路之該輸入端，保護該振盪器電路之內部電路元件以產生該第一時脈訊號。
100、300、500‧‧‧振盪器裝置
105‧‧‧振盪器電路
110、310、510A、510B‧‧‧保護電路
605‧‧‧反及閘
610、615、620、710、715、720‧‧‧反相器
1101、3101、5101A、5101B‧‧‧計數電路
705、1102、3102、3103、5102A、5102B‧‧‧及閘
第1圖為本發明第一實施例之振盪器裝置的示意圖。
第2圖為第1圖所示之振盪器裝置的訊號時序範例示意圖。
第3圖為本發明第二實施例之振盪器裝置的示意圖。
第4圖為第3圖所示之振盪器裝置的訊號時序範例示意圖。
第5圖為本發明第三實施例之振盪器裝置的示意圖。
第6圖為第3圖所示之振盪器電路的一實施例示意圖。
第7圖為第3圖所示之振盪器電路的另一實施例示意圖。
本案的精神旨在於提供一種能夠將一外部所提供之電源開關控制訊號的訊號邊緣與一內部振盪器電路(例如環形振盪器電路，但不限定)內之元件所需要之時脈訊號邊緣進行同步的方法與裝置，解決該電源開關控制訊號的訊號邊緣與時脈訊號邊緣不同步時所產生的干擾(glitch)，避免運作錯誤及提升振盪器 電路的訊號品質。
第1圖為本發明第一實施例之振盪器裝置100的示意圖，振盪器裝置100包含一振盪器電路105與一保護電路110，振盪器電路105例如是一環形振盪器電路(但不限定)並具有一輸入端及一輸出端，於該輸出端產生一時脈訊號CLK，於其該輸入端接收一電源開關控制訊號，該電源開關控制訊號係用以決定是否於該輸出端產生並輸出該時脈訊號CLK，例如振盪器電路105如果採用環形振盪器電路來實現，自發性產生振盪頻率(例如時脈訊號CLK1，並未顯示於第1圖)，該電源開關控制訊號係用以決定是否輸出訊號CLK1作為時脈訊號CLK。
保護電路110係為一電源開關控制的保護電路，其耦接至振盪器電路105之輸入端，用以根據該時脈訊號CLK之一訊號邊緣及被提供至振盪器裝置100之一第一電源開關控制訊號PD1，產生並輸出一第二電源開關控制訊號PD2至振盪器電路105之輸入端，以控制並保護振盪器電路105之內部電路元件，來產生時脈訊號CLK。
實作上，保護電路110包含有一計數電路1101與及閘1102，計數電路1101包含一反相器INV及複數個串聯連接的正反器FF，例如本實施例係採用兩個串聯連接的正反器FF(然此並非限制，亦可採用不同個數的正反器來實現)，其中第一個正反器FF的資料輸入端連接至第一電源開關控制訊號PD1，該些正反器FF的時脈輸入端均連接至反相器INV的輸出端，該反相器INV的輸入端連接至該時脈訊號CLK以接收時脈訊號CLK，及閘1102的兩輸入端分別連接至第一電源開關控制訊號PD1及複數個串聯連接的正反器FF的最後一個正反器的資料輸出端，而及閘1102的輸出端連接至振盪器電路105之輸入端，以提供並輸出第二電源開關控制訊號PD2至振盪器電路105。
就操作而言，如果振盪器電路105是環形振盪器電路，則當被供電時可以自發性產生振盪頻率，第一電源開關控制訊號PD1所指的例如是一開關控制 訊號，當第一電源開關控制訊號PD1由低邏輯準位切換至高邏輯準位時，亦即發生上升邊緣時，表示欲控制振盪器電路105不再輸出振盪頻率，此外，第一電源開關控制訊號PD1可以是由一外部電路所發出或產生的，或是由使用者所觸發的。
反相器INV接收振盪器電路105實際所輸出的時脈訊號CLK，產生一另一時脈訊號，亦即反相後之時脈訊號，當反相後之時脈訊號指示由低邏輯準位切換至高邏輯準位時，亦即等效上當時脈訊號CLK指示由高邏輯準位切換至低邏輯準位時(時脈訊號CLK發生下降邊緣時)，控制該些正反器FF進行作動，將所接收之第一電源開關控制訊號PD1傳送至下一級電路，因此，當第一電源開關控制訊號PD1指示由低邏輯準位切換至高邏輯準位以決定關閉不再輸出振盪頻率時，及閘1102會先在一輸入端接收到該第一電源開關控制訊號PD1的高邏輯準位，然而其另一輸入端所接收到的仍然是低邏輯準位，而在經過該些正反器的作動，在本實施例，是在兩個下降邊緣之後(亦即兩個時脈周期之後)，及閘1102才會在該另一個輸入端接收到第一電源開關控制訊號PD1的高邏輯準位，因此此時及閘1102的輸出端的第二電源開關控制訊號PD2才會由低邏輯準位切換至高邏輯準位，換句話說，第二電源開關控制訊號PD2的上升邊緣是發生在第一電源開關控制訊號PD1之上升邊緣經過複數個時脈訊號周期(例如兩個時脈周期)之後才拉起來，如此，無論第一電源開關控制訊號PD1的上升邊緣何時產生，即無論何時收到關閉不再輸出所產生之自發性振盪頻率的要求，均可以控制於特定幾個時脈周期後才將關閉不再輸出所產生之自發性振盪頻率的要求通知振盪器電路105，令振盪器電路105內部電路元件所接收到之第二電源開關控制訊號PD2的訊號邊緣可以與其所產生之自發性振盪頻率的訊號邊緣可以對齊同步，使振盪器電路105內部電路元件不會產生運作干擾。
第2圖為第1圖所示之振盪器裝置100的訊號時序範例示意圖。PD1為 第一電源開關控制訊號，訊號CLK1為振盪器電路105內部電路元件所自發性所產生的振盪頻率，第一電源開關控制訊號PD1的上升邊緣例如並不對齊訊號CLK1的訊號邊緣，例如第2圖中係發生在訊號CLK1的低邏輯準位，而PD2為第二電源開關控制訊號，為實際上輸入至振盪器電路105的電源開關控制訊號，因此如圖所示，通過了保護電路110的上述操作，在兩個時脈訊號的下降邊緣之後，第二電源開關控制訊號PD2才會從低邏輯準位切換至高邏輯準位，此時振盪器電路105在接收到該第二電源開關控制訊號PD2的高邏輯準位後會切換至不輸出自發性所產生的振盪頻率的狀態，停止輸出時脈訊號CLK1的振盪頻率；因此，由第2圖可見，即使第一電源開關控制訊號PD1的上升邊緣並不對齊訊號CLK1的訊號邊緣，保護電路110也可以產生輸出同步對齊於訊號CLK1之訊號邊緣的第二電源開關控制訊號PD2，使得振盪器電路105內部之電路元件於在接收到第二電源開關控制訊號PD2與訊號CLK1而作動時不會產生干擾。
再者，上述保護電路的概念雖然是應用於振盪器電路105的輸入端，然而在其他實施例也可以應用於振盪器電路105的輸出端。第3圖為本發明第二實施例之振盪器裝置300的示意圖，振盪器裝置300包含一振盪器電路105、一保護電路310與一及閘3103，振盪器電路105例如是一環形振盪器電路(但不限定)並具有一輸入端及一輸出端，該環形振盪器電路可以自發性地產生振盪頻率而於該輸出端產生一時脈訊號CLK1，並且環形振盪器電路於該輸入端接收一電源開關控制訊號，以決定是否於該輸出端輸出產生該時脈訊號CLK1；保護電路310係為電源開關保護電路，其耦接至振盪器電路105之輸出端，用以根據該時脈訊號CLK1之一訊號邊緣及被提供至振盪器裝置300之一第一電源開關控制訊號EN1，產生並輸出一第二電源開關控制訊號EN2至振盪器電路105之輸入端，以控制並保護振盪器電路105內部電路元件，來產生之該時脈訊號CLK1，此外也產生一第三電源開關控制訊號EN3來控制振盪器裝置300所實際輸出產生的一時脈訊 號CLK。
實作上，保護電路310包含有一計數電路3101與及閘3102，計數電路3101包含一反相器INV2與複數個串聯連接的正反器FF，例如本實施例採用兩個串聯連接的正反器FF(然此並非限制，亦可採用不同個數的正反器來實現)，其中第一個正反器FF的資料輸入端連接至第一電源開關控制訊號EN1，該些正反器FF的時脈輸入端均連接至反相器INV2的輸出端，該反相器INV2的輸入端連接至該 時脈訊號CLK1以接收時脈訊號CLK1產生反相後之時脈訊號。及閘3102的兩輸入端分別連接至第一電源開關控制訊號EN1及複數個串聯連接的正反器FF的最後一個正反器的資料輸出端，而及閘3102的輸出端連接至振盪器電路105之輸入端，以提供並輸出第二電源開關控制訊號EN2至振盪器電路105。
此外，及閘3103的兩輸入端分別連接至振盪器電路105的輸出端以接收時脈訊號CLK1以及複數個串聯連接的正反器FF的最後一個正反器的資料輸出端，而及閘3103的輸出端所產生輸出的是振盪器裝置300所實際輸出產生的時脈訊號CLK。
就操作而言，振盪器電路105例如是環形振盪器電路，當被供電時可以自發性產生振盪頻率，第一電源開關控制訊號EN1所指的例如是一開關控制訊號，當第一電源開關控制訊號EN1由低邏輯準位切換至高邏輯準位時，亦即發生上升邊緣時，表示欲控制振盪器電路105開始輸出振盪頻率；第一電源開關控制訊號EN1可以是由一外部電路所發出或產生的，或是由使用者所觸發的。
反相器INV2接收振盪器電路105所產生的時脈訊號CLK1，產生反相 後之時脈訊號，當反相後之時脈訊號指示由低邏輯準位切換至高邏輯準位時，等效上當時脈訊號CLK1指示由高邏輯準位切換至低邏輯準位時(亦即時脈訊號CLK1發生下降邊緣時)，控制該些正反器FF進行作動，將所接收之第一電源開關控制訊號EN1傳送至下一級電路，因此，當第一電源開關控制訊號EN1指 示由低邏輯準位切換至高邏輯準位以開始輸出所產生的振盪頻率時，及閘3102會先於一輸入端接收到第一電源開關控制訊號EN1的高邏輯準位，而其另一輸入端所接收到的仍然是低邏輯準位，此時其輸出端的所產生的第二電源開關控制訊號EN2是低邏輯準位，而經過該些正反器的作動之後，在本實施例，採用了兩個正反器，因此在兩個下降邊緣之後(亦即兩個時脈周期之後)，及閘3102才會在該另一輸入端接收到第一電源開關控制訊號EN1的高邏輯準位，因此及閘3102在輸出端所產生的第二電源開關控制訊號EN2的上升邊緣是發生在第一電源開關控制訊號EN1之上升邊緣經過複數個時脈訊號周期(例如兩個時脈周期)之後才拉起來，如此，無論第一電源開關控制訊號EN1的上升邊緣何時產生，即無論何時收到欲開始輸出所產生之自發性振盪頻率的要求，均可以控制於特定幾個時脈周期後才將開始輸出所產生之自發性振盪頻率的要求通知振盪器電路105，令該要求與振盪器電路105所產生的時脈可以同步，使振盪器電路105內部之電路元件不會產生操作干擾。
另外，對於及閘3103來說，當第一電源開關控制訊號EN1指示由低邏輯準位切換至高邏輯準位以開始輸出所產生的振盪頻率時，經過該些正反器FF的作動，在時脈訊號CLK1發生兩個下降邊緣之後，及閘3103在另一個輸入端所接收之第三電源開關控制訊號EN3才會發生上升邊緣，此時，及閘3103才會將時脈訊號CLK1輸出，產生振盪器裝置300所實際輸出產生的時脈訊號CLK。
第4圖為第3圖所示之振盪器裝置300的訊號時序範例示意圖，EN1為第一電源開關控制訊號，訊號CLK1為振盪器電路105內部電路元件所自發性所產生的振盪頻率，第一電源開關控制訊號EN1的上升邊緣例如並不對齊訊號CLK1的訊號邊緣，例如第4圖中係發生在訊號CLK1的高邏輯準位(但非限制)，而EN2及EN3分別為第二、第三電源開關控制訊號，為實際上被輸出至振盪器電路105之輸入端的訊號以及被輸出至及閘3103之輸入端的訊號，通過保護電路310的上 述操作，在兩個時脈訊號的下降邊緣之後，第二、第三電源開關控制訊號EN2、EN3才會從低邏輯準位切換至高邏輯準位，發生上升邊緣，此時振盪器電路105開始啟動輸出自發性所產生的振盪頻率，令產生振盪器裝置300所實際輸出產生的時脈訊號CLK，由第4圖可見，即使第一電源開關控制訊號EN1的上升邊緣並不對齊訊號CLK1的訊號邊緣，保護電路110也可以產生輸出同步對齊於訊號CLK1之訊號邊緣的第二、第三電源開關控制訊號EN2、EN3，使得振盪器電路105內部電路元件於接收到第二電源開關控制訊號EN2而作動時不會產生干擾。
另外，第1圖及第3圖所示的保護電路亦可進行組合於啟動及關閉振盪器電路105時保護振盪器電路105的內部電路元件的作動以避免干擾。第5圖為本發明第三實施例之振盪器裝置500的示意圖。振盪器裝置500包含一振盪器電路105、保護電路510A與保護電路510B，振盪器電路105例如是一環形振盪器電路(但不限定)並具有一輸入端及一輸出端，於該輸出端產生一時脈訊號CLK1，於該輸入端接收一電源開關控制訊號，以決定是否於該輸出端產生並輸出該時脈訊號CLK1。
保護電路510A、510B係為不同的電源開關保護電路，保護電路510A係為電源開關保護電路，其耦接至振盪器電路105之輸入端與保護電路510B的輸出端，保護電路510A包括計數電路5101A與及閘5102A，計數電路5101A包括反相器INV1及多個串聯連接的正反器FF，保護電路510B包括計數電路5101B與及閘5102B，計數電路5101B包括反相器INV2、INV3及多個串聯連接的正反器FF；詳細電路連接方式可見於第5圖。
就操作而言，振盪器電路105例如是環形振盪器電路，當被供電時可以自發性產生振盪頻率。第一電源開關控制訊號PD1所指的例如是一開關控制訊號，當第一電源開關控制訊號PD1由低邏輯準位切換至高邏輯準位時，亦即發生上升邊緣時，表示欲控制振盪器電路105不再輸出振盪頻率(亦即不再輸出自發性 產生的時脈訊號)。第一電源開關控制訊號PD1可以是由一外部電路所發出或產生的，或是由使用者所觸發的。
反相器INV1接收振盪器裝置500所實際輸出的時脈訊號CLK，產生一 另一時脈訊號，亦即反相後之時脈訊號，當反相後之時脈訊號指示由低邏輯準位切換至高邏輯準位時，亦即當時脈訊號CLK指示由高邏輯準位切換至低邏輯準位時，亦即時脈訊號CLK發生下降邊緣時，控制該些正反器FF進行作動，將所接收之第一電源開關控制訊號PD1傳送至下一級電路，因此，對於及閘5102A來說，當第一電源開關控制訊號PD1指示由低邏輯準位切換至高邏輯準位以關閉所輸出的振盪頻率時，經過該些正反器的作動，在本實施例，採用了兩個正反器，因此在兩個下降邊緣之後(亦即兩個時脈周期之後)，及閘才會在另一個輸入端接收到第一電源開關控制訊號PD1，因此及閘5102A所產生的第二電源開關控制訊號PD2的上升邊緣是發生在第一電源開關控制訊號PD1之上升邊緣經過複數個時脈訊號周期(例如兩個時脈周期)之後才拉起來，如此，無論第一電源開關控制訊號PD1的上升邊緣何時產生，即無論何時收到關閉所產生之自發性振盪頻率的要求，均可以控制於特定幾個時脈周期後才將關閉所產生之自發性振盪頻率的要求通知振盪器電路105，令該要求與振盪器電路105所產生的時脈可以同步，使振盪器電路105內部之電路元件不會產生干擾。
此外，第二電源開關控制訊號PD2也被傳輸至反相器INV3的輸入端 而於反相器INV3的輸出端產生反相後的訊號，反相後的訊號等效上可視為用來指示欲輸出所自發性產生之時脈訊號CLK1的一電源開關控制訊號。
振盪器電路105所自發性產生之時脈訊號CLK1係被傳輸至反相器 INV2的輸入端而於反相器INV2的輸出端產生反相後的訊號。當反相後之時 脈訊號指示由低邏輯準位切換至高邏輯準位時，亦即當時脈訊號CLK1指示由高邏輯準位切換至低邏輯準位時，亦即時脈訊號CLK1發生下降邊緣時，控制 計數電路5101B的該些正反器FF進行作動，將所接收之控制訊號傳送至下一級電路，因此，對於及閘5102B來說，經過該些正反器FF的作動，在本實施例，採用了兩個正反器，因此在兩個下降邊緣之後(亦即兩個時脈周期之後)，及閘 5102B才會在另一個輸入端接收到控制訊號，在接收到控制訊號的上升邊緣(由低邏輯準位切換至高邏輯準位)，及閘5102B才會輸出振盪器電路105所自發性產生之時脈訊號CLK1作為振盪器裝置500所實際輸出的時脈訊號CLK。
另外，請參照第6圖及第7圖，第6圖及第7圖分別為第3圖所示之振盪器電路105的實施例示意圖，如第6圖所示，振盪器電路105包含一個反及閘605與三個反相器610、615、620，其電路連接方式如圖所示，為避免篇幅過長，不另詳述。而如第7圖所示，振盪器電路105包含一個及閘705與三個反相器710、715、720，其電路連接方式如圖所示，為避免篇幅過長，也不另詳述。此外，第1圖所示之振盪器電路105亦可採用第6圖或第7圖所示之電路架構來實現，實現時圖上所示之EN1的部份以PD1取代之，由於等效上第1圖所示之電源開關控制訊號PD1為第3圖所示之電源開關控制訊號EN1的反相訊號，因此，電源開關控制訊號PD1係用以關閉振盪器電路105。
再者，本案上述實施例之正反器FF的操作雖然係以時脈訊號之下降邊緣來進行作動，然而在其他實施例，也可以設計為於時脈訊號之上升邊緣來進行作動；此一實施變型亦符合本案的精神。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (7)

  1. 一種振盪器裝置，包含：一振盪器電路，具有一輸入端及一輸出端，於該輸出端產生一時脈訊號；以及一第一保護電路，耦接至該振盪器電路之該輸入端，用以根據該時脈訊號之一訊號邊緣及被提供至該振盪器裝置之一第一電源開關控制訊號，產生並輸出一第二電源開關控制訊號至該振盪器電路之該輸入端，以控制並保護該振盪器電路之內部電路元件，以產生該時脈訊號；其中該第一保護電路包含：一第一計數電路，具有一輸入端連接至該第一電源開關控制訊號及具有一輸出端；以及一第一及閘，具有兩輸入端分別連接至該第一電源開關控制訊號與該第一計數電路之該輸出端以及具有一輸出端連接至該振盪器電路之該電源輸入端；其中當該時脈訊號指示由一高邏輯準位切換至一低邏輯準位時該第一計數電路於計數一特定時脈周期輸出該第一電源開關控制訊號至該第一及閘，令該第一及閘產生該第二開關控制訊號至該振盪器電路之該輸入端；以及，該第一計數電路包含一第一反相器與複數個串聯而成的第一正反器，該第一反相器耦接至該時脈訊號以產生一反相時脈訊號，以及該複數個串聯而成的第一正反器具有一輸入端耦接至該第一電源開關控制訊號、複數時脈端耦接至該第一反相器以及具有一輸出端耦接至該第一及閘，當該反相時脈訊號指示由該低邏輯準位切換至該高邏輯準位時，該些第一正反器進行作動。
  2. 如申請專利範圍第1項所述之振盪器裝置，其中該振盪器電路係一環形振盪器電路。
  3. 如申請專利範圍第1項所述之振盪器裝置，另包含：一第二保護電路，耦接至該振盪器電路之該輸出端及該第二電源開關控制訊號，用以根據該時脈訊號之另一訊號邊緣及該第二電源開關控制訊號，控制並保護該振盪器電路所產生之該時脈訊號。
  4. 如申請專利範圍第3項所述之振盪器裝置，其中該第二保護電路包含：一第二計數電路，耦接至該振盪器電路之該輸出端及該第二電源開關控制訊號；以及一第二及閘，具有兩輸入端，分別連接至該振盪器電路之該輸出端以接收該時脈訊號及連接至該第二計數電路之該輸出端；其中當該時脈訊號指示由一高邏輯準位切換至一低邏輯準位時該第二計數電路於計數一特定時脈周期輸出該第二電源開關控制訊號至該第二及閘，令該第二及閘產生該時脈訊號。
  5. 如申請專利範圍第4項所述之振盪器裝置，其中該第二計數電路包含：一第二反相器，耦接至該時脈訊號，以產生一反相時脈訊號；以及複數個串聯而成的第二正反器，具有一輸入端耦接至反相之該第二電源開關控制訊號、複數時脈端耦接至該第二反相器以及具有一輸出端耦接至該第二及閘，當該反相時脈訊號指示由該低邏輯準位切換至該高邏輯準位時，該些第二正反器進行作動。
  6. 一種振盪器裝置，包含：一振盪器電路，具有一輸入端及一輸出端，於該輸出端產生一第一時脈訊號；一第一及閘，具有一第一輸入端耦接至該振盪器電路之該輸出端以接收該第一時脈訊號、具有一第二輸入端以及具有一輸出端；以及一保護電路，耦接至該振盪器電路之該輸出端、該第一及閘之該第二輸入端，用以根據該第一時脈訊號之一訊號邊緣及一第一電源開關控制訊號，產生並輸出一第三電源開關控制訊號至該第一及閘之該第二輸入端，令該第一及閘產生一第二時脈訊號作為該振盪器裝置之一輸出時脈，該保護電路另用以根據該第一時脈訊號之該訊號邊緣及該第一電源開關控制訊號，產生並輸出一第二電源開關控制訊號至該振盪器電路之該輸入端，保護該振盪器電路之內部電路元件以產生該第一時脈訊號。
  7. 如申請專利範圍第8項所述之振盪器裝置，其中該第二保護電路包含：一計數電路，耦接至該振盪器電路之該輸出端及該第一電源開關控制訊號；以及一第二及閘，具有兩輸入端，分別連接至該第一電源開關控制訊號及連接至該計數電路之一輸出端；其中當該第一時脈訊號指示由一高邏輯準位切換至一低邏輯準位時，該計數電路於計數一特定時脈周期產生輸出該第三電源開關控制訊號至該第一及閘與該第二及閘，令該第一及閘產生該第二時脈訊號，以及令該第二及閘產生該第二電源開關控制訊號至該振盪器電路之該輸入端。
TW107126478A 2018-07-31 2018-07-31 振盪器裝置 TWI656742B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107126478A TWI656742B (zh) 2018-07-31 2018-07-31 振盪器裝置
CN201811066783.8A CN110784176B (zh) 2018-07-31 2018-09-13 振荡器装置
US16/278,196 US10917075B2 (en) 2018-07-31 2019-02-18 Oscillator apparatus capable of protecting circuit element(s) within oscillator of oscillator apparatus from damage of signal glitch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107126478A TWI656742B (zh) 2018-07-31 2018-07-31 振盪器裝置

Publications (2)

Publication Number Publication Date
TWI656742B true TWI656742B (zh) 2019-04-11
TW202008719A TW202008719A (zh) 2020-02-16

Family

ID=66995966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126478A TWI656742B (zh) 2018-07-31 2018-07-31 振盪器裝置

Country Status (3)

Country Link
US (1) US10917075B2 (zh)
CN (1) CN110784176B (zh)
TW (1) TWI656742B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW259907B (en) * 1994-12-12 1995-10-11 Ind Tech Res Inst Digital ring oscillator
WO2013070783A2 (en) * 2011-11-08 2013-05-16 Qualcomm Incorporated Oscillator based frequency locked loop
US8653883B2 (en) * 2012-05-15 2014-02-18 Nanya Technology Corporation Voltage doubler and oscillating control signal generator thereof
TW201703439A (zh) * 2015-05-15 2017-01-16 英特爾公司 無突波之數位控制振盪器碼更新技術

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1004331A (en) * 1962-01-22 1965-09-15 Ericsson Telephones Ltd Overload protection for transistor power oscillators
CA1260171A (en) * 1987-05-15 1989-09-26 Reinhard W. Rosch Protection arrangement for a telephone subscriber line interface circuit
NL8903087A (nl) * 1989-12-18 1991-07-16 Philips Nv Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
JP3582082B2 (ja) * 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
US5559458A (en) * 1995-05-11 1996-09-24 Lucent Technologies Inc. Reset circuit for a pipelined signal processor
US5796183A (en) * 1996-01-31 1998-08-18 Nartron Corporation Capacitive responsive electronic switching circuit
US6362694B1 (en) 2000-03-31 2002-03-26 Intel Corporation Method and apparatus for providing a ring oscillator
JP4069600B2 (ja) * 2001-08-28 2008-04-02 日新電機株式会社 主後一体形保護継電装置
TW200828778A (en) * 2006-12-27 2008-07-01 Sunplus Technology Co Ltd High precision oscillator with self-calibration functions and method of calibration thereof
TWI357721B (en) 2008-03-06 2012-02-01 Holtek Semiconductor Inc Oscillation tuning circuit and method
KR101666590B1 (ko) * 2009-02-23 2016-10-14 삼성전자 주식회사 글리치 프리 및 파워 세이빙 기능을 갖는 시프트 레지스터 회로
US8471607B1 (en) * 2011-12-30 2013-06-25 St-Ericsson Sa High-speed frequency divider architecture
CN105866546B (zh) * 2016-05-19 2018-06-19 盐城师范学院 高抗干扰和低噪声电导率仪

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW259907B (en) * 1994-12-12 1995-10-11 Ind Tech Res Inst Digital ring oscillator
WO2013070783A2 (en) * 2011-11-08 2013-05-16 Qualcomm Incorporated Oscillator based frequency locked loop
US8653883B2 (en) * 2012-05-15 2014-02-18 Nanya Technology Corporation Voltage doubler and oscillating control signal generator thereof
TW201703439A (zh) * 2015-05-15 2017-01-16 英特爾公司 無突波之數位控制振盪器碼更新技術

Also Published As

Publication number Publication date
CN110784176A (zh) 2020-02-11
US20200044630A1 (en) 2020-02-06
US10917075B2 (en) 2021-02-09
TW202008719A (zh) 2020-02-16
CN110784176B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
JP2009288056A (ja) スキャン出力信号遮断機能付きスキャンフリップフロップ
JP2010154294A (ja) 同期化回路
JPWO2004097608A1 (ja) リセット回路とディジタル通信装置
TWI656742B (zh) 振盪器裝置
TWI663836B (zh) 振盪器裝置
TW437169B (en) Reset circuit for flip-flop
JP2003273716A (ja) パワーオンリセット回路
US8841954B2 (en) Input signal processing device
JP2013077939A (ja) 電子回路
US20080030250A1 (en) Flip-flop circuit
KR20110045393A (ko) 반도체 장치 및 그 동작방법
CN112468117A (zh) 时钟发生电路
KR100366137B1 (ko) 내부클럭신호발생방법및장치
TW201604773A (zh) 亂數產生器及其亂數產生方法
JP7074699B2 (ja) グリッチ除去回路及び電子装置
US10734949B2 (en) Self enabling signal conditioner for conditioning a crystal oscillator output signal into a compliant clock signal
US10454457B1 (en) Self-gating flip-flop
TWI399925B (zh) 濾波電路及具有濾波電路之系統晶片
CN113472325B (zh) 一种时钟多路复用器及电子设备
JP2007251603A (ja) 半導体集積回路
JP6329777B2 (ja) シリアル／パラレル変換方法および装置
JP2005293482A (ja) クロック制御装置とその制御方法
TWI414926B (zh) 控制裝置與其相關控制方法
KR101332078B1 (ko) 전원리셋장치
JPH04183017A (ja) フリップフロップ回路