JP3081255B2 - 文字発生器 - Google Patents
文字発生器Info
- Publication number
- JP3081255B2 JP3081255B2 JP02411108A JP41110890A JP3081255B2 JP 3081255 B2 JP3081255 B2 JP 3081255B2 JP 02411108 A JP02411108 A JP 02411108A JP 41110890 A JP41110890 A JP 41110890A JP 3081255 B2 JP3081255 B2 JP 3081255B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- reference signal
- character
- frequency
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000015654 memory Effects 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000002277 temperature effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/278—Subtitling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Details Of Television Scanning (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、文字発生器がス
タート・ストップ（start-stop) 発振器を具えてなる、
表示スクリーン上に文字を発生するための文字発生器に
関するものである。この発明は特にいわゆるスクリーン
表示器に情報を表示するテレビジョン受信機、ＣＤビデ
オプレイヤ、カメラレコーダやテレビジョンモニタで使
用される文字発生器に関するものである。
タート・ストップ（start-stop) 発振器を具えてなる、
表示スクリーン上に文字を発生するための文字発生器に
関するものである。この発明は特にいわゆるスクリーン
表示器に情報を表示するテレビジョン受信機、ＣＤビデ
オプレイヤ、カメラレコーダやテレビジョンモニタで使
用される文字発生器に関するものである。
【０００２】
【従来の技術】スタート・ストップ発振器を具えた文字
発生器は一般に公知である。公知の文字発生器ではスタ
ート・ストップ発振器はそれに外部の周期的基準信号例
えばテレビジョン受信機におけるライン同期信号が印加
されるクラック信号発生器を構成している。この基準信
号は以下ライン信号と称せられる。スタート・ストップ
発振器はライン信号が第１の値（零）を有する時はテレ
ビジョンライン監視部分の間予定の周波数で発振し、ラ
イン信号が第２の値（１）を有する時はテレビジョンラ
インの帰線周期の間発振しない。スタート・ストップ発
振器により発生するクロック信号はそれ故不連続であ
る。表示された文字の安定性を決めるクロック信号の位
相結合は、ライン信号の第１の値（零）が発生するとき
は常に同じ状態で発振が開始するよう確立されている。
テレビジョンラインの観視部分の間のクロック信号の周
波数は表示される文字の幅を決める。公知の文字発生器
では周波数はライン信号とは独立で、それ故意図された
構成素子の大きさによってのみ決まる。その周波数は２
つの予定の限界値間の値を有しさらに安定であれば十分
である。クロック信号における前述の不連続性は文字発
生器では屡々問題にはならない。文字の安定な表示のた
めにはライン信号との位相結合のみが重要である。
発生器は一般に公知である。公知の文字発生器ではスタ
ート・ストップ発振器はそれに外部の周期的基準信号例
えばテレビジョン受信機におけるライン同期信号が印加
されるクラック信号発生器を構成している。この基準信
号は以下ライン信号と称せられる。スタート・ストップ
発振器はライン信号が第１の値（零）を有する時はテレ
ビジョンライン監視部分の間予定の周波数で発振し、ラ
イン信号が第２の値（１）を有する時はテレビジョンラ
インの帰線周期の間発振しない。スタート・ストップ発
振器により発生するクロック信号はそれ故不連続であ
る。表示された文字の安定性を決めるクロック信号の位
相結合は、ライン信号の第１の値（零）が発生するとき
は常に同じ状態で発振が開始するよう確立されている。
テレビジョンラインの観視部分の間のクロック信号の周
波数は表示される文字の幅を決める。公知の文字発生器
では周波数はライン信号とは独立で、それ故意図された
構成素子の大きさによってのみ決まる。その周波数は２
つの予定の限界値間の値を有しさらに安定であれば十分
である。クロック信号における前述の不連続性は文字発
生器では屡々問題にはならない。文字の安定な表示のた
めにはライン信号との位相結合のみが重要である。
【０００３】具体的には集積回路(IC)で要求される許容
限界内にスタート・ストップ発振器の周波数を決める構
成素子を実現するのが困難であることがわかってきた。
公知のクロック信号発生器はそれ故所要の周波数に調整
するため外付きの精度ある素子または外付きの調整素子
を具えている。しかしながらICにおける必要とされる接
続ピンと同じくかかる素子は文字発生器のコスト値を上
げる。さらに、素子の調整には時間がかかりコスト的に
上昇してしまう。
限界内にスタート・ストップ発振器の周波数を決める構
成素子を実現するのが困難であることがわかってきた。
公知のクロック信号発生器はそれ故所要の周波数に調整
するため外付きの精度ある素子または外付きの調整素子
を具えている。しかしながらICにおける必要とされる接
続ピンと同じくかかる素子は文字発生器のコスト値を上
げる。さらに、素子の調整には時間がかかりコスト的に
上昇してしまう。
【０００４】
【発明の開示】本発明の目的は、なかんずく、前述の欠
点が排除されるスタート・ストップ発振器を具えた文字
発生器を提供せんとするものである。本発明によればス
タート・ストップ発振器はそれ故にその発振周波数がメ
モリに予め設定、記憶、保持された予定の調整値により
調整可能な型で、前記文字発生器がさらに、その発振周
波数と所要の周波数との差が、予定の限界値を越えない
よう前記調整値を自動的に変化させる制御手段を具えて
いる。
点が排除されるスタート・ストップ発振器を具えた文字
発生器を提供せんとするものである。本発明によればス
タート・ストップ発振器はそれ故にその発振周波数がメ
モリに予め設定、記憶、保持された予定の調整値により
調整可能な型で、前記文字発生器がさらに、その発振周
波数と所要の周波数との差が、予定の限界値を越えない
よう前記調整値を自動的に変化させる制御手段を具えて
いる。
【０００５】その結果、この周波数が例えば温度効果で
次第に変化する時には、予定の値よりも大きく変化した
後でのみ前記発振周波数の前記調整値を変化させるとい
う効果を生じる。このことは、周波数それ故に文字の幅
のゆっくりした変化が受け入れられると考えられる時に
は大きな評価をうけるだろう。予定の限界値に到達した
時のみ周波数を補正することによりしっかりした安定な
画像が得られる。発振周波数は自動的に予定の所要の範
囲内に外付きの調整を使用することなく到達される。規
格のきびしい素子がかゝる周波数範囲内での大きさを決
めるのには要求されない。必要とされる要求は所要の周
波数がこの範囲にあることだけである。それ故にＩＣで
実現される許容値を有する素子が使用できる。このこと
は外付き素子用のピンを不必要とし、かくてまた発振周
波数で信号変化を伝達するようなかかるピンが他の隣接
回路との干渉に起因する電磁放射を発生する問題を除去
することもできる。
次第に変化する時には、予定の値よりも大きく変化した
後でのみ前記発振周波数の前記調整値を変化させるとい
う効果を生じる。このことは、周波数それ故に文字の幅
のゆっくりした変化が受け入れられると考えられる時に
は大きな評価をうけるだろう。予定の限界値に到達した
時のみ周波数を補正することによりしっかりした安定な
画像が得られる。発振周波数は自動的に予定の所要の範
囲内に外付きの調整を使用することなく到達される。規
格のきびしい素子がかゝる周波数範囲内での大きさを決
めるのには要求されない。必要とされる要求は所要の周
波数がこの範囲にあることだけである。それ故にＩＣで
実現される許容値を有する素子が使用できる。このこと
は外付き素子用のピンを不必要とし、かくてまた発振周
波数で信号変化を伝達するようなかかるピンが他の隣接
回路との干渉に起因する電磁放射を発生する問題を除去
することもできる。
【０００６】スタート・ストップ発振器の発振周波数を
所要の周波数と比較し、それに応じて調整値を変化させ
ることはそれ自体米国特許US第4,103,251 から公知であ
るということは注目すべきある。しかしながら、文字発
生器ではないこの回路では、実際と所要周波数間の差
は、発振周波数が周期的な基準信号の周波数の一定倍で
あるため誤差は連続的に累積される。
所要の周波数と比較し、それに応じて調整値を変化させ
ることはそれ自体米国特許US第4,103,251 から公知であ
るということは注目すべきある。しかしながら、文字発
生器ではないこの回路では、実際と所要周波数間の差
は、発振周波数が周期的な基準信号の周波数の一定倍で
あるため誤差は連続的に累積される。
【０００７】文字発生器の好適な本発明に係る実施態様
は、前記制御手段が、前記ライン信号の第１の値が有効
である時その周期の間クロックパルスの数に対応する計
数値を発生し、その計数値と前記所要の周波数に対応す
る基準値との差が予定の限界値を越えないよう前記調整
値を変化させることを特徴とする。かかる制御手段は簡
単なデジタル部品により実現され他の回路とともにICで
集積化される。さらにそれによって文字発生器は例えば
テレビジョン受信機を制御するためのマイクロプロセッ
サＩＣに完全に収容することができる。文字発生器は、
なかんずく、クロック信号が画像ラインに表示される文
字の複数画素を位置付けるために印加される水平位置カ
ウントを具えている。文字発生器の本発明にかかる一実
施態様では、この水平位置カウンタは計数値を発生する
よう構成される。このことはデジタル素子の数を削減し
かくてさらにコスト節約効果につながる。
は、前記制御手段が、前記ライン信号の第１の値が有効
である時その周期の間クロックパルスの数に対応する計
数値を発生し、その計数値と前記所要の周波数に対応す
る基準値との差が予定の限界値を越えないよう前記調整
値を変化させることを特徴とする。かかる制御手段は簡
単なデジタル部品により実現され他の回路とともにICで
集積化される。さらにそれによって文字発生器は例えば
テレビジョン受信機を制御するためのマイクロプロセッ
サＩＣに完全に収容することができる。文字発生器は、
なかんずく、クロック信号が画像ラインに表示される文
字の複数画素を位置付けるために印加される水平位置カ
ウントを具えている。文字発生器の本発明にかかる一実
施態様では、この水平位置カウンタは計数値を発生する
よう構成される。このことはデジタル素子の数を削減し
かくてさらにコスト節約効果につながる。
【０００８】本発明に係る文字発生器の別の実施態様
は、前記ライン信号が基準信号の第１の値から第２の値
への遷移を遅延させるよう構成される遅延手段を介して
スタート・ストップ発振器へ印加されることを特徴とす
る。このことはライン信号の第２の値への遷移に関する
予定の遅延後のみに発振器がその非発振状態に到達する
ことを意味する。このことはテレビジョンラインの帰線
周期の間クロック信号がないことが許容され、ただしそ
の期間が限定されるときには特に好適である。このこと
は例えばいわゆるリフレッシュパルスがその帰線周期の
間に印加されねばならぬダイナミックメモリを具えた文
字発生器で生じる。
は、前記ライン信号が基準信号の第１の値から第２の値
への遷移を遅延させるよう構成される遅延手段を介して
スタート・ストップ発振器へ印加されることを特徴とす
る。このことはライン信号の第２の値への遷移に関する
予定の遅延後のみに発振器がその非発振状態に到達する
ことを意味する。このことはテレビジョンラインの帰線
周期の間クロック信号がないことが許容され、ただしそ
の期間が限定されるときには特に好適である。このこと
は例えばいわゆるリフレッシュパルスがその帰線周期の
間に印加されねばならぬダイナミックメモリを具えた文
字発生器で生じる。
【０００９】
【実施例】図１は本発明に係る位相結合クロック信号発
生器の構成を線図的に示している。クロック信号発生器
は周期的制御信号 REFが印加される第１の入力ＳＳと調
整値Ｆが印加される別の入力を有するスタート・ストッ
プ(start− stop)発振器１を具えている。スタート・ス
トップ発振器１はクロック信号と称せられる出力信号CL
K を供給する。このクロック信号はカウンタ２に印加さ
れる。カウンタ２は計数値Ｃを発生しそれを制御回路３
に印加する。制御回路３はその受信計数値Ｃと制御回路
内で予め設定され、記憶され、保持された基準値Ｒに応
じて調整される値Ｆを発生するよう構成される。制御回
路３は入力 IRQでライン信号 REFを別に受信し、カウン
タ２にリセット信号CLR を印加する。具体的には制御回
路３は例えばフィリップス社製の84C 640 型のマイクロ
プロセッサを具えてもよい。入力IRQ はその時好適には
いわゆる“中断要求”入力である。
生器の構成を線図的に示している。クロック信号発生器
は周期的制御信号 REFが印加される第１の入力ＳＳと調
整値Ｆが印加される別の入力を有するスタート・ストッ
プ(start− stop)発振器１を具えている。スタート・ス
トップ発振器１はクロック信号と称せられる出力信号CL
K を供給する。このクロック信号はカウンタ２に印加さ
れる。カウンタ２は計数値Ｃを発生しそれを制御回路３
に印加する。制御回路３はその受信計数値Ｃと制御回路
内で予め設定され、記憶され、保持された基準値Ｒに応
じて調整される値Ｆを発生するよう構成される。制御回
路３は入力 IRQでライン信号 REFを別に受信し、カウン
タ２にリセット信号CLR を印加する。具体的には制御回
路３は例えばフィリップス社製の84C 640 型のマイクロ
プロセッサを具えてもよい。入力IRQ はその時好適には
いわゆる“中断要求”入力である。
【００１０】カウンタ２はさらに表示されるべき文字の
水平位置を示す列番号 COLを発生するよう構成される。
さらに、カウンタ２はラインおよび行カウンタ６にライ
ンパルスＨを供給する。それに応じてラインおよび行カ
ウンタ６は表示されるべき文字の垂直位置を示す行番号
ROWと、行番号 ROWにより決定される行内で表示される
べき画像ラインに対応するライン番号 LINとを発生す
る。列番号 COLと行番号ROW は表示されるべき文字用に
文字コードが記憶されている表示メモリ(RAM) ７に印加
されるアドレスを構成する。列番号 COLと行番号 ROWに
よりアドレスされた文字コードは各文字用の複数の画素
からなるマトリクスを具えた文字メモリ（ROM ）８に印
加される。文字メモリ８はさらにライン番号 LINを受信
し、ライン番号 LINを備えたそのラインで表示されねば
ならぬ各文字用の複数の画素を発生する。パラレル・シ
リアル変換器９では、得られた画素は次々に画素信号Ｙ
として表示スクリーンの表示用出力へ印加される。表示
メモリ７に表示されるべき文字の文字コードを記憶する
ため、マイクロプロセッサ３は文字発生器10のこのメモ
リ７にアドレスとデータバス ADBにより接続される。図
１に示されているように、マイクロプロセッサ３と他の
回路間に唯１つの双方向バス接続のような通常の方法で
接続が形成可能なことは注目すべきことである。マイク
ロプロセッサ３は公知の方法で放送局に同調させると同
様に画像と音声機能を制御すべく構成される。
水平位置を示す列番号 COLを発生するよう構成される。
さらに、カウンタ２はラインおよび行カウンタ６にライ
ンパルスＨを供給する。それに応じてラインおよび行カ
ウンタ６は表示されるべき文字の垂直位置を示す行番号
ROWと、行番号 ROWにより決定される行内で表示される
べき画像ラインに対応するライン番号 LINとを発生す
る。列番号 COLと行番号ROW は表示されるべき文字用に
文字コードが記憶されている表示メモリ(RAM) ７に印加
されるアドレスを構成する。列番号 COLと行番号 ROWに
よりアドレスされた文字コードは各文字用の複数の画素
からなるマトリクスを具えた文字メモリ（ROM ）８に印
加される。文字メモリ８はさらにライン番号 LINを受信
し、ライン番号 LINを備えたそのラインで表示されねば
ならぬ各文字用の複数の画素を発生する。パラレル・シ
リアル変換器９では、得られた画素は次々に画素信号Ｙ
として表示スクリーンの表示用出力へ印加される。表示
メモリ７に表示されるべき文字の文字コードを記憶する
ため、マイクロプロセッサ３は文字発生器10のこのメモ
リ７にアドレスとデータバス ADBにより接続される。図
１に示されているように、マイクロプロセッサ３と他の
回路間に唯１つの双方向バス接続のような通常の方法で
接続が形成可能なことは注目すべきことである。マイク
ロプロセッサ３は公知の方法で放送局に同調させると同
様に画像と音声機能を制御すべく構成される。
【００１１】図１に示された文字発生器を説明するため
に、図２には図１図示のいくつかの信号についての時間
線図が示されている。ライン信号 REFは図２Ａに示され
ている。それは例えば15, 625Hz の周波数を有し、論理
値“０”の60μsec の表示周期と論理値“１”の４μse
c の帰線周期を具えている。スタート・ストップ発振器
１のクロック信号 CLKは図２Ｂに示されている。それは
ライン信号 REFの表示周期の間値Ｆを調整することによ
り決定される周波数の一連のクロックパルスを具え、ラ
イン信号 REFの帰線周期の間一定の値を有している。制
御回路３は帰線周期の間図２Ｃ図示のリセット信号 CLR
を発生する。その結果、カウンタ２はカウント０とな
る。表示周期の間カウントはクロック信号 CLKの各クロ
ックパルス毎に１だけ進む。図２Ｄはカウントの数を示
す。表示周期が終了すると、カウンタ２へのクロックパ
ルスのそれ以上の供給は停止される。その時到達したカ
ウンタはライン信号 REFの表示周期の間発生したクロッ
クパルスの数に対応する計数値Ｃである。計数値Ｃは制
御回路３に印加される。この回路は別に説明するよう
に、計数値Ｃを基準値Ｒと比較し、必要あれば調整値Ｆ
を変化させる。
に、図２には図１図示のいくつかの信号についての時間
線図が示されている。ライン信号 REFは図２Ａに示され
ている。それは例えば15, 625Hz の周波数を有し、論理
値“０”の60μsec の表示周期と論理値“１”の４μse
c の帰線周期を具えている。スタート・ストップ発振器
１のクロック信号 CLKは図２Ｂに示されている。それは
ライン信号 REFの表示周期の間値Ｆを調整することによ
り決定される周波数の一連のクロックパルスを具え、ラ
イン信号 REFの帰線周期の間一定の値を有している。制
御回路３は帰線周期の間図２Ｃ図示のリセット信号 CLR
を発生する。その結果、カウンタ２はカウント０とな
る。表示周期の間カウントはクロック信号 CLKの各クロ
ックパルス毎に１だけ進む。図２Ｄはカウントの数を示
す。表示周期が終了すると、カウンタ２へのクロックパ
ルスのそれ以上の供給は停止される。その時到達したカ
ウンタはライン信号 REFの表示周期の間発生したクロッ
クパルスの数に対応する計数値Ｃである。計数値Ｃは制
御回路３に印加される。この回路は別に説明するよう
に、計数値Ｃを基準値Ｒと比較し、必要あれば調整値Ｆ
を変化させる。
【００１２】図３は図１のクロック信号発生器で使用さ
れるスタート・ストップ発振器１の実施例を示してい
る。電流源11は充電電流Ｉを発生し、その値は印加され
る６ビット調整値Ｆにより決定される。このため電流値
11は複数の別々の電流源11a から11f を具えており、そ
れらは調整値Ｆのビットにより切り換え要素12a から12
f の手段で切換えられる。かかる電流源は例えばエミッ
タ面積の相互比が電流の値を決める電流ミラーとして配
置された複数のトランジスタにより実現されてもよい。
電流源11はさらに充電電流Ｉの最小値を決める電流源13
を具えている。電流源11a から11f は好適には電流源Ｉ
が印加された調整値Ｆに線形に依存するような大きさで
ある。充電電流Ｉはコンデンサ14に印加される。双安定
閾値回路15に印加される電圧VCはこのコンデンサ14をよ
ぎって発生される。かかる閾値回路は一般にシュミット
トリガ（Schmitt trigger)の名で知られている。閾値
回路15の出力はＯＲゲート16の第１入力を介して放電回
路17に連結される。このＯＲゲートの第２の入力はライ
ン信号の REFを受信する。
れるスタート・ストップ発振器１の実施例を示してい
る。電流源11は充電電流Ｉを発生し、その値は印加され
る６ビット調整値Ｆにより決定される。このため電流値
11は複数の別々の電流源11a から11f を具えており、そ
れらは調整値Ｆのビットにより切り換え要素12a から12
f の手段で切換えられる。かかる電流源は例えばエミッ
タ面積の相互比が電流の値を決める電流ミラーとして配
置された複数のトランジスタにより実現されてもよい。
電流源11はさらに充電電流Ｉの最小値を決める電流源13
を具えている。電流源11a から11f は好適には電流源Ｉ
が印加された調整値Ｆに線形に依存するような大きさで
ある。充電電流Ｉはコンデンサ14に印加される。双安定
閾値回路15に印加される電圧VCはこのコンデンサ14をよ
ぎって発生される。かかる閾値回路は一般にシュミット
トリガ（Schmitt trigger)の名で知られている。閾値
回路15の出力はＯＲゲート16の第１入力を介して放電回
路17に連結される。このＯＲゲートの第２の入力はライ
ン信号の REFを受信する。
【００１３】図４は図３図示スタート・ストップ発振器
を説明するためのいくつかの時間線図である。図４Ａ図
示のライン信号 REFはｔ＜ｔ0 で論理値“１”を有する
と暫定的に仮定される。放電回路17は次にORゲート16の
出力により活性化され、それで充電電流Ｉは放電回路を
介して流れコンデンサ14は放電され続ける。図４Ｂ図の
電圧ＶＣは次に零となり閾値回路15の出力(図4C) は論
理値“０”となる。その後ライン信号 REFはｔ0 ＜ｔ＜
ｔ4 で論理値“０”を有するものとされる。ＯＲゲート
16の２つの入力は今や“０”で放電回路17はもはや活性
化されない。充電電流Ｉが今やコンデンサ14を介して流
れこのコンデンサをよぎってｔ0 ＜ｔ＜ｔ1 で時間とと
もに増大する電圧VCを発生する。第１の閾値 (図4BのV
1) に到達すると、閾値回路の出力は論理値“１”とな
りそれによりＯＲゲート16を介して放電回路17を活性化
する。コンデンサ14は今やｔ1 ＜ｔ＜ｔ2 で電圧が減少
するよう放電される。第２のより低い閾値（図４ＢのV2
)になると、閾値回路の出力は論理値“０”を獲得す
る。その結果放電回路17はもはや活性化されずコンデン
サをよぎる電圧はｔ2 ＜ｔ＜ｔ3 で再び増大する。コン
デンサ14のかかる充電と放電はかくて周期的に維持され
それで図４Ｃ図示クロック信号 CLKは閾値回路の出力で
発生される。最終的にはライン信号 REFはｔ＞ｔ4 で再
び論理値“１”となりコンデンサ14は完全に放電され
る。その時クロックパルスはもはや発生しない。クロッ
ク信号の周波数、別名クロック周波数は、放電時間ｔ1
からｔ2 と充電時間ｔ2 からｔ3 とから決定される。放
電時間はほぼ一定で、反対に充電時間は充電電流Ｉに依
存しそれ故調整値Ｆに依存する。クロック周波数はかく
て調整値Ｆにより調整される。Ｆ＝０で最も低い周波数
が発生され、反対にＦ＝63で周波数は最大になる。一定
の調整値Ｆではクロック信号とライン信号間図４図示の
位相（Φ）は一定である。
を説明するためのいくつかの時間線図である。図４Ａ図
示のライン信号 REFはｔ＜ｔ0 で論理値“１”を有する
と暫定的に仮定される。放電回路17は次にORゲート16の
出力により活性化され、それで充電電流Ｉは放電回路を
介して流れコンデンサ14は放電され続ける。図４Ｂ図の
電圧ＶＣは次に零となり閾値回路15の出力(図4C) は論
理値“０”となる。その後ライン信号 REFはｔ0 ＜ｔ＜
ｔ4 で論理値“０”を有するものとされる。ＯＲゲート
16の２つの入力は今や“０”で放電回路17はもはや活性
化されない。充電電流Ｉが今やコンデンサ14を介して流
れこのコンデンサをよぎってｔ0 ＜ｔ＜ｔ1 で時間とと
もに増大する電圧VCを発生する。第１の閾値 (図4BのV
1) に到達すると、閾値回路の出力は論理値“１”とな
りそれによりＯＲゲート16を介して放電回路17を活性化
する。コンデンサ14は今やｔ1 ＜ｔ＜ｔ2 で電圧が減少
するよう放電される。第２のより低い閾値（図４ＢのV2
)になると、閾値回路の出力は論理値“０”を獲得す
る。その結果放電回路17はもはや活性化されずコンデン
サをよぎる電圧はｔ2 ＜ｔ＜ｔ3 で再び増大する。コン
デンサ14のかかる充電と放電はかくて周期的に維持され
それで図４Ｃ図示クロック信号 CLKは閾値回路の出力で
発生される。最終的にはライン信号 REFはｔ＞ｔ4 で再
び論理値“１”となりコンデンサ14は完全に放電され
る。その時クロックパルスはもはや発生しない。クロッ
ク信号の周波数、別名クロック周波数は、放電時間ｔ1
からｔ2 と充電時間ｔ2 からｔ3 とから決定される。放
電時間はほぼ一定で、反対に充電時間は充電電流Ｉに依
存しそれ故調整値Ｆに依存する。クロック周波数はかく
て調整値Ｆにより調整される。Ｆ＝０で最も低い周波数
が発生され、反対にＦ＝63で周波数は最大になる。一定
の調整値Ｆではクロック信号とライン信号間図４図示の
位相（Φ）は一定である。
【００１４】図３図示スタート・ストップ発振器１は文
字発生器の集積化に非常に適している。以下例としてこ
の目的に所要のクロック周波数は±250KHzの公差（許容
差）を有する公称８MHz であると仮定しよう。図３図示
のスタート・ストップ発振器１はその時コンデンサ容量
の大きなひろがりの場合でさえ、可能な調整値Ｆ（Ｆ＝
０----- 63 )の少なくとも１つが所要の周波数に対応す
るのを保証するよう例えば４から16MHz の周波数範囲の
大きさを有する。具体的に発生したクロック周波数は調
整値Ｆにほぼ線形的に依存するように思われる。２つの
引続く調整値に対応する周波数は約200KHzである。しか
しながら、正確な線形性は本発明にとっては重要ではな
い。
字発生器の集積化に非常に適している。以下例としてこ
の目的に所要のクロック周波数は±250KHzの公差（許容
差）を有する公称８MHz であると仮定しよう。図３図示
のスタート・ストップ発振器１はその時コンデンサ容量
の大きなひろがりの場合でさえ、可能な調整値Ｆ（Ｆ＝
０----- 63 )の少なくとも１つが所要の周波数に対応す
るのを保証するよう例えば４から16MHz の周波数範囲の
大きさを有する。具体的に発生したクロック周波数は調
整値Ｆにほぼ線形的に依存するように思われる。２つの
引続く調整値に対応する周波数は約200KHzである。しか
しながら、正確な線形性は本発明にとっては重要ではな
い。
【００１５】すでに延べてきたように、図１図示の制御
回路３は好適にはマイクロプロセッサにより構成され
る。このプロセッサは調整値Ｆをスタート・ストップ発
振器に印加するため制御プログラムを実行するのに使用
される。
回路３は好適にはマイクロプロセッサにより構成され
る。このプロセッサは調整値Ｆをスタート・ストップ発
振器に印加するため制御プログラムを実行するのに使用
される。
【００１６】図５はかかる制御プログラムのフローチャ
ートを示す。ステップ20において予定の初期値が調整値
Ｆに割り当てられる。この実施例ではＦ＝15がこの目的
に取り上げられた。ステップ21において制御プログラム
は制御回路３の入力IRQ （図１参照）で発生する“１つ
の中断要求”を待ちかまえる。この要求はライン信号に
論理値“０”から論理値“１”への遷移がある（帰線期
間にはいる）ことを示している。この遷移は帰線周期の
開始をマークする。ステップ22において制御プログラム
は例えば出力ポート( port) のラインでリセット信号 C
LRを発生する。引続いて制御プログラムはステップ23で
入力 IRQで他の中断要求を持ち構える。とかくするうち
カウンタ２は初期の調整値Ｆにより決められたクロック
周波数でクロックパルスを受信する。この調整値でスタ
ート・ストップ発振器は公差に基いて所要の８MHz から
かなり偏倚していてもよいクロック周波数を発生する。
カウンタ２はライン信号の表示周期の間（60μsec)のク
ロックパルスの数をカウントし計数値Ｃに到達する。ス
テップ24ではこの計数値Ｃは制御プログラムにより読み
取られる。８MHz の所要のクロック周波数に対応する基
準値Ｒは制御回路３に記憶されている。この基準値はＲ
＝480 (60 μsec ×８MHz)で、±250KHzの偏倚 (±15ク
ロックパルスに対応する）が許されるから、ステップ25
で計数値ＣがＲ＋15より大きいかどうかがしらべられ
る。大きい場合にはクロック周波数が高すぎるので調整
値Ｆはステップ27で１だけ低められる。クロック周波数
はそれによって約200KHz低い値に調整される。クロック
周波数が高すぎない場合は、ステップ26で計数値ＣがＲ
−15より小さいかどうかがしらべられる。小さい場合に
はクロック周波数が低すぎるので調整値Ｆはステップ28
で１だけ上げられる。クロック周波数はそれによって約
200KHzだけ上げられる。計数値Ｃが前述の２つの限界値
の間ならば値の調整は適応されない。制御プログラムは
次に再びステップ22から28を実行するためステップ22に
もどる。
ートを示す。ステップ20において予定の初期値が調整値
Ｆに割り当てられる。この実施例ではＦ＝15がこの目的
に取り上げられた。ステップ21において制御プログラム
は制御回路３の入力IRQ （図１参照）で発生する“１つ
の中断要求”を待ちかまえる。この要求はライン信号に
論理値“０”から論理値“１”への遷移がある（帰線期
間にはいる）ことを示している。この遷移は帰線周期の
開始をマークする。ステップ22において制御プログラム
は例えば出力ポート( port) のラインでリセット信号 C
LRを発生する。引続いて制御プログラムはステップ23で
入力 IRQで他の中断要求を持ち構える。とかくするうち
カウンタ２は初期の調整値Ｆにより決められたクロック
周波数でクロックパルスを受信する。この調整値でスタ
ート・ストップ発振器は公差に基いて所要の８MHz から
かなり偏倚していてもよいクロック周波数を発生する。
カウンタ２はライン信号の表示周期の間（60μsec)のク
ロックパルスの数をカウントし計数値Ｃに到達する。ス
テップ24ではこの計数値Ｃは制御プログラムにより読み
取られる。８MHz の所要のクロック周波数に対応する基
準値Ｒは制御回路３に記憶されている。この基準値はＲ
＝480 (60 μsec ×８MHz)で、±250KHzの偏倚 (±15ク
ロックパルスに対応する）が許されるから、ステップ25
で計数値ＣがＲ＋15より大きいかどうかがしらべられ
る。大きい場合にはクロック周波数が高すぎるので調整
値Ｆはステップ27で１だけ低められる。クロック周波数
はそれによって約200KHz低い値に調整される。クロック
周波数が高すぎない場合は、ステップ26で計数値ＣがＲ
−15より小さいかどうかがしらべられる。小さい場合に
はクロック周波数が低すぎるので調整値Ｆはステップ28
で１だけ上げられる。クロック周波数はそれによって約
200KHzだけ上げられる。計数値Ｃが前述の２つの限界値
の間ならば値の調整は適応されない。制御プログラムは
次に再びステップ22から28を実行するためステップ22に
もどる。
【００１７】図５図示制御プログラムにおいてはステッ
プ22から28を具えるプログラムループは中断要求が発生
する時は常に、すなわち帰線周期ごとに行ったり来たり
する。このことは周波数が急速に調整される利点を有す
る。すべての可能な64の調整値を引続いて繰返えすのさ
え４msec以上はかからない。しかしながらかかる高速は
テレビジョン受信機の文字発生器用クロック信号発生器
としてなされる応用の場合には必要でない。それ故に前
記プログラムループのステップをテレビジョンフレーム
またはフイールドごとに１度実行するのが賢明である。
制御プログラムはこの時同調とか、画像および音声の制
御とかのような機能を制御するための通常のマイクロプ
ロセッサに収容される。
プ22から28を具えるプログラムループは中断要求が発生
する時は常に、すなわち帰線周期ごとに行ったり来たり
する。このことは周波数が急速に調整される利点を有す
る。すべての可能な64の調整値を引続いて繰返えすのさ
え４msec以上はかからない。しかしながらかかる高速は
テレビジョン受信機の文字発生器用クロック信号発生器
としてなされる応用の場合には必要でない。それ故に前
記プログラムループのステップをテレビジョンフレーム
またはフイールドごとに１度実行するのが賢明である。
制御プログラムはこの時同調とか、画像および音声の制
御とかのような機能を制御するための通常のマイクロプ
ロセッサに収容される。
【００１８】図６Ａはクロック周波数が図５図示制御プ
ログラムにより時間の関数としていかに調整されるか例
をあげて示している。この例では調整値は最終的にはＦ
＝18で、この値でクロック周波数はＣ＝466 の計数値に
対応する7.76MHz である。図６Ｂはクロック周波数がた
とえばスタート・ストップ発振器の温度効果に起因して
増大したときは自動的に補正されることを示している。
8.25MHz(Ｃ＝495)までの増大が許容され、続いて制御プ
ログラムはＦ＝17へ１だけ調整値を低める。それに対応
するクロック周波数は8.05MHz で定められた限界値内に
再びおちつく。
ログラムにより時間の関数としていかに調整されるか例
をあげて示している。この例では調整値は最終的にはＦ
＝18で、この値でクロック周波数はＣ＝466 の計数値に
対応する7.76MHz である。図６Ｂはクロック周波数がた
とえばスタート・ストップ発振器の温度効果に起因して
増大したときは自動的に補正されることを示している。
8.25MHz(Ｃ＝495)までの増大が許容され、続いて制御プ
ログラムはＦ＝17へ１だけ調整値を低める。それに対応
するクロック周波数は8.05MHz で定められた限界値内に
再びおちつく。
【００１９】制御プログラムの別の実施態様が図７に示
されている。この図ではステップ21から26が図５の対応
する番号を有するステップと全く同一である。調整値は
ここでは調整値の間隔を次々に半分にすることによって
得られる。ステップ27で初期値０が間隔の下限Ｌとして
割り当てられ、初期値63が上限Ｈとして割り当てられ
る。次にその間隔の中間値が操作Ｆ＝（Ｌ＋Ｈ）／２に
よりステップ28で調整値Ｆに割り当てられる。この調整
値が大きすぎると、新らしい間隔がステップ29で上限Ｈ
を調整値に等しくすることで決定される。下限はこの場
合変化しない。調整値が小さすぎる場合は、新らしい間
隔がステップ30で下限Ｌを調整値に等しくすることで決
定される。この場合上限は変化しない。ついで新らしい
間隔の中間の次の調整値がステップ31で決定される。図
８はこの実施態様で時間の関数として発生されるクロッ
ク周波数の例を示している。この例では調整値Ｆ＝19が
最終的に到達され、それは7.97MHz のクロック周波数に
対応する。
されている。この図ではステップ21から26が図５の対応
する番号を有するステップと全く同一である。調整値は
ここでは調整値の間隔を次々に半分にすることによって
得られる。ステップ27で初期値０が間隔の下限Ｌとして
割り当てられ、初期値63が上限Ｈとして割り当てられ
る。次にその間隔の中間値が操作Ｆ＝（Ｌ＋Ｈ）／２に
よりステップ28で調整値Ｆに割り当てられる。この調整
値が大きすぎると、新らしい間隔がステップ29で上限Ｈ
を調整値に等しくすることで決定される。下限はこの場
合変化しない。調整値が小さすぎる場合は、新らしい間
隔がステップ30で下限Ｌを調整値に等しくすることで決
定される。この場合上限は変化しない。ついで新らしい
間隔の中間の次の調整値がステップ31で決定される。図
８はこの実施態様で時間の関数として発生されるクロッ
ク周波数の例を示している。この例では調整値Ｆ＝19が
最終的に到達され、それは7.97MHz のクロック周波数に
対応する。
【００２０】平均して、所要のクロック周波数は図７図
示の制御プログラムについて図５図示制御プログラムよ
りより速く得られる。しかしながら、クロック周波数が
例えば温度効果に起因して変化するとすれば、一般的に
新らしい調整値に到達するのにより多くのくり返しがあ
る。各くり返しでクロック周波数はショック状に変化
し、文字発生器を使用するとき表示スクリーンに望まし
くない影響をひきおこす。それ故にテレビジョン受信機
が切り換えられたり局の変更のある時（すなわちライン
帰線信号が一時的に乱される時）のクロック周波数の調
整のみに図７図示の制御プログラムを使用し、次に調整
されたクロック周波数を別に監視する時には図５図示の
制御プログラムを使用するのが賢明である。
示の制御プログラムについて図５図示制御プログラムよ
りより速く得られる。しかしながら、クロック周波数が
例えば温度効果に起因して変化するとすれば、一般的に
新らしい調整値に到達するのにより多くのくり返しがあ
る。各くり返しでクロック周波数はショック状に変化
し、文字発生器を使用するとき表示スクリーンに望まし
くない影響をひきおこす。それ故にテレビジョン受信機
が切り換えられたり局の変更のある時（すなわちライン
帰線信号が一時的に乱される時）のクロック周波数の調
整のみに図７図示の制御プログラムを使用し、次に調整
されたクロック周波数を別に監視する時には図５図示の
制御プログラムを使用するのが賢明である。
【００２１】図１図示文字発生器に関してクロック信号
がライン帰線信号の帰線周期の間発生されないというこ
とは注目すべきことである。場合によってはこの周期が
比較的長いのは不利になるかもしれない。
がライン帰線信号の帰線周期の間発生されないというこ
とは注目すべきことである。場合によってはこの周期が
比較的長いのは不利になるかもしれない。
【００２２】図１はクロック信号の発生が帰線周期の開
始で予定の周期さらに継続する文字発生器の拡張を破線
ブロック４と５により示している。その動作は図１の文
字発生器の関連部分を示す図９を参照して以下に説明す
る。同一の参照番号は同一のブロックを示している。ク
ロック信号発生器はこゝでは帰線周期の開始がクロック
パルスの予定の数Ｎだけ遅延させられる遅延回路４を備
えている。その動作は図10図示のいくつかの信号波形を
参照して説明される。ライン帰線信号 REF( 図10A)は遅
延要素41と ANDゲート42の第１の入力へ印加される。遅
延要素41の出力信号RF1(図10B)はAND ゲート42の第２の
入力へ印加される。遅延要素41の入力で論理値“１”の
発生後、その出力信号 RF1はＮクロックパルスの間論理
値“０”を維持する。ＡＮＤゲート42の出力 RF2 (図10
D)はこの周期の間論理値“０”を有しそれでスタート・
ストップ発振器１はクロック信号を発生し続ける（図10
Ｃ）。Ｎクロックパルス後遅延要素の出力信号 RF1は論
理値“１”を獲得する。AND ゲート42の出力信号 RF2は
次にまた論理値“１”を獲得しそれでスタート・ストッ
プ発振器１はもはやクロック信号を発生しない。新らし
い表示周期の開始でライン帰線信号 REFは論理値“０”
となる。この値は ANDゲート42によりスタート・ストッ
プ発振器１へ何ら遅延なく印加され、それでクロック信
号が再び発生する。遅延要素41は通常の計数手段、例え
ばＮビットシフトレジスタにより実現することができ
る。
始で予定の周期さらに継続する文字発生器の拡張を破線
ブロック４と５により示している。その動作は図１の文
字発生器の関連部分を示す図９を参照して以下に説明す
る。同一の参照番号は同一のブロックを示している。ク
ロック信号発生器はこゝでは帰線周期の開始がクロック
パルスの予定の数Ｎだけ遅延させられる遅延回路４を備
えている。その動作は図10図示のいくつかの信号波形を
参照して説明される。ライン帰線信号 REF( 図10A)は遅
延要素41と ANDゲート42の第１の入力へ印加される。遅
延要素41の出力信号RF1(図10B)はAND ゲート42の第２の
入力へ印加される。遅延要素41の入力で論理値“１”の
発生後、その出力信号 RF1はＮクロックパルスの間論理
値“０”を維持する。ＡＮＤゲート42の出力 RF2 (図10
D)はこの周期の間論理値“０”を有しそれでスタート・
ストップ発振器１はクロック信号を発生し続ける（図10
Ｃ）。Ｎクロックパルス後遅延要素の出力信号 RF1は論
理値“１”を獲得する。AND ゲート42の出力信号 RF2は
次にまた論理値“１”を獲得しそれでスタート・ストッ
プ発振器１はもはやクロック信号を発生しない。新らし
い表示周期の開始でライン帰線信号 REFは論理値“０”
となる。この値は ANDゲート42によりスタート・ストッ
プ発振器１へ何ら遅延なく印加され、それでクロック信
号が再び発生する。遅延要素41は通常の計数手段、例え
ばＮビットシフトレジスタにより実現することができ
る。
【００２３】遅延回路４を用いる時は、カウンタがクロ
ックパルスを受信しない周期（図10D でRF2 ＝“１”）
はより短くなる。この時この周期内で計数値を読み取り
カウンタ２をリセットする仕事から制御プログラムを解
放することが必要である。この目的で図９図示のクロッ
ク信号発生器はリセット回路５を有している。この回路
はフリップフロップ51と反転ＯＲゲート52を具えそれで
図10Ｅ図示のリセット信号 CLRが発生される。カウンタ
２はまた出力レジスタ21を具えそこで到達された計数値
がリセット信号CLR によりクロックインされる。制御回
路３は今や任意の瞬時で計数値を読むことができる。出
力レジスタ21に記憶された計数値は今やＣ＋Ｎであるの
は注目すべきことである。これは制御プログラムで考慮
される。
ックパルスを受信しない周期（図10D でRF2 ＝“１”）
はより短くなる。この時この周期内で計数値を読み取り
カウンタ２をリセットする仕事から制御プログラムを解
放することが必要である。この目的で図９図示のクロッ
ク信号発生器はリセット回路５を有している。この回路
はフリップフロップ51と反転ＯＲゲート52を具えそれで
図10Ｅ図示のリセット信号 CLRが発生される。カウンタ
２はまた出力レジスタ21を具えそこで到達された計数値
がリセット信号CLR によりクロックインされる。制御回
路３は今や任意の瞬時で計数値を読むことができる。出
力レジスタ21に記憶された計数値は今やＣ＋Ｎであるの
は注目すべきことである。これは制御プログラムで考慮
される。
【００２４】最後に計数値Ｃが他の方法でも得られるこ
とは注目すべきことである。例えば、スタート・ストッ
プ発振器からクロック信号を受信し、クロックパルスの
予定の数をカウントする第１のカウンタを有することが
可能である。かくてこの第１のカウンタはその期間がク
ロック周波数によって決まる時間間隔を発生する。この
時間間隔の期間は次に既知の周波数を有する別のクロッ
ク信号により第２のカウンタで測定される。かかる別の
クロック信号は、例えば、既にマイクロプロセッサ駆動
に有用な水晶制御クロック信号である。
とは注目すべきことである。例えば、スタート・ストッ
プ発振器からクロック信号を受信し、クロックパルスの
予定の数をカウントする第１のカウンタを有することが
可能である。かくてこの第１のカウンタはその期間がク
ロック周波数によって決まる時間間隔を発生する。この
時間間隔の期間は次に既知の周波数を有する別のクロッ
ク信号により第２のカウンタで測定される。かかる別の
クロック信号は、例えば、既にマイクロプロセッサ駆動
に有用な水晶制御クロック信号である。
【図１】図１は本発明に係る文字発生器を線図的に示
す。
す。
【図２】図２は図１図示のいくつかの信号の信号波形を
示す。
示す。
【図３】図３は図１図示スタート・ストップ発振器の１
実施例を示す。
実施例を示す。
【図４】図４は図３図示のいくつかの信号の信号波形を
示す。
示す。
【図５】図５は図１図示文字発生器に使用される制御プ
ログラムのフローチャートを示す。
ログラムのフローチャートを示す。
【図６】図６は図５図示制御プログラムの動作を説明す
るための時間線図を示す。
るための時間線図を示す。
【図７】図７は図１図示文字発生器に使用される他の制
御プログラムのフローチャートを示す。
御プログラムのフローチャートを示す。
【図８】図８は図７図示制御プログラムの動作を説明す
るための時間線図を示す。
るための時間線図を示す。
【図９】図９は図１図示文字発生器の別の実施例を線図
的に示す。
的に示す。
【図１０】図１０は図９図示のいくつかの信号の信号波
形を示す。
形を示す。
１ スタート・ストップ発振器 ２ カウンタ ３ 制御回路 ４ 遅延回路 ５ リセット回路 ６ ラインおよび行カウンタ ７ 表示メモリ ８ 文字メモリ ９ パラレル・シリアル変換器 11 電流源 12 切り換え要素 13 電流源 14 コンデンサ 15 閾値回路 16 ＯＲゲート 17 放電回路 41 遅延要素 42 ＡＮＤゲート 51 フリップフロップ 52 反転ＯＲゲート
フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/18 G09G 5/12 H04N 5/278
Claims (5)
- 【請求項１】 基準信号を受信する入力と、該基準信号
が印加され基準信号の第１の値に応答して発振し基準信
号の第２の値に応答して発振を止めるスタート・ストッ
プ発振器とを具えてなる、表示スクリーン上に文字を発
生するための文字発生器において、 スタート・ストップ発振器は、その発振周波数をメモリ
に予め設定、記憶、保持された予定の調整値により調整
することが可能な型で、前記文字発生器はさらに、その
発振周波数と所要の周波数との差が、予定の限界値を越
えないよう前記調整値を自動的に変化させる制御手段を
具えてなることを特徴とする文字発生器。 - 【請求項２】 請求項１記載の発生器において、前記制
御手段は、前記基準信号の第１の値が有効である時その
周期の間発振器のクロックパルスをカウントし、それに
対応する計数値を発生し、前記計数値を前記所要の周波
数に対応する基準値と比較し、計数値と基準値との差が
予定の限界値を越えないよう前記調整値を変化させるこ
とを特徴とする文字発生器。 - 【請求項３】 発振周波数が印加され画像ラインに表示
される文字の複数画素を位置付ける水平位置カウンタを
具える請求項２記載の発生器において、前記水平位置カ
ウンタはさらに前記計数値を発生するよう構成されるこ
とを特徴とする文字発生器。 - 【請求項４】 請求項２記載の発生器において、前記基
準信号は基準信号の第１の値から第２の値への遷移を遅
延させるよう構成される遅延手段を介してスタート・ス
トップ発振器へ印加されることを特徴とする文字発生
器。 - 【請求項５】 請求項１から４いずれか記載の発生器に
おいて、前記スタート・ストップ発振器は、コンデンサ
と、電流値が印加される前記調整値に対応するコンデン
サを充電する電流源と、コンデンサを放電する放電回路
と、コンデンサをよぎる予定の第１の電圧への到達に対
応して放電回路をオフし、コンデンサをよぎる第２の電
圧に対応して放電回路をオンする閾値回路と、印加され
た基準信号の第２の値に対応して放電回路をオンするス
トップ回路とを具えてなることを特徴とする文字発生
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8903087 | 1989-12-18 | ||
| NL8903087A NL8903087A (nl) | 1989-12-18 | 1989-12-18 | Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03261996A JPH03261996A (ja) | 1991-11-21 |
| JP3081255B2 true JP3081255B2 (ja) | 2000-08-28 |
Family
ID=19855794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02411108A Expired - Lifetime JP3081255B2 (ja) | 1989-12-18 | 1990-12-17 | 文字発生器 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6456679B1 (ja) |
| EP (1) | EP0436246B1 (ja) |
| JP (1) | JP3081255B2 (ja) |
| KR (1) | KR100201524B1 (ja) |
| DE (1) | DE69026362T2 (ja) |
| FI (1) | FI906171A (ja) |
| NL (1) | NL8903087A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8903087A (nl) * | 1989-12-18 | 1991-07-16 | Philips Nv | Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator. |
| EP0808021B1 (en) * | 1996-05-15 | 2000-07-26 | STMicroelectronics S.r.l. | Clock generator having three periods, selectable using a binary synchronization signal |
| TW477149B (en) * | 2000-08-01 | 2002-02-21 | Acer Peripherals Inc | Method to resolve the EMI problem of the circuit system in the on-screen display menu |
| DE10115385A1 (de) * | 2001-03-28 | 2002-10-10 | Siemens Ag | Verfahren und Vorrichtung zur Takterhöhung einer Pulse-Output-DDS |
| ATE419575T1 (de) * | 2003-02-07 | 2009-01-15 | Nxp Bv | System und verfahren zum kalibrieren der taktfrequenz einer taktgebereinheit über eine datenleitung |
| KR100638875B1 (ko) * | 2005-07-15 | 2006-10-27 | 삼성전기주식회사 | 초저전력 고효율 무선 디지탈 수신기 |
| TWI656742B (zh) * | 2018-07-31 | 2019-04-11 | 慧榮科技股份有限公司 | 振盪器裝置 |
| JP2023135827A (ja) * | 2022-03-16 | 2023-09-29 | 株式会社東芝 | 送信回路および送受信回路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1276025A (en) | 1968-12-09 | 1972-06-01 | Mohawk Data Sciences Corp | Noise insensitive time delay apparatus |
| JPS51111318A (en) | 1975-03-26 | 1976-10-01 | Nippon Hoso Kyokai <Nhk> | Recording and playing of voice signal in vtr |
| DE2710883C2 (de) * | 1977-03-12 | 1979-04-12 | Robert Bosch Gmbh, 7000 Stuttgart | System zur Diskrimination eines Videosignals |
| US4103251A (en) * | 1977-05-05 | 1978-07-25 | The United States Of America As Represented By The Secretary Of The Navy | Stabilized delay line oscillator |
| DE3026473A1 (de) * | 1980-07-12 | 1982-02-04 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum ausgleich von zeitfehlern |
| NL8104415A (nl) * | 1981-09-25 | 1983-04-18 | Philips Nv | Afstemschakeling met een frequentiesyntheseschakeling. |
| CA1222063A (en) * | 1982-08-24 | 1987-05-19 | Haruki Ishimochi | Crt display control system |
| DE3324711C2 (de) * | 1983-07-08 | 1986-07-24 | Hewlett-Packard GmbH, 7030 Böblingen | Impulsgenerator |
| NL8501861A (nl) * | 1984-09-03 | 1986-04-01 | Philips Nv | Beeldopneem- respektievelijk weergeefinrichting met een lijnafbuigschakeling. |
| DE3446227A1 (de) | 1984-12-19 | 1986-06-19 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zum erzeugen einer impulsfolge |
| US4622586A (en) * | 1985-04-04 | 1986-11-11 | Rca Corporation | Digital slicer having a pulse-width locked loop |
| US4646030A (en) | 1986-03-03 | 1987-02-24 | Tektronix, Inc. | Triggered frequency locked oscillator having programmable delay circuit |
| US4723114A (en) * | 1986-07-07 | 1988-02-02 | Texas Instruments Incorporated | Method and circuit for trimming the frequency of an oscillator |
| CH675183A5 (ja) * | 1987-11-23 | 1990-08-31 | Koechler Erika Fa | |
| EP0357080B1 (en) * | 1988-09-02 | 1994-05-11 | Sanyo Electric Co., Ltd. | Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization |
| NL8903087A (nl) * | 1989-12-18 | 1991-07-16 | Philips Nv | Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator. |
| DE4125219A1 (de) * | 1991-07-30 | 1993-02-04 | Pep Modular Computers Ag | Hochgeschwindigkeits-bussystem und verfahren zum betreiben desselben |
-
1989
- 1989-12-18 NL NL8903087A patent/NL8903087A/nl not_active Application Discontinuation
-
1990
- 1990-12-13 DE DE69026362T patent/DE69026362T2/de not_active Expired - Lifetime
- 1990-12-13 EP EP90203285A patent/EP0436246B1/en not_active Expired - Lifetime
- 1990-12-14 FI FI906171A patent/FI906171A/fi not_active Application Discontinuation
- 1990-12-14 KR KR1019900020574A patent/KR100201524B1/ko not_active IP Right Cessation
- 1990-12-17 JP JP02411108A patent/JP3081255B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-01 US US08/397,021 patent/US6456679B1/en not_active Expired - Lifetime
-
2002
- 2002-08-02 US US10/211,895 patent/US8451968B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69026362T2 (de) | 1996-10-02 |
| JPH03261996A (ja) | 1991-11-21 |
| KR910013877A (ko) | 1991-08-08 |
| FI906171A0 (fi) | 1990-12-14 |
| KR100201524B1 (ko) | 1999-06-15 |
| EP0436246A1 (en) | 1991-07-10 |
| NL8903087A (nl) | 1991-07-16 |
| US20020196888A1 (en) | 2002-12-26 |
| DE69026362D1 (de) | 1996-05-09 |
| FI906171A (fi) | 1991-06-19 |
| US8451968B2 (en) | 2013-05-28 |
| EP0436246B1 (en) | 1996-04-03 |
| US6456679B1 (en) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3081255B2 (ja) | 文字発生器 | |
| US20060158554A1 (en) | Method for generating a video pixel clock and apparatus for performing the same | |
| US4623925A (en) | Television receiver having character generator with non-line locked clock oscillator | |
| US4739403A (en) | Digital horizontal processor | |
| JP2978856B2 (ja) | 水平走査パルス信号制御回路 | |
| US6879321B2 (en) | Display position control apparatus | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| US5487097A (en) | Period measuring device | |
| US5805151A (en) | Raster contoller | |
| JP3276797B2 (ja) | 水平出力パルス発生回路 | |
| JPH10271419A (ja) | 液晶表示装置 | |
| JP3516330B2 (ja) | 信号作成回路 | |
| JP3179215B2 (ja) | 表示制御回路 | |
| KR100915232B1 (ko) | 백라이트 온/오프 타이밍 발생 회로 | |
| JPS641993B2 (ja) | ||
| JPH10145682A (ja) | パルス信号発生装置 | |
| JP3128394B2 (ja) | 発振回路 | |
| JPH06319077A (ja) | オンスクリーン表示装置 | |
| JPH067371U (ja) | 画面上の文字位置補正回路 | |
| JP3257490B2 (ja) | 同期保護回路及び方法 | |
| JP2645039B2 (ja) | 位相同期ループ回路 | |
| JP2881785B2 (ja) | 画像信号発生装置 | |
| JPS6338123B2 (ja) | ||
| JPH11298754A (ja) | 水平画面位置調整回路 | |
| JPH075855A (ja) | オンスクリーンディスプレイ機能付マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |