JPH08330949A - 同期クロック信号の発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 水平同期信号などの基準信号に同期する同期
クロック信号を、高精度で同期させ、その周波数の安定
性を高くする。 【構成】 水晶発振子を用いた安定な非同期クロック信
号を発生して直列接続された複数の遅延素子の初段に与
え、各遅延出力をＤ形フリップフロップのデータ入力端
子Ｄに入力し、基準信号をフリップフロップのクロック
入力端子ＣＫに共通に与えて基準信号がたとえばローレ
ベルからハイレベルに変化した時点における遅延クロッ
ク信号のレベルをフリップフロップに記憶し、基準信号
とストアしてラッチされたフリップフロップ出力Ｑとの
位相差が最小である遅延クロック信号を同期信号として
選択して導出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば複合映像信号
中の水平同期信号などのような基準信号に同期した同期
クロック信号を発生するための装置に関する。

【０００２】

【従来の技術】典型的な先行技術は、図１１に示されて
いる。ＮＡＮＤゲート１の一方の端子２には、トリガ信
号である基準信号３が与えられ、そのゲート１の出力は
バッファ４からバッファ５を経てライン６から同期信号
７として導出される。バッファ４の出力は抵抗８を介し
てコンデンサ９に接続され、この抵抗８とコンデンサ９
とはもう１つのバッファ１０に接続され、そのバッファ
１０の出力はＮＡＮＤゲート１のもう１つの入力として
与えられる。

【０００３】動作中、ＮＡＮＤゲート１の入力端子２に
与えられる基準信号がローレベルからハイレベルになる
と、ＮＡＮＤゲート１の出力はローレベルとなり、バッ
ファ４の出力はハイレベルとなり、したがって抵抗８を
介してコンデンサ９が充電され、その充電電圧が上昇
し、バッファ１０のしきい値以上になるとバッファ１０
の出力がハイレベルからローレベルとなり、これによっ
てＮＡＮＤゲート１の出力がハイレベルとなりバッファ
４の出力がローレベルとなってコンデンサ９が抵抗８の
働きによって放電され、このようなコンデンサ９の充電
と放電との動作が繰返されて発振動作が継続される。こ
うして入力端子２に与えられるトリガ信号によって発振
動作の開始および停止を制御することができるマルチバ
イブレータが実現される。ＮＡＮＤゲート１、バッファ
４，５，１０などは、半導体集積回路１１によって構成
される。

【０００４】この図１１に示される先行技術では、温
度、電源電圧、回路素子の特性のばらつきなどに起因し
て、ライン６に安定した発振周波数を有する同期信号を
得ることが困難であり、その調整のために、抵抗８とコ
ンデンサ９を半導体集積回路１１の外部に接続して外付
けとし、それらの定数を調整し、希望する同期信号の周
波数に合せ込む必要があり、生産性が悪く、また作業に
手間がかかる。さらにまたこの図１１に示される先行技
術では不要輻射ノイズの発生が伴う。

【０００５】この問題を解決する他の先行技術は、特開
平２−２０２７１３に開示されている。この先行技術で
は、周波数ｆを有する同期信号の周期の１／ｎ（ｎは整
数）ずつ位相が遅れたクロック信号群を、水晶発振子を
備える発振回路からの出力に基づいて、発生してｎ個の
Ｄ形フリップフロップのクロック入力端子Ｔにそれぞれ
与え、これらのフリップフロップのデータ入力端子Ｄに
基準信号となるトリガ信号が共通に与えられ、これらの
各クロック信号によって各フリップフロップはトリガ信
号をそれぞれサンプリングしてラッチし、これらのフリ
ップフロップからの出力に基づいてそのサンプル値が一
番先にハイレベルとなったフリップフロップに対応する
クロック信号を、同期信号としてセレクト回路を経て導
出する。

【０００６】この先行技術では、同期精度を向上するた
めに、フリップフロップのクロック入力端子Ｄにそれぞ
れ入力されるクロック信号の位相差である遅延時間を短
く設定し、そのクロック信号の周波数を高くすると、フ
リップフロップにおけるデータ入力端子Ｄに与えられる
トリガ信号のレベルをラッチしている時間が短くなる。
したがってフリップフロップの動作の応答速度を向上す
る必要があり、またフリップフロップの出力であるサン
プル値を判断する後続の回路に関してもまた、動作の応
答速度を向上する必要がある。したがって複数のクロッ
クのうちから１つのクロックを同期信号として選択する
動作を誤るおそれが高い。したがってこの先行技術で
は、高い周波数を有するクロック信号を用いることがで
きず、その同期精度が低くならざるを得ないという問題
がある。

【０００７】さらに他の先行技術である表示装置は、図
１２に示されている。液晶または陰極線管などの目視表
示手段１２を、表示駆動手段１３で駆動する。この表示
駆動手段１３は、色信号Ｒ，Ｇ，Ｂを受信し、ここに含
まれている発振回路１４からの水平および垂直の各同期
信号を表示手段１２に与えて水平および垂直の走査を行
って表示手段１２を駆動する。

【０００８】表示手段１２によってキャラクタ表示を行
うためのオンスクリーンディスプレイ（略称ＯＳＤ）回
路１５は、水晶発振子を備える安定した周波数を有する
発振回路１６からのクロック信号に同期する中央処理回
路１７からの表示すべきキャラクタを表す信号に応答
し、表示手段１２においてキャラクタの表示位置を水平
方向に一定に保つために、表示駆動手段１３から発生さ
れる水平同期信号ＨＳＹ＊に同期したライン１８からの
表示クロック信号に同期して、そのキャラクタ表示のた
めの色信号Ｒ，Ｇ，Ｂを導出する。

【０００９】表示駆動回路１３からの水平同期信号ＨＳ
Ｙ＊に同期した表示クロック信号を得るために、たとえ
ば図１１に示される構成を有する半導体集積回路１１を
用いて発振回路１８を実現し、ライン２からの水平同期
信号ＨＳＹ＊をトリガ信号として用い、発振動作の開始
および停止の制御を行う。

【００１０】この図１２に示される先行技術の表示装置
では、前述の図１１に関連して述べたように、温度、電
源電圧および回路素子の特性のばらつきなどによる表示
クロック信号の周波数が不安定であり、その調整のため
に外付けの可変抵抗８とコンデンサ９とが必要になると
ともに、発生される不要輻射ノイズによって、表示手段
１２の表示画面の品質が低下するという問題がある。さ
らにこの先行技術では、ＯＳＤ回路１５を半導体集積回
路によって実現し、それとは別に、発振回路１８のため
の半導体集積回路１１を用いるとき、各回路１５，１８
は表示クロック信号を送受信するための各接続端子を必
要とし、接続端子の数が増加するという問題もある。

【００１１】

【発明が解決しようとする課題】本発明の目的は、基準
信号に同期した同期クロック信号を、高い同期精度で得
ることができ、その周波数の安定性が高く、さらに不要
輻射ノイズが発生しないようにし、誤動作を防ぐことが
できるようにした同期クロック信号の発生装置を提供す
ることである。

【００１２】本発明の他の目的は、表示画面の走査のた
めのたとえば水平同期信号に同期した同期クロック信号
を、高い同期精度で得ることができ、その周波数の安定
性を向上し、不要輻射ノイズを抑制して表示画面の品質
を向上させることができ、さらに接続端子の数を低減す
ることができるようにして構成の簡略化を図ることがで
きるようにした表示装置を提供することである。

【００１３】

【課題を解決するための手段】本発明は、基準信号とは
非同期である非同期クロック信号を発生する非同期クロ
ック信号発生手段と、非同期クロック信号発生手段の非
同期クロック信号を予め定める時間ΔＴｄずつずらして
遅延クロック信号を発生する遅延クロック信号発生手段
と、基準信号のレベルの変化時に各遅延クロック信号の
レベルを検出し、基準信号と各遅延クロック信号との位
相差が最小である遅延クロック信号を検出する位相差検
出手段と、位相差検出手段の出力に応答し、基準信号と
の位相差が最小である遅延クロック信号を選択して導出
する選択手段とを含むことを特徴とする同期クロック信
号の発生装置である。また本発明は、位相差検出手段
は、基準信号が一方レベルから他方レベルに変化した時
点における遅延クロック信号のレベルをストアする記憶
手段と、記憶手段の出力に応答し、前記一方レベルを有
する遅延クロック信号のうち、最も位相が進んでいる遅
延クロック信号を検出する遅延クロック信号検出手段と
を含み、選択手段は、遅延クロック信号検出手段によっ
て検出された遅延クロック信号を導出することを特徴と
する。また本発明は、位相差検出手段は、基準信号が一
方レベルから他方レベルに変化した時点における遅延ク
ロック信号のレベルをストアする記憶手段と、記憶手段
の出力に応答する遅延クロック信号検出手段であって、
（ａ）前記一方レベルを有する遅延クロック信号のうち
最も位相が進んでいる遅延クロック信号を検出し、およ
び（ｂ）前記他方レベルを有する遅延クロック信号のう
ち最も位相の進んでいる遅延クロック信号を検出する遅
延クロック信号検出手段と、遅延クロック信号検出手段
の出力に応答し、検出した遅延クロック信号が前記一方
レベルおよび前記他方レベルのいずれであるかを検出す
るレベル検出手段とを含み、選択手段は、反転手段を有
し、レベル検出手段の出力に応答し、遅延クロック信号
検出手段によって検出された遅延クロック信号が前記一
方レベルのとき、その検出された遅延クロック信号を正
転したまま導出し、遅延クロック信号検出手段によって
検出された遅延クロック信号が前記他方レベルのとき、
その検出された遅延クロック信号を反転手段で反転して
導出することを特徴とする。また本発明は、位相差検出
手段は、記憶手段にストアされる全ての遅延クロック信
号のレベルが同一であるとき、予め定める１つの遅延ク
ロック信号を選択手段によって導出することを特徴とす
る。また本発明は、位相差検出手段は、最も位相が進ん
でいるものとして検出される遅延クロック信号が、複
数、存在するとき、それらの検出された遅延クロック信
号のうち、最も初段寄りまたは最も終段寄りの前記検出
された遅延クロック信号を検出することを特徴とする。
また本発明は、基準信号とは非同期である非同期クロッ
ク信号を発生する非同期クロック信号発生手段と、複数
の遅延素子が直列に接続され、初段の遅延素子に非同期
クロック信号が与えられる遅延クロック信号発生手段
と、各遅延素子に対応して設けられ、各遅延素子からの
遅延クロック信号が与えられるデータ入力端子Ｄと、基
準信号が共通に与えられるクロック入力端子ＣＫとを有
し、クロック入力端子ＣＫに与えられる基準信号が一方
レベルから他方レベルに変化した時点におけるデータ入
力端子Ｄの遅延クロック信号を、出力端子Ｑに導出する
複数のＤ形フリップフロップと、Ｄ形フリップフロップ
の出力に応答し、初段寄りに隣接するＤ形フリップフロ
ップの出力と異なるＤ形フリップフロップに対応する遅
延素子からの遅延クロック信号を検出する遅延クロック
信号検出手段と、各遅延素子毎に設けられるスイッチン
グ素子と、遅延クロック信号検出手段の出力に応答し、
検出された遅延クロック信号を選択的に導出するように
スイッチング素子を動作させるスイッチング素子動作手
段とを含むことを特徴とする同期クロック信号の発生装
置である。さらにまた本発明は、表示画面に映像を目視
表示する表示手段と、同期信号発生源を有し、映像信号
を受信し、同期信号に同期して表示手段の表示画面の水
平および垂直走査を行って、表示手段を駆動する表示駆
動手段と、表示手段によって表示すべき映像信号をスト
アして選択的に発生するキャラクタジェネレータを有
し、入力されるクロック信号に応答して、キャラクタジ
ェネレータからの映像信号を表示駆動手段に与える映像
信号発生手段と、同期信号を超える高い周波数を有しか
つ前記同期信号と非同期である非同期クロック信号を発
生する非同期クロック信号発生手段と、非同期クロック
信号発生手段からの非同期クロック信号を予め定める時
間ΔＴｄずつずらして遅延クロック信号を発生する遅延
クロック信号発生手段と、前記同期信号のレベル変化時
に各遅延クロック信号のレベルを検出し、前記同期信号
と各遅延クロック信号との位相差が最小である遅延クロ
ック信号を検出する位相差検出手段と、位相差検出手段
の出力に応答し、前記同期信号との位相差が最小である
遅延クロック信号を選択して映像信号発生手段に前記ク
ロック信号として与える選択手段とを含むことを特徴と
する表示装置である。

【００１４】

【作用】本発明に従えば、たとえば水晶発振子などを用
いた安定性の高い非同期クロック信号を非同期クロック
信号発生手段から発生し、直列接続された１または複数
の遅延素子によって、または分周回路によって、非同期
クロック信号を予め定める時間Ｔｄずつずらして１また
は複数の遅延クロック信号を発生し、たとえばこの遅延
素子としてはトランジスタまたはバッファ、インバータ
などを用いることができ、位相差検出手段は、遅延クロ
ック信号がデータ入力端子に与えられる複数のＤ形フリ
ップフロップを含み、このＤ形フリップフロップのクロ
ック入力端子には、たとえば水平同期信号などの基準信
号が共通に与えられ、こうして基準信号のハイレベルか
らローレベルへの変化時またはローレベルからハイレベ
ルへの変化時に、Ｄ形フリップフロップは各遅延クロッ
ク信号のハイレベルまたはローレベルを検出してストア
し、そのデータ入力端子Ｄのレベルを出力Ｑとして導出
し、複数の各Ｄ形フリップフロップの出力Ｑを個別的に
基準信号と比較してそれらの位相差の最小であるＤ形フ
リップフロップの出力Ｑに対応する遅延素子の遅延クロ
ック信号を検出し、ゲートなどの論理素子またはオン／
オフする素子などによって実現されるスイッチング素子
などを含む選択手段によって、基準信号との位相差が最
小である遅延クロック信号を同期信号として導出する。
したがって非同期クロック信号を、たとえば上述のよう
に水晶発振子などを用いて周波数の安定性を高くするこ
とができ、また不要輻射ノイズを低減させることができ
る。

【００１５】基準信号がたとえば水平同期信号などであ
って、非同期クロック信号は、その水平同期信号に比べ
て充分に高い周波数を有するとき、同期精度を向上する
ために非同期クロック信号の遅延時間ΔＴｄを短く設定
しても、位相差検出手段のたとえばＤ形フリップフロッ
プでは、基準信号のレベルの変化時における各遅延クロ
ック信号のレベルを検出してストアする機能を有するの
で、誤検出を生じるおそれはない。また、このストアさ
れたＤ形フリップフロップの出力である各遅延クロック
信号と基準信号との位相差を検出する動作の速度を、非
同期クロック信号の高い周波数にかかわらず、高速度に
する必要がない。したがって非同期クロック信号の周波
数を高くし、遅延時間ΔＴｄを短く設定しても、同期精
度を高くして、遅延クロック信号を正確に選択して同期
信号として得ることができるようになる。

【００１６】本発明に従えば、位相差検出手段は、上述
のようにたとえばＤ形フリップフロップなどのような記
憶手段を含み、このＤ形フリップフロップの出力Ｑに基
づき、前述のように位相差が最小である、すなわち複数
の遅延クロック信号のうち、最も位相の進んでいる遅延
クロック信号を、基準信号との位相差が最小である同期
信号として検出して導出することができる。たとえば検
出信号がローレベルからハイレベルに変化した時点で、
１または複数の遅延クロック信号のレベルをＤ形フリッ
プフロップなどの記憶手段にストアし、それらのＤ形フ
リップフロップの出力Ｑのうち、ローレベルの出力が得
られるＤ形フリップフロップのうち、最も初段寄りのＤ
形フリップフロップを選び、その選んだＤ形フリップフ
ロップに対応する遅延クロック信号を最も位相が進んで
いる遅延クロック信号として、したがって基準信号との
位相差が最小である遅延クロック信号として、検出す
る。

【００１７】さらに本発明に従えば、位相差検出手段
は、Ｄ形フリップフロップなどの記憶手段にストアされ
る全ての遅延クロック信号のレベルが同一であるとき、
すなわち全ての遅延クロック信号がハイレベルまたはロ
ーレベルであるとき、予め定める１つの遅延クロック信
号を選択手段によって導出し、これによって同期信号が
得られなくなってしまうことを防ぐことができる。

【００１８】またたとえば非同期クロック信号の周波数
が比較的高く、かつ非同期クロック信号から生成される
各遅延クロック信号の遅延が大きい場合には、検出され
る最も位相が進んでいるものとして検出される遅延クロ
ック信号が、複数、存在するときには、最も初段寄りま
たは最も終段寄りにおける検出された遅延クロック信号
を同期信号として検出して導出する。これによって複数
の遅延クロック信号が同期信号として選ばれていわば多
重選択されることが防がれる。最も初段寄りまたは最も
終段寄りというのは、たとえば遅延クロック信号発生手
段が複数の直列または縦続に接続された遅延素子から成
るとき、その初段寄りまたは終段寄りの遅延素子に対応
する遅延クロック信号を検出することであり、また分周
回路を用いて遅延クロック信号が導出されるとき、レジ
スタまたはカウンタなどの最も初段寄りまたは最も終段
寄りで得られる遅延クロック信号を検出するという意味
である。

【００１９】さらに本発明に従えば、基準信号がたとえ
ばローレベルである一方レベルからたとえばハイレベル
である他方レベルに変化した時点における遅延クロック
信号のレベルをＤ形フリップフロップなどの記憶手段に
ストアし、最も位相が進んでいる遅延クロック信号を検
出するにあたり、その記憶手段の出力が前記一方レベル
を有する遅延クロック信号であるとき、遅延クロック信
号を正転したまま、すなわちその検出された遅延クロッ
ク信号の極性を反転することなく同期信号として導出
し、これとは逆に、記憶手段の出力が前記他方レベルを
有する遅延クロック信号であるときには、その検出され
た遅延クロック信号を反転して同期信号として用いる。
これによって構成の簡略化を図ることができ、たとえば
遅延クロック信号発生手段における複数の遅延素子の数
を半減し、それに応じてＤ形フリップフロップの数も半
減することができ、さらに遅延クロック信号検出手段を
レジスタを用いて実現するとき、そのレジスタのセルの
数を半減することができる。

【００２０】非同期信号が遅延素子などによる遅延が行
われることなしに、初段のＤ形フリップフロップのデー
タ入力端子Ｄに与えられるように構成されてもよい。

【００２１】

【実施例】図１は、本発明の一実施例の同期クロック信
号の発生装置の全体の構成を示すブロック図である。ラ
イン１９には、たとえば表示のための水平同期信号など
の基準信号が与えられ、マイクロコンピュータなどによ
って実現される処理回路２０からライン２１には、その
基準信号とは非同期である非同期クロック信号ＣＫ０が
発生される。水晶発振子２２を共振回路の一部として備
える発振回路２３は、安定した周波数を有する前記非同
期クロック信号を発生してライン２１に導出する。

【００２２】遅延クロック信号発生手段２４は、複数ｎ
の遅延素子Ｄ１〜Ｄｎが直列に接続されて構成され、そ
の初段の遅延素子Ｄ１には、ライン２１からの非同期ク
ロック信号が与えられる。各遅延素子Ｄ１〜Ｄｎにそれ
ぞれ対応してＤ形フリップフロップＦＦ１〜ＦＦｎがそ
れぞれ設けられ、対応する各遅延素子Ｄ１〜Ｄｎからの
遅延クロック信号ＣＫ１〜ＣＫｎがデータ入力端子Ｄに
入力される。またＤ形フリップフロップＦＦ０のデータ
入力端子Ｄには、ライン２１からの非同期クロック信号
が与えられる。これらのＤ形フリップフロップＦＦ０〜
ＦＦｎのクロック入力端子ＣＫには、ライン１９からの
基準信号が共通に与えられる。フリップフロップＦＦ０
〜ＦＦｎの出力端子Ｑからの出力は、スイッチ回路Ｓ０
〜Ｓｎをそれぞれ介して、処理回路２０に、信号Ｑ０〜
Ｑｎとして入力される。スイッチ回路Ｓ０〜Ｓｎには、
ライン２５を介して処理回路２０から読出し信号が与え
られ、この読出し信号が与えられたとき、スイッチ回路
Ｓ０〜Ｓｎは、フリップフロップＦＦ０〜ＦＦｎの各出
力端子Ｑからの出力を読出して処理回路２０に与える。
フリップフロップＦＦ０〜ＦＦｎは、基準信号１９がロ
ーレベルからハイレベルに変化した時点におけるデータ
入力端子Ｄに与えられるライン２１の非同期クロック信
号および各遅延素子Ｄ１〜Ｄｎからの遅延クロック信号
のレベルをストアしてラッチし、したがってこのフリッ
プフロップＦＦ０〜ＦＦｎは、記憶手段として働く。

【００２３】処理回路２０には、遅延クロック信号検出
手段２６が備えられる。スイッチ回路Ｓ０〜Ｓｎを介す
る信号Ｑ０〜Ｑｎは、レジスタまたはアキュムレータ２
７の複数（ｎ＋１）個のセルに個別的にストアされる。
このレジスタ２７の各セルにストアされた信号は、ＡＮ
Ｄゲート２８の一方の入力に順次的に与えられる。１つ
のセルだけ初段側（図５の左方側）のセルの内容は、記
憶素子２９にストアされてＡＮＤゲート２８の他方の入
力に与えられる。したがってＡＮＤゲート２８の出力
は、初段寄りに隣接するフリップフロップＦＦ０〜ＦＦ
_ｎ−１とは異なるとき、ローレベルとなり、換言する
と、信号Ｑ０〜Ｑｎのうち、初段側の信号がハイレベル
であって終段側（図１の右方側）で初めてローレベルと
なる信号（後述の図４（６）で示される信号Ｑ２）が得
られるときにおいて、ＡＮＤゲート２８の出力は、ハイ
レベルからローレベルに切換わる。カウンタ２９は、レ
ジスタ２７から、初段側から終段側に順次的に導出され
る各セルの数を計数する。判断回路３０は、ＡＮＤゲー
ト２８の出力がハイレベルからローレベルに変化したと
きにおけるカウンタ７９の計数値を検出して、その計数
値に対応する選択手段３１に備えられた反転機能を有す
るスイッチング素子ＳＥＬ０〜ＳＥＬｎのうちの１つ、
たとえばＳＥＬ２を導通させる。

【００２４】選択手段３１のスイッチング素子ＳＥＬ０
にはライン２１からの非同期クロック信号が与えられ
る。スイッチング素子ＳＥＬ１〜ＳＥＬｎには、各遅延
素子Ｄ１〜Ｄｎの出力がそれぞれ与えられる。これら全
てのスイッチング素子ＳＥＬ０〜ＳＥＬｎの出力はバス
ライン３２から反転回路３３を経て、ライン３４に、同
期クロック信号として導出される。こうして遅延クロッ
ク信号検出手段２７は、スイッチ回路Ｓ０〜Ｓｎを介す
る信号Ｑ０〜Ｑｎに応答し、ローレベルを有する信号Ｑ
２，Ｑ３，…のうち、最も位相が進んでいる信号Ｑ２に
対応するフリップフロップＦＦ２、したがって遅延素子
Ｄ２の遅延クロック信号ＣＫ２を、スイッチング素子Ｓ
ＥＬ２を介してライン３２を経て、反転回路３３からラ
イン３４に同期クロック信号として選択されて導出され
ることになる。反転回路３３は省略されてもよい。

【００２５】図２は、本発明の他の実施例の構成を示す
ブロック図である。この実施例は図１に示される実施例
に類似し、対応する部分には同一の参照符を付す。マイ
クロコンピュータなどによって実現される処理回路２０
には、基準信号がライン１９から割込み信号３７として
入力され、処理回路２０は、前述の図１における遅延素
子Ｄ１〜Ｄｎから成る遅延クロック信号発生手段２４
と、遅延クロック信号検出手段２７とを含む遅延クロッ
ク信号発生手段３８に接続されるとともに、記憶手段で
あるフリップフロップＦＦ０〜ＦＦｎ、スイッチ回路Ｓ
０〜Ｓｎを含む位相差検出手段３９とを含み、スイッチ
ング素子ＳＥＬ０〜ＳＥＬｎを含む選択手段３１が備え
られる。

【００２６】図３は図１および図２に示される処理回路
２０の動作を説明するためのフローチャートであり、図
４はその動作を説明するための波形図である。図３のス
テップａ１において処理回路２０が、図４（１）に示さ
れる基準信号の時刻ｔ１における立上りエッジ波形を検
出すると、割込み発生動作がステップａ２において行わ
れ、ステップａ３においてメインルーチン動作に基づ
き、図４（２）に示される読出し信号がライン３５に導
出され、これによってフリップフロップＦＦ０〜ＦＦｎ
による非同期クロック信号および遅延クロック信号の読
込み動作が行われる。ライン２１に導出される非同期ク
ロック信号は図４（４）に示される波形を有し、遅延素
子Ｄ１，Ｄ２，Ｄ３の各出力である遅延クロック信号は
図４（５）、図４（６）および図４（７）に示され、終
段の遅延素子Ｄｎからの遅延クロック信号は図４（８）
に示されるとおりである。

【００２７】各遅延素子Ｄ１〜Ｄｎの遅延時間ΔＴｄ
は、正確に同一の値であってもよいけれども、相互に異
なっていてもよい。

【００２８】ステップａ５では、処理回路２０は、フリ
ップフロップＦＦ０〜ＦＦｎの出力を、スイッチ回路Ｓ
０〜Ｓｎを介して読込んで、それらの信号Ｑ０〜Ｑｎ
を、遅延クロック信号検出手段２７の働きによって、初
段寄りに隣接するＤ形フリップフロップの出力と異なる
Ｄ形フリップフロップに対応する遅延素子からの遅延ク
ロック信号を検出する。たとえば図４（５）に示される
フリップフロップＦＦ１の出力である信号Ｑ１はハイレ
ベルであり、初段寄りに隣接するフリップフロップＦＦ
０の出力信号Ｑ０もまた、時刻ｔ１においてハイレベル
であって、したがってこの信号Ｑ１が同期クロック信号
の選択のために用いられることはない。これに対してフ
リップフロップＦＦ２の出力信号Ｑ２は、図４（６）に
示されるように基準信号の時刻ｔ１以前のローレベルと
同一レベルであって、初段寄りに隣接するフリップフロ
ップＦＦ１の時刻ｔ１における出力がハイレベルである
のとは異なる。したがってこの信号Ｑ２に対応するフリ
ップフロップＦＦ２および遅延素子Ｄ２の遅延クロック
信号は、基準信号との位相差が最小であり、換言すると
同期のための遅延クロック信号のうち最も位相が進んで
いるものと判断することができる。

【００２９】なお図４（７）に示されるようにフリップ
フロップＦＦ３の出力信号Ｑ３もまた、時刻ｔ１におい
てローレベルであり、この出力信号Ｑ３は、初段寄りに
隣接するフリップフロップＦＦ２の出力信号Ｑ２と同じ
くローレベルであり、時刻ｔ１において基準信号がロー
レベルからハイレベルに移ったときにおける出力信号Ｑ
２，Ｑ３はいずれも同じくローレベルであるけれども、
このようなときステップａ６において最も初段寄りのフ
リップフロップＦＦ２の出力信号Ｑ２を選択するものと
する。これによって処理回路２０は、その出力信号Ｑ２
に対応する選択手段３１のスイッチング素子ＳＥＬ２を
導通し、対応する遅延素子Ｄ２からの遅延クロック信号
を図４（９）に示されるようにして選択して同期クロッ
ク信号としてライン３４から導出する。

【００３０】スイッチング素子ＳＥＬ０〜ＳＥＬｎは、
オン／オフ機能を有するとともに入力信号を反転する機
能を有し、したがって前述のように反転回路３３がライ
ン３２に介在されているけれども、本発明の他の実施例
としてスイッチング素子ＳＥＬ０〜ＳＥＬｎが反転機能
を有していないとき、反転回路３３は省略される。ステ
ップａ８では、このように選択された遅延クロック信号
が、同期クロック信号として導出され、ステップａ９に
おいて一連の動作を終了してメインルーチンに戻る。

【００３１】ステップａ５において、フリップフロップ
ＦＦ０〜ＦＦｎによってラッチされた出力信号Ｑ０〜Ｑ
ｎの初段から終段への信号の変化点が存在しないとき、
すなわち信号Ｑ０〜Ｑｎのレベルが全て、たとえばロー
レベルまたはハイレベルであって同一であるときには、
ステップａ１５においてそれらの出力信号Ｑ０〜Ｑｎが
全てハイレベルであればステップａ１６において最終段
の遅延素子Ｄｎの遅延クロック信号ＣＫｎを選択してス
イッチング素子ＳＥＬｎから導出するようにし、同期ク
ロック信号として用いる。出力信号Ｑ０〜Ｑｎの全てが
ローレベルであればステップａ１５からステップａ１７
に移り、初段の遅延素子Ｄ１に与えられる非同期クロッ
ク信号を、スイッチング素子ＳＥＬ０を介して導出して
非同期クロック信号として用いる。本発明の他の実施例
としてこのステップａ１６，ａ１７において選択される
クロック信号ＣＫ０〜ＣＫｎは、予め定めるクロック信
号を選んで同期クロック信号として用いるようにしても
よい。

【００３２】ステップａ５において、出力信号Ｑ０〜Ｑ
ｎの初段側との比較の結果、初段側から終段側への出力
信号Ｑ０〜Ｑｎが初段側から終段側へローレベルからハ
イレベルに変化する点、すなわち図４（５）に示される
ように時刻ｔ１において出力信号Ｑ１がハイレベルであ
り、終段側に隣接する出力信号Ｑ２が時刻ｔ１において
ローレベルであり、このように初段側から終段側にハイ
レベルからローレベルに変化した点が複数点、すなわち
多点あるときには、ステップａ７に移る。このステップ
ａ７では、その時刻ｔ１における初段側から終段側への
ハイレベルからローレベルへの複数の各変化点のうち、
最も初段寄りまたは最も終段寄りの検出された遅延クロ
ック信号を検出して同期クロック信号としてステップａ
８で導出する。こうしてステップａ１５，ａ１６，ａ１
７による非同期クロック信号の非選択が回避され、また
ステップａ７によって複数の非同期クロック信号の多重
選択が回避される。

【００３３】処理回路２０に設けられているリセット信
号発生回路５１は、基準信号の時刻ｔ１における立上り
波形に応答し、この基準信号のハイレベルである予め定
めた時間Ｗ１内において、時刻ｔ１から時間Ｗ２（ただ
しＷ２＜Ｗ１）経過後にライン５２にリセット信号を発
生して、フリップフロップＦＦ０〜ＦＦｎをリセットさ
せる。時間Ｗ２は、これらのフリップフロップＦＦ０〜
ＦＦｎが基準信号の立上り波形に応答して時刻ｔ１でラ
ッチ動作を行い、その出力がスイッチ回路Ｓ０〜Ｓｎを
経て遅延クロック信号検出手段２６のレジスタ２７にス
トアされ、さらに基準信号との位相差が最小である遅延
クロック信号が検出されるまでの動作が完了する時間以
上の値に定められ、たとえば非同期クロック信号ＣＫ０
とｎ個の遅延クロック信号ＣＫ１〜ＣＫｎが発生される
時間以上の値に定められる。フリップフロップＦＦ０〜
ＦＦｎは、リセットされることによって、その出力をロ
ーレベルとする。

【００３４】図５は、本発明のさらに他の実施例の同期
クロック信号の発生装置のブロック図である。この実施
例は前述の実施例に類似し、対応する部分には同一の参
照符を付す。注目すべきはこの実施例では、位相差検出
手段は、図１に関連して説明した前述の実施例における
合計（ｎ＋１）個のフリップフロップＦＦ０〜ＦＦｎを
含み、遅延クロック信号検出手段２６は、ローレベルを
有する遅延クロック信号ＣＫ０〜ＣＫｎに対応する出力
信号Ｑ０〜Ｑｎのうち最も位相が進んでいる遅延クロッ
ク信号（たとえば前述の図４（６）に示される出力Ｑ２
に対応するＣＫ２）を検出する機能を有するだけでな
く、さらにハイレベルを有する遅延クロック信号ＣＫ０
〜ＣＫｎに対応する出力信号Ｑ０〜Ｑｎのうち最も位相
の進んでいる遅延クロック信号（後述の図８（６）に示
されるＣＫ２）を検出する機能をも果す。さらに処理回
路２０に備えられるレベル検出手段４２は、レジスタ２
７の各セル毎の出力に応答し、出力信号Ｑ１〜Ｑｎに対
応する検出した遅延クロック信号ＣＫ０〜ＣＫｎのうち
の１つが、ローレベルおよびハイレベルのいずれである
かを検出する。

【００３５】選択手段３１ａは、反転回路４３、ＡＮＤ
ゲート４５，４８およびＯＲゲート４６によって構成さ
れる参照符４９で示される論理回路を含む。反転回路４
３を有し、遅延クロック信号検出手段２６によって検出
された遅延クロック信号がローレベルのとき、レベル検
出手段４２からライン４４を介するハイレベルの信号を
ＡＮＤゲート４５に与え、したがってそのライン３４か
らの検出された遅延クロック信号を、ＡＮＤゲート４５
を介して、さらにＯＲゲート４６を介して、正転したま
まライン４７に同期クロック信号として導出する。また
この遅延クロック信号検出手段２６によって検出された
遅延クロック信号が、ハイレベルであるとき、その検出
されたライン３４に導出される遅延クロック信号は、反
転回路４３で反転されて、もう１つのＡＮＤゲート４８
の一方の入力に与えられる。レベル検出手段４２はライ
ン４８に、その検出された遅延クロック信号に対応する
出力信号（前述のように図８（５），（６）のＣＫ２）
が時刻ｔ１においてハイレベルであるとき、ライン４８
にハイレベルの信号を導出してＡＮＤゲート４８の他方
の入力に与える。こうして反転回路４３で反転された遅
延クロック信号は、ＡＮＤゲート４８からＯＲゲート４
６を経てライン４７に同期クロック信号として導出され
る。レベル検出手段４２は、ライン４４にハイレベルの
信号を導出しているとき、もう１つのライン４８にはロ
ーレベルの信号を導出し、これとは逆にライン４８にハ
イレベルの信号を導出しているときライン４２にはロー
レベルの信号を導出したままとする。

【００３６】図６は、本発明の他の実施例の構成を示す
ブロック図である。この実施例は、図５に示される実施
例に対応しており、対応する部分には同一の参照符を付
す。この図６に示される構成は、前述の図２に示される
実施例の構成と類似している。図６の実施例では、選択
手段３１ａが設けられ、さらに論理回路４９が設けられ
る。この構成と動作は、前述の図５に関連して述べたと
おりである。

【００３７】図７は図５および図６に示される処理回路
２０の動作を説明するためのフローチャートであり、図
８は図５および図６に示される各実施例の動作を説明す
るための波形図である。図７のステップｂ１〜ｂ９は、
前述の図３のステップａ１〜ａ９にそれぞれ対応してい
る。また図８（１）〜図８（９）は、前述の図４（１）
〜図４（９）にそれぞれ対応している。特に本件実施例
によれば、ステップｂ５において各フリップフロップＦ
Ｆ０〜ＦＦｎの出力信号Ｑ０〜Ｑｎが初段側から終段側
にローレベルからハイレベルへの変化が、検出されなか
ったときには、次のステップｂ１０に移り、これらの出
力信号Ｑ０〜Ｑｎが初段側から終段側にハイレベルから
ローレベルへの変化が存在したかどうかが検出される。
たとえば図８（１）に示される基準信号が時刻ｔ１にお
いて立上ってフリップフロップＦＦ０〜ＦＦｎが、図８
（４）に示される非同期クロック信号ＣＫ０、図８
（５）に示される遅延素子Ｄ１からの遅延クロック信号
ＣＫ１、図８（６）に示される遅延素子Ｄ２からの遅延
クロック信号ＣＫ２、図８（７）に示される遅延素子Ｄ
３からの遅延クロック信号ＣＫ３および図８（８）に示
される遅延素子Ｄｎからの遅延クロック信号ＣＫｎがス
トアされてラッチされる。

【００３８】出力信号Ｑ０，Ｑ１は図８から明らかなよ
うに時刻ｔ１においてローレベルであり、出力信号Ｑ
２，Ｑ３はハイレベルである。したがって基準信号が時
刻ｔ１においてローレベルからハイレベルに変化した時
点においてハイレベルを有する遅延クロック信号ＣＫ
２，ＣＫ３，…のうち、最も位相の進んでいる遅延クロ
ック信号は、図８（６）に示される遅延クロック信号Ｃ
Ｋ２である。こうしてステップｂ１１では、その初段側
から終段側への時刻ｔ１におけるクロック信号ＣＫ０〜
ＣＫｎの変化点が１点であるとき、遅延クロック信号Ｃ
Ｋ２を、図８（９）に示されるように導出するように、
ライン３６を介して選択手段３１ａのスイッチング素子
ＳＥＬ２を導通し、ライン３４には、その遅延クロック
信号ＣＫ２が導出される。このときレベル検出手段４２
は、クロック信号ＣＫ０〜ＣＫｎが初段側から終段側に
ローレベルからハイレベルに変化していることが判断さ
れて、ライン４８をハイレベルとし、ライン４６をロー
レベルとする。これによってライン３４に導出された遅
延クロック信号ＣＫ２は、反転回路４３で反転され、Ａ
ＮＤゲート４８からＯＲゲート４６を経てライン４７か
ら同期クロック信号として、図８（９）に示されるよう
に導出される。ライン４４の出力波形は、図８（１０）
に示されるようにローレベルのままである。またライン
４８の検出出力は、図８（１１）に示されるようにハイ
レベルである。

【００３９】図５〜図８に示される実施例では、フリッ
プフロップＦＦ０〜ＦＦｎの出力信号Ｑ０〜Ｑｎが初段
から終段にローレベルからハイレベルへ、またはハイレ
ベルからローレベルへの両方の変化をステップｂ５，ｂ
１０で検出し、これに応じてレベル検出手段４２は、ラ
イン３４に導出される遅延クロック信号を正転のまま導
出するかまたは反転して導出するかを決定するように構
成したので、遅延クロック信号発生手段２４における遅
延素子Ｄ１〜Ｄｎ、フリップフロップＦＦ０〜ＦＦｎ、
スイッチ回路Ｓ０〜Ｓｎ、レジスタ２７のセルの数、ス
イッチング素子ＳＥＬ０〜ＳＥＬｎの数を、前述の図１
〜図４の実施例と同一の同期精度を達成するために、大
略的に、非同期クロック信号の半周期に相当する数分だ
け用意すればすむので、非同期クロック信号の周期をＷ
３（図８（４）参照）とするとき、ｎは、 ｎ ≧ （Ｗ３／２）／ΔＴｄ …（１） でよく、すなわち前述の図１〜図４の実施例に比べて図
５〜図８の実施例では、ｎを半減することが可能とな
る。

【００４０】図９は、本発明の一実施例の表示装置の全
体の構成を示すブロック図である。表示手段５７は、た
とえば液晶表示パネルまたは陰極線管などによって実現
され、表示画面に映像を目視表示する。表示駆動手段５
８は、水平および垂直の同期信号を発生する同期信号発
生源５９を有する。ライン６０からの赤Ｒ、緑Ｇおよび
青Ｂの各色信号をライン６０を介して受信し、同期信号
発生源５９からの同期信号に同期して表示手段５７の表
示画面の水平および垂直操作を行って、表示手段５７を
駆動する。この同期信号は、ライン６１から導出され
る。

【００４１】映像信号発生手段６２は、前述のＯＳＤ回
路とも呼ぶことができるキャラクタジェネレータ６３を
備え、このキャラクタジェネレータ６３からの映像信号
を、処理回路６４によって表示メモリ６５に与え、この
表示メモリ６５に与えてストアされた表示信号が、シフ
トレジスタ６６の働きによってライン６０を介して、表
示駆動手段５８に与えられ、このシフトレジスタ６６に
よる色信号の送出動作は、ライン６７を介する同期クロ
ック信号に同期して行われる。

【００４２】本発明に従う同期クロック信号発生装置６
８は、ライン６１を介する図１０（１）に示される水平
同期信号ＨＳＹ＊に同期した水晶発振子２２を備える発
振回路２３からの安定な周波数を有する図１０（２）に
示される非同期クロック信号に基づき、ライン６７に
は、その水平同期信号ＨＳＹ＊に高い精度で同期した図
１０（３）に示される同期クロック信号を、前述のよう
にライン６７に導出する。またマイクロコンピュータな
どによって実現される処理回路６９は、発振回路２３か
らの非同期クロック信号に応答して、表示すべきキャラ
クタのコード信号を、導出してＯＳＤ回路６２の処理回
路６４に与え、これによってコード信号に対応したキャ
ラクタゼネレータ６３からの映像信号が読出されて、前
述のように表示メモリ６５にストアされることになる。

【００４３】ＮＴＳＣ方式のテレビジョン表示画面にお
いて、必要とする同期精度、すなわち１つの遅延素子Ｄ
１〜Ｄｎの遅延時間ΔＴｄについて考察する。水平走査
線方向の時間を遅延時間ΔＴｄとし、水平有効走査期間
をＷ４とし、表示手段５７の表示画面における表示が行
われない領域の長さであるマスクピッチをｐとし、その
表示手段５７の表示画面における表示が行われる横の長
さをＬとするとき、

【００４４】

【数１】

【００４５】ここでＷ４＝５３μｓｅｃ、ｐ＝０．５ｍ
ｍ、４０インチ形の大形サイズの表示画面におけるＬ＝
８００ｍｍとするとき、 ΔＴｄ ＜ ３３ｎｓｅｃ …（３） となる。したがって１つの遅延素子Ｄ１〜Ｄｎの遅延時
間ΔＴｄは、たとえば２０〜３０ｎｓｅｃに設定すれば
充分であり、このような遅延時間ΔＴｄは、たとえばト
ランジスタ、インバータ、バッファなどによって容易に
実現することができる。こうしてジッタノイズが生じな
い画面品質が向上された表示装置を得ることができる。

【００４６】図９の実施例において、同期クロック信号
発生装置６８と、映像信号発生手段６２と、さらには処
理回路６９とを、単一の半導体集積回路として、製造す
ることができ、接続端子数を低減することができる。

【００４７】

【発明の効果】本発明によれば、たとえば水晶発振子を
用いた発振回路から得られる安定した周波数を有する非
同期クロック信号を用いて、基準信号との同期化を可能
とすることができ、したがって温度、電圧および回路素
子の特性のばらつきによる周波数の変動および周波数の
調整作業などが不要となり、周波数の安定性が高い同期
クロック信号が得られる。

【００４８】また本発明によれば、非同期クロック信号
の周波数を高く設定し、あるいはまた遅延クロック信号
の遅延時間ΔＴｄを短く設定しても、位相差検出手段で
は、基準信号のレベルの変化時における各遅延クロック
信号のレベルを検出するようにしたので、たとえばその
検出レベルのストア時間を非同期クロック信号の周波数
などにかかわらず長く設定して、誤動作を防ぎ、しかも
その同期精度を高くすることが可能になる。

【００４９】また本発明によれば、位相差検出手段は、
記憶手段にストアされる全ての遅延クロック信号のレベ
ルが同一であるときには、予め定める１つの遅延クロッ
ク信号を同期クロック信号として取出し、あるいはまた
最も位相の進んでいるものとして検出された遅延クロッ
ク信号が、複数、存在するときには、たとえば最も初段
寄りまたは最も終段寄りの検出された遅延クロック信号
を検出して同期クロック信号として取出すようにしたの
で、非同期クロック信号の多重選択または全ての非選択
となる状態を回避することができ、用途に応じた最適な
遅延クロック信号の選択が可能となる。

【００５０】さらに本発明によれば、コンデンサおよび
抵抗などのいわゆるディスクリート部品を用いることな
く、本発明を実現することができるので、配線経路を、
短くすることができ、不要輻射ノイズの発生を防ぐこと
ができる。

【００５１】さらに本発明によれば、位相差検出手段
は、基準信号の一方レベルが他方レベルに変化した時点
における記憶手段にストアされた前記一方レベルを有す
る遅延クロック信号のうち最も位相が進んでいる遅延ク
ロック信号を検出したときには、その検出した遅延クロ
ック信号を正転したまま導出して同期クロック信号とし
て用い、あるいはまた前記他方レベルを有する遅延クロ
ック信号のうち最も位相の進んでいる遅延クロック信号
を検出したときには、その検出した遅延クロック信号を
安定して同期クロック信号として用いるようにしたの
で、回路構成を簡略化することができ、たとえば直列接
続された複数の遅延素子、記憶手段であるたとえばＤ形
フリップフロップ、さらにはその記憶手段に後続するレ
ジスタなどの後続の回路素子の数を、一方レベルを有す
る遅延クロック信号のうち最も位相が進んでいる遅延ク
ロック信号を検出する構成のみとしたときに比べて、半
減することができる。これによって本発明の同期クロッ
ク信号の発生装置の消費電力を低減させ、また半導体集
積回路によって実現するとき、そのチップサイズの縮小
を図ることができる。

【００５２】また本発明の表示装置によれば、安定した
周波数特性を有する表示クロック信号を得ることがで
き、その同期精度を向上し、またその表示クロック信号
の周波数の調整作業などが不要となり、さらに不要輻射
ノイズが発生しないようにして表示画面のノイズによる
悪影響をなくすことができ、表示品質を向上することが
できるようになる。

【００５３】さらに本発明によれば、同期クロック信号
の発生装置を半導体集積回路によって実現することがで
きるので、残余の他の構成要素とともに集積回路化し
て、接続端子の数を減少することもまた、可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の全体の構成を示すブロック
図である。

【図２】図１に対応する本発明の他の実施例の構成を示
すブロック図である。

【図３】図１および図２に示される実施例の処理回路２
０の動作を説明するためのフローチャートである。

【図４】図１〜図３に示される実施例の動作を説明する
ための波形図である。

【図５】本発明の他の実施例の構成を示すブロック図で
ある。

【図６】図５に対応する本発明の他の実施例の構成を示
すブロック図である。

【図７】図５および図６に示される各実施例の処理回路
２０の動作を説明するためのフローチャートである。

【図８】図５〜図７に示される実施例の動作を説明する
ための波形図である。

【図９】本発明のさらに他の実施例の表示装置の構成を
示すブロック図である。

【図１０】図９に示される表示装置の動作を説明するた
めの波形図である。

【図１１】先行技術の同期クロック信号の発生装置を示
す電気回路図である。

【図１２】他の先行技術の表示装置の構成を示すブロッ
ク図である。

【符号の説明】

２０ 処理回路 ２３ 発振回路 ２４ 遅延クロック信号発生手段 ２６ 遅延クロック信号検出手段 ２７ レジスタ ３１ 選択手段 ４２ レベル検出手段 ４９ 論理回路 ５７ 表示手段 ５８ 表示駆動手段 ５９ 同期信号発生源 ６２ 映像信号発生手段 ６３ キャラクタジェネレータ Ｄ１〜Ｄｎ 遅延素子 ＦＦ１〜ＦＦｎ Ｄ形フリップフロップ Ｓ０〜Ｓｎ スイッチ回路 ＳＥＬ０〜ＳＥＬｎ スイッチング素子

Claims (7)

【特許請求の範囲】
1. 【請求項１】 基準信号とは非同期である非同期クロッ
   ク信号を発生する非同期クロック信号発生手段と、 非同期クロック信号発生手段の非同期クロック信号を予
   め定める時間ΔＴｄずつずらして遅延クロック信号を発
   生する遅延クロック信号発生手段と、 基準信号のレベルの変化時に各遅延クロック信号のレベ
   ルを検出し、基準信号と各遅延クロック信号との位相差
   が最小である遅延クロック信号を検出する位相差検出手
   段と、 位相差検出手段の出力に応答し、基準信号との位相差が
   最小である遅延クロック信号を選択して導出する選択手
   段とを含むことを特徴とする同期クロック信号の発生装
   置。
2. 【請求項２】 位相差検出手段は、 基準信号が一方レベルから他方レベルに変化した時点に
   おける遅延クロック信号のレベルをストアする記憶手段
   と、 記憶手段の出力に応答し、前記一方レベルを有する遅延
   クロック信号のうち、最も位相が進んでいる遅延クロッ
   ク信号を検出する遅延クロック信号検出手段とを含み、 選択手段は、遅延クロック信号検出手段によって検出さ
   れた遅延クロック信号を導出することを特徴とする請求
   項１記載の同期クロック信号の発生装置。
3. 【請求項３】 位相差検出手段は、 基準信号が一方レベルから他方レベルに変化した時点に
   おける遅延クロック信号のレベルをストアする記憶手段
   と、 記憶手段の出力に応答する遅延クロック信号検出手段で
   あって、（ａ）前記一方レベルを有する遅延クロック信
   号のうち最も位相が進んでいる遅延クロック信号を検出
   し、および（ｂ）前記他方レベルを有する遅延クロック
   信号のうち最も位相の進んでいる遅延クロック信号を検
   出する遅延クロック信号検出手段と、遅延クロック信号
   検出手段の出力に応答し、検出した遅延クロック信号が
   前記一方レベルおよび前記他方レベルのいずれであるか
   を検出するレベル検出手段とを含み、 選択手段は、 反転手段を有し、 レベル検出手段の出力に応答し、遅延クロック信号検出
   手段によって検出された遅延クロック信号が前記一方レ
   ベルのとき、その検出された遅延クロック信号を正転し
   たまま導出し、 遅延クロック信号検出手段によって検出された遅延クロ
   ック信号が前記他方レベルのとき、その検出された遅延
   クロック信号を反転手段で反転して導出することを特徴
   とする請求項１記載の同期クロック信号の発生装置。
4. 【請求項４】 位相差検出手段は、記憶手段にストアさ
   れる全ての遅延クロック信号のレベルが同一であると
   き、予め定める１つの遅延クロック信号を選択手段によ
   って導出することを特徴とする請求項２または３のうち
   の１つに記載の同期クロック信号の発生装置。
5. 【請求項５】 位相差検出手段は、最も位相が進んでい
   るものとして検出される遅延クロック信号が、複数、存
   在するとき、それらの検出された遅延クロック信号のう
   ち、最も初段寄りまたは最も終段寄りの前記検出された
   遅延クロック信号を検出することを特徴とする請求項２
   または３のうちの１つに記載の同期クロック信号の発生
   装置。
6. 【請求項６】 基準信号とは非同期である非同期クロッ
   ク信号を発生する非同期クロック信号発生手段と、 複数の遅延素子が直列に接続され、初段の遅延素子に非
   同期クロック信号が与えられる遅延クロック信号発生手
   段と、 各遅延素子に対応して設けられ、各遅延素子からの遅延
   クロック信号が与えられるデータ入力端子Ｄと、基準信
   号が共通に与えられるクロック入力端子ＣＫとを有し、
   クロック入力端子ＣＫに与えられる基準信号が一方レベ
   ルから他方レベルに変化した時点におけるデータ入力端
   子Ｄの遅延クロック信号を、出力端子Ｑに導出する複数
   のＤ形フリップフロップと、 Ｄ形フリップフロップの出力に応答し、初段寄りに隣接
   するＤ形フリップフロップの出力と異なるＤ形フリップ
   フロップに対応する遅延素子からの遅延クロック信号を
   検出する遅延クロック信号検出手段と、 各遅延素子毎に設けられるスイッチング素子と、 遅延クロック信号検出手段の出力に応答し、検出された
   遅延クロック信号を選択的に導出するようにスイッチン
   グ素子を動作させるスイッチング素子動作手段とを含む
   ことを特徴とする同期クロック信号の発生装置。
7. 【請求項７】 表示画面に映像を目視表示する表示手段
   と、 同期信号発生源を有し、映像信号を受信し、同期信号に
   同期して表示手段の表示画面の水平および垂直走査を行
   って、表示手段を駆動する表示駆動手段と、 表示手段によって表示すべき映像信号をストアして選択
   的に発生するキャラクタジェネレータを有し、入力され
   るクロック信号に応答して、キャラクタジェネレータか
   らの映像信号を表示駆動手段に与える映像信号発生手段
   と、 同期信号を超える高い周波数を有しかつ前記同期信号と
   非同期である非同期クロック信号を発生する非同期クロ
   ック信号発生手段と、 非同期クロック信号発生手段からの非同期クロック信号
   を予め定める時間ΔＴｄずつずらして遅延クロック信号
   を発生する遅延クロック信号発生手段と、 前記同期信号のレベル変化時に各遅延クロック信号のレ
   ベルを検出し、前記同期信号と各遅延クロック信号との
   位相差が最小である遅延クロック信号を検出する位相差
   検出手段と、 位相差検出手段の出力に応答し、前記同期信号との位相
   差が最小である遅延クロック信号を選択して映像信号発
   生手段に前記クロック信号として与える選択手段とを含
   むことを特徴とする表示装置。