JP3794053B2 - バーコード読取装置 - Google Patents
バーコード読取装置 Download PDFInfo
- Publication number
- JP3794053B2 JP3794053B2 JP10687996A JP10687996A JP3794053B2 JP 3794053 B2 JP3794053 B2 JP 3794053B2 JP 10687996 A JP10687996 A JP 10687996A JP 10687996 A JP10687996 A JP 10687996A JP 3794053 B2 JP3794053 B2 JP 3794053B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- barcode
- frequency dividing
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、周波数可変器を用いてＣＣＤの蓄積時間を変化させることに特徴を有するバーコード読取装置に関する。
【０００２】
【従来の技術】
バーコード読取装置では、バーコードラベル面に一定の光を照射し、その乱反射光をＣＣＤラインセンサにて受光し、電気信号に変換している。
ところで、バーコード相互間では、その種類や汚れかたによってＰＣＳ(Print Contrast Signal) のレベルに差がある。ＰＣＳとは、バーコードのうちバーが在る部分と無い部分との光反射率の比率をいい、ＰＣＳレベルが低いとき、バーの在る部分と無い部分との光反射率の差が小さい。ここで、例えばＰＣＳレベルの低いバーコードからの反射光を電荷蓄積時間の短いＣＣＤラインセンサで受光すると、ＣＣＤ出力信号のＭＴＦ(Modulation Transfer Function)が小さくなり、正確な読み取りができない。すなわち、ＰＣＳレベルの低いバーコードの読み取りを行うときには、ＣＣＤラインセンサの電荷蓄積時間を長くする必要がある。一方、ＰＣＳレベルの高いバーコードの読み取りを行うときには、ＣＣＤ出力信号のレベルを飽和させないように、ＣＣＤラインセンサの電荷蓄積時間を短くする必要がある。
【０００３】
従来では、ＣＣＤラインセンサの電荷蓄積時間を、例えば水晶発振器の発信周波数を用いて規定しており、通常、発振周波数の異なる２個の水晶発振器を用いて、長短２種類の電荷蓄積時間を設定している。
【０００４】
【発明が解決しようとする課題】
しかしながら、読み取り対象となる個々のバーコードは広範囲に渡って分散した多様なＰＣＳレベルを有する。従って、ＣＣＤラインセンサの電荷蓄積時間を長短の２種類のみで変化させるのでは、バーコードを適切な電荷蓄積時間で読み取ることができない。その結果、従来のバーコード読取装置には、バーコードを即座に読み取れないことが多々生じ、読み取り性能が低いという問題がある。
かかる問題を解決するために、発振周波数の異なる多数の水晶発振器を用いて、電荷蓄積時間を多様に設定することも考えられるが、装置が大規模化および高価格化するという問題がある。
【０００５】
本発明は、上述した従来技術に鑑みてなされ、小規模かつ安価な装置構成で、優れた読み取り特性を発揮できるバーコード読取装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明のバーコード読取装置は、光源からの光をバーコードに照射して、その乱反射光を電荷伝送デバイスに結像させ、前記電荷転送デバイスの出力からバーコードを読み取るバーコード読取装置であって、基準周波数の基準信号を出力する発振器と、
予め決められた複数の分周率を低い分周率から高い分周率に自動的に順に切り換えて選択し、当該選択した分周率で入力信号を分周する分周手段と、前記基準信号および前記分周された信号を入力し、これらの位相差に応じた差信号電圧を出力する位相差検出手段と、前記差信号電圧の高調波成分を除去するローパスフィルタと、前記高調波成分が除去された差信号電圧によって制御され、その出力信号を前記入力信号として前記分周手段に出力させる電圧制御発振器とを有し、前記電圧制御発振器からの出力信号に基づいて、前記電荷転送デバイスの電荷蓄積時間を制御する。
【０００７】
また、本発明のバーコード読取装置は、好ましくは、前記電荷転送デバイスは、ＣＣＤである。
【０００８】
本発明のバーコード読取装置では、分周手段、位相差検出手段、ローパスフィルタおよび電圧制御発振器によってＰＬＬ回路が構成される。ここで、分周手段の分周率は切換データによって決定され、ロック状態では、当該分周率に応じた周波数を有する出力信号が電圧制御発振器から電荷転送デバイスに出力される。電荷転送デバイスでは、電圧制御発振器からの出力信号に応じた電荷蓄積時間で、バーコードからの反射光を結像する。本発明のバーコード読取装置では、分周手段は切換データに基づいて、分周率を順に切り換える。このとき、当該切り換えによって、電圧制御発振器からの出力信号の周波数も切り換わる。その結果、電荷転送デバイスでは、切換データに示される分周率に応じて、電荷蓄積時間が順に切り換えられる。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態に係わるバーコード読取装置について説明する。
図１は、本実施形態のバーコード読取装置１のＣＣＤラインセンサ付近の構成図である。
図１に示すように、バーコード読取装置１は、ＣＣＤ駆動回路２、ＲＯＭ３、ＲＡＭ４、インタフェース５、デコード回路６、Ａ／Ｄ変換器７、ＣＣＤラインセンサ８、ＣＰＵ９およびバス２０を有する。
尚、バーコード読取装置１には、図１に示す構成要素の他に、バーコードに照射する光を発する光源を含む光学系を有する。
【００１０】
ＲＯＭ３には、ＣＣＤ駆動回路２の制御データを含む所定のデータが記憶してある。
ＲＡＭ４は、デコードデータを一時保持するために使われる。
ＣＰＵ９は、ＣＣＤ駆動回路２、ＲＯＭ３、ＲＡＭ４およびデコード回路６の相互間におけるデータ伝送を制御する。
ＣＣＤラインセンサ８は、ＣＣＤ駆動回路２からのクロック信号φ１，φ２を入力し、クロック信号φ１に応じた電荷蓄積時間で、バーコードにて反射された光源からの光を、ライン状に配置されたセルに結像する２相駆動方式のラインセンサである。ＣＣＤラインセンサ８は、クロック信号φ１と、クロック信号φ２に基づいて内部で新たに生成されたクロック信号と基づいて駆動される。
尚、ＣＣＤラインセンサ８から結像結果に応じて出力されるアナログ信号Ｓ８の出力値Ｄｏｕｔは電荷蓄積時間が長いほど大きい。また、出力値Ｄｏｕｔが大きいほどＭＴＦが大きくなる。ここで、出力値Ｄｏｕｔは、白色原稿における反射光をＣＣＤラインセンサ８に結像したときの出力値である。
【００１１】
Ａ／Ｄ変換器７は、ＣＣＤラインセンサ８の結像結果に応じたアナログ信号Ｓ８を入力し、このアナログ信号Ｓ８をＡ／Ｄ変換し、変換されたディジタル信号Ｓ７をデコード回路６に出力する。
【００１２】
デコード回路６は、Ａ／Ｄ変換器７からのディジタル信号Ｓ７をデコードし、そのデコード結果Ｓ６をインタフェース５に出力する。
インタフェース５は、外部装置との間でデータの入出力を行う。
【００１３】
次に、図１に示すＣＣＤ駆動回路２について詳細に説明する。
図２は、図１に示すＣＣＤ駆動回路２の構成図である。
図２に示すように、ＣＣＤ駆動回路２は、位相検出器１０、チャージポンプ１１、ループフィルタ＆ＶＣＯ１２、ＰＬＬコントローラ１３、発振器１４、１／２分周器１５、出力バッファ１６，１７およびマルチプレクサ１８を有する。
【００１４】
発振器１４は、例えば水晶発振器であり、周波数ｆ０の方形波をした基準信号Ｓ１４をＰＬＬコントローラ１３およびマルチプレクサ１８に出力する。
ＰＬＬコントローラ１３は、図１に示すＣＰＵ９からの制御に応じて例えばＲＯＭ３に記憶された制御信号Ｓ２０を入力し、この制御信号Ｓ２０に示される制御データ３０に基づいて、内蔵する分周器の分周率を制御する。すなわち、ＰＬＬコントローラ１３は、分周率をＮとしたときに、ループフィルタ＆ＶＣＯ１２からの出力信号Ｓ１２を入力し、この出力信号Ｓ１２を分周率Ｎで分周した出力信号Ｓ１３を位相検出器１０に出力する。例えば、出力信号Ｓ１２の周波数がｆ１であるとき、出力信号Ｓ１３の周波数はＮ・ｆ１となる。
【００１５】
ここで、制御データ３０は、例えば４ビットで構成され、分周率Ｎとして１６（＝２4 ）種類のパターンを指定することができる。このとき、ＣＣＤラインセンサ８の電荷蓄積時間が出力信号Ｓ１２の周波数によって決定されることから、この電荷蓄積時間を１６通りに設定できる。例えば、５ｍｓから１ｍｓ間隔で２０ｍｓまでの電荷蓄積時間を設定できる。
図３（Ａ）〜（Ｅ）は、制御データ３０と、クロック信号φ１，φ２およびアナログ信号Ｓ８の出力値Ｄｏｕｔのタイミングチャートとの関係の一部を示す図である。
図３（Ａ）〜（Ｅ）に示すように、制御データ３０が「００００」、「０００１」、「００１０」、「０１０１」および「１１１１」のとき、それぞれ、クロック信号φ１がハイレベルを維持する時間は、５ｍｓ、６ｍｓ、７ｍｓ、１０ｍｓおよび２０ｍｓとなる。クロック信号φ１がハイレベルを維持する時間が、ＣＣＤラインセンサ８の電荷蓄積時間となる。ＰＬＬコントローラ１３では、制御データ３０の値が大きいほど、分周率Ｎを大きくし、クロック信号φ１の周波数を低くしている。
【００１６】
また、ＰＬＬコントローラ１３は、発振器１４からの基準信号Ｓ１４を、例えば、そのまま位相検出器１０に出力する。
位相検出器１０は、ＰＬＬコントローラ１３から、基準信号Ｓ１４とループフィルタ＆ＶＣＯ１２からの出力信号Ｓ１３とを入力し、これらの信号間の位相差を検出し、当該位相差に応じた差信号電圧Ｓ１０をチャージポンプ１１に出力する。
【００１７】
チャージポンプ１１は、位相検出器１０からの差信号電圧Ｓ１０を蓄積した後に、この差信号電圧Ｓ１０をループフィルタ＆ＶＣＯ１２に出力する。
ループフィルタ＆ＶＣＯ１２は、差信号電圧Ｓ１０をローパスフィルタで高調波成分を除去して平滑化し、この平滑化された差信号電圧をＶＣＯ(Voltage Control Oscillator)の制御電圧とする。ＶＣＯは、入力した差信号電圧に応じた周波数の出力信号Ｓ１２をＰＬＬコントローラ１３、１／２分周器１５および出力バッファ１６に出力する。
上述したＣＣＤ駆動回路２では、位相検出器１０、チャージポンプ１１、ループフィルタ＆ＶＣＯ１２およびＰＬＬコントローラ１３によってＰＬＬ回路が構成され、基準信号Ｓ１４の周波数ｆ０と出力信号Ｓ１３の周波数Ｎ・ｆ１とが等しくなったときに、位相検出器１０の差信号電圧Ｓ１０がゼロになり、ロック状態となる。
【００１８】
１／２分周器１５は、ループフィルタ＆ＶＣＯ１２から出力信号Ｓ１２を１／２の分周率で分周し、その分周した出力信号Ｓ１５をマルチプレクサ１８に出力する。
マルチプレクサ１８は、発振器１４からの基準信号Ｓ１４と１／２分周器１５からの出力信号Ｓ１５とを選択的に出力バッファ１７に出力する。出力バッファ１７からは、クロック信号φ２がＣＣＤ駆動回路２に出力される。
【００１９】
次に、バーコード読取装置１の動作について図１〜３を参照しながら説明する。
先ず、図１に示すＣＰＵ９からの制御によって、図３（Ａ）のように「００００」を示す制御データ３０がＣＣＤ駆動回路２のＰＬＬコントローラ１３に出力される。
ＰＬＬコントローラ１３では、ＰＬＬ回路がロック状態になったときに、出力信号Ｓ１２のハイレベル維持時間が「５ｍｓ」となるように、内蔵する分周器の分周率を決定する。この出力信号Ｓ１２は、出力バッファ１６を介して、クロック信号φ１としてＣＣＤラインセンサ８に出力される。ＣＣＤラインセンサ８では、クロック信号φ１に基づいて、電荷蓄積時間「５ｍｓ」で、バーコードからの反射光を結像する。このとき、ＣＣＤラインセンサ８からのアナログ信号Ｓ８の出力値Ｄｏｕｔは、図３（Ａ）に示すようになる。そして、ＣＣＤラインセンサ８からのアナログ信号Ｓ８がＡ／Ｄ変換器７においてディジタル信号Ｓ７に変換され、デコード回路６においてデコードされる。
読み取り対象がＰＣＳの非常に高いバーコードである場合には、この時点で、バーコードの読み取りが完了する。
【００２０】
以後、図１に示すＣＰＵ９からの制御によって、図３（Ｂ）〜（Ｅ）に示されるものを含む種々の制御データ３０が、値の低い方から順にＣＣＤ駆動回路２のＰＬＬコントローラ１３に出力される。
このとき、制御データ３０の値が大きくなるにつれて、分周率が高くなり、図３（Ａ）〜（Ｅ）に示すように、クロック信号φ１がハイレベルを維持する時間が長くなる。それに応じて、ＣＣＤラインセンサ８の電荷蓄積時間も長くなり、アナログ信号Ｓ８の出力値Ｄｏｕｔが大きくなる。その結果、制御データ３０の値が大きくなるについて、低いＰＣＳのバーコードを読み取るのに適した状態になる。
【００２１】
すなわち、バーコード読取装置１では、被読み取り対象が、高いＰＣＳのバーコードである場合に、比較的初期の段階で出力される制御データ３０に応じて読み取りが行われる。また、読み取り対象が、低いＰＣＳのバーコード（印刷状態の悪いバーコード）である場合には、比較的後の段階で出力される制御データ３０に応じて読み取りが行われる。
尚、最終段階で出力される図３（Ｅ）に示す制御データ３０によって読み取りを行うことができないバーコードについての読み取りはＮＧとなる。
【００２２】
以上説明したように、バーコード読取装置１によれば、制御データ３０に基づいて、ＰＬＬコントローラ１３が内蔵する分周器の分周率を自動的に変更することで、ＣＣＤラインセンサ８を駆動するクロック信号φ１の周波数を柔軟に設定することができる。その結果、ＣＣＤラインセンサ８における電荷蓄積時間を自動的に多段階に切り換えれことが可能になり、印刷状態の異なる種々のバーコードを高速かつ正確に読み取ることができる。
また、バーコード読取装置１によれば、ＰＬＬ回路を用いることで、装置の小規模化および低価格化を図ることができる。
【００２３】
本発明は上述した実施形態には限定されない。例えば、クロック信号φ１がハイレベルを維持する時間の種類および切換順序は、上述したものには限定されない。
また、発振器１４は、水晶発振器の他に、例えばＬＣ発振器やＣＲ発振器を用いてもよい。
【００２４】
【発明の効果】
以上説明したように、本発明のバーコード読取装置は、切換データに基づいて、分周手段の分周率を自動的に変更することで、電荷転送デバイスの電荷蓄積時間を柔軟に設定することができる。その結果、印刷状態の異なる種々のバーコードを高速かつ正確に読み取ることができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態のバーコード読取装置のＣＣＤラインセンサ付近の構成図である。
【図２】図２は、図１に示すＣＣＤ駆動回路の構成図である。
【図３】図２に示すＣＣＤ駆動回路からのクロックパルス信号φ１，φ２およびＣＣＤラインセンサ８の出力Ｄｏｕｔの波形を説明するための図である。
【符号の説明】
１…バーコード読取装置
２…ＣＣＤ駆動回路
３…ＲＯＭ
４…ＲＡＭ
５…インタフェース
６…デコード回路
７…Ａ／Ｄ変換器
８…ＣＣＤラインセンサ
９…ＣＰＵ
１０…位相検出器
１１…チャージポンプ
１２…ループフィルタ＆ＶＣＯ
１３…ＰＬＬコントローラ
１４…発振器
１５…１／２分周器
１６，１７…出力バッファ
１８…マルチプレクサ
【発明の属する技術分野】
本発明は、周波数可変器を用いてＣＣＤの蓄積時間を変化させることに特徴を有するバーコード読取装置に関する。
【０００２】
【従来の技術】
バーコード読取装置では、バーコードラベル面に一定の光を照射し、その乱反射光をＣＣＤラインセンサにて受光し、電気信号に変換している。
ところで、バーコード相互間では、その種類や汚れかたによってＰＣＳ(Print Contrast Signal) のレベルに差がある。ＰＣＳとは、バーコードのうちバーが在る部分と無い部分との光反射率の比率をいい、ＰＣＳレベルが低いとき、バーの在る部分と無い部分との光反射率の差が小さい。ここで、例えばＰＣＳレベルの低いバーコードからの反射光を電荷蓄積時間の短いＣＣＤラインセンサで受光すると、ＣＣＤ出力信号のＭＴＦ(Modulation Transfer Function)が小さくなり、正確な読み取りができない。すなわち、ＰＣＳレベルの低いバーコードの読み取りを行うときには、ＣＣＤラインセンサの電荷蓄積時間を長くする必要がある。一方、ＰＣＳレベルの高いバーコードの読み取りを行うときには、ＣＣＤ出力信号のレベルを飽和させないように、ＣＣＤラインセンサの電荷蓄積時間を短くする必要がある。
【０００３】
従来では、ＣＣＤラインセンサの電荷蓄積時間を、例えば水晶発振器の発信周波数を用いて規定しており、通常、発振周波数の異なる２個の水晶発振器を用いて、長短２種類の電荷蓄積時間を設定している。
【０００４】
【発明が解決しようとする課題】
しかしながら、読み取り対象となる個々のバーコードは広範囲に渡って分散した多様なＰＣＳレベルを有する。従って、ＣＣＤラインセンサの電荷蓄積時間を長短の２種類のみで変化させるのでは、バーコードを適切な電荷蓄積時間で読み取ることができない。その結果、従来のバーコード読取装置には、バーコードを即座に読み取れないことが多々生じ、読み取り性能が低いという問題がある。
かかる問題を解決するために、発振周波数の異なる多数の水晶発振器を用いて、電荷蓄積時間を多様に設定することも考えられるが、装置が大規模化および高価格化するという問題がある。
【０００５】
本発明は、上述した従来技術に鑑みてなされ、小規模かつ安価な装置構成で、優れた読み取り特性を発揮できるバーコード読取装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明のバーコード読取装置は、光源からの光をバーコードに照射して、その乱反射光を電荷伝送デバイスに結像させ、前記電荷転送デバイスの出力からバーコードを読み取るバーコード読取装置であって、基準周波数の基準信号を出力する発振器と、
予め決められた複数の分周率を低い分周率から高い分周率に自動的に順に切り換えて選択し、当該選択した分周率で入力信号を分周する分周手段と、前記基準信号および前記分周された信号を入力し、これらの位相差に応じた差信号電圧を出力する位相差検出手段と、前記差信号電圧の高調波成分を除去するローパスフィルタと、前記高調波成分が除去された差信号電圧によって制御され、その出力信号を前記入力信号として前記分周手段に出力させる電圧制御発振器とを有し、前記電圧制御発振器からの出力信号に基づいて、前記電荷転送デバイスの電荷蓄積時間を制御する。
【０００７】
また、本発明のバーコード読取装置は、好ましくは、前記電荷転送デバイスは、ＣＣＤである。
【０００８】
本発明のバーコード読取装置では、分周手段、位相差検出手段、ローパスフィルタおよび電圧制御発振器によってＰＬＬ回路が構成される。ここで、分周手段の分周率は切換データによって決定され、ロック状態では、当該分周率に応じた周波数を有する出力信号が電圧制御発振器から電荷転送デバイスに出力される。電荷転送デバイスでは、電圧制御発振器からの出力信号に応じた電荷蓄積時間で、バーコードからの反射光を結像する。本発明のバーコード読取装置では、分周手段は切換データに基づいて、分周率を順に切り換える。このとき、当該切り換えによって、電圧制御発振器からの出力信号の周波数も切り換わる。その結果、電荷転送デバイスでは、切換データに示される分周率に応じて、電荷蓄積時間が順に切り換えられる。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態に係わるバーコード読取装置について説明する。
図１は、本実施形態のバーコード読取装置１のＣＣＤラインセンサ付近の構成図である。
図１に示すように、バーコード読取装置１は、ＣＣＤ駆動回路２、ＲＯＭ３、ＲＡＭ４、インタフェース５、デコード回路６、Ａ／Ｄ変換器７、ＣＣＤラインセンサ８、ＣＰＵ９およびバス２０を有する。
尚、バーコード読取装置１には、図１に示す構成要素の他に、バーコードに照射する光を発する光源を含む光学系を有する。
【００１０】
ＲＯＭ３には、ＣＣＤ駆動回路２の制御データを含む所定のデータが記憶してある。
ＲＡＭ４は、デコードデータを一時保持するために使われる。
ＣＰＵ９は、ＣＣＤ駆動回路２、ＲＯＭ３、ＲＡＭ４およびデコード回路６の相互間におけるデータ伝送を制御する。
ＣＣＤラインセンサ８は、ＣＣＤ駆動回路２からのクロック信号φ１，φ２を入力し、クロック信号φ１に応じた電荷蓄積時間で、バーコードにて反射された光源からの光を、ライン状に配置されたセルに結像する２相駆動方式のラインセンサである。ＣＣＤラインセンサ８は、クロック信号φ１と、クロック信号φ２に基づいて内部で新たに生成されたクロック信号と基づいて駆動される。
尚、ＣＣＤラインセンサ８から結像結果に応じて出力されるアナログ信号Ｓ８の出力値Ｄｏｕｔは電荷蓄積時間が長いほど大きい。また、出力値Ｄｏｕｔが大きいほどＭＴＦが大きくなる。ここで、出力値Ｄｏｕｔは、白色原稿における反射光をＣＣＤラインセンサ８に結像したときの出力値である。
【００１１】
Ａ／Ｄ変換器７は、ＣＣＤラインセンサ８の結像結果に応じたアナログ信号Ｓ８を入力し、このアナログ信号Ｓ８をＡ／Ｄ変換し、変換されたディジタル信号Ｓ７をデコード回路６に出力する。
【００１２】
デコード回路６は、Ａ／Ｄ変換器７からのディジタル信号Ｓ７をデコードし、そのデコード結果Ｓ６をインタフェース５に出力する。
インタフェース５は、外部装置との間でデータの入出力を行う。
【００１３】
次に、図１に示すＣＣＤ駆動回路２について詳細に説明する。
図２は、図１に示すＣＣＤ駆動回路２の構成図である。
図２に示すように、ＣＣＤ駆動回路２は、位相検出器１０、チャージポンプ１１、ループフィルタ＆ＶＣＯ１２、ＰＬＬコントローラ１３、発振器１４、１／２分周器１５、出力バッファ１６，１７およびマルチプレクサ１８を有する。
【００１４】
発振器１４は、例えば水晶発振器であり、周波数ｆ０の方形波をした基準信号Ｓ１４をＰＬＬコントローラ１３およびマルチプレクサ１８に出力する。
ＰＬＬコントローラ１３は、図１に示すＣＰＵ９からの制御に応じて例えばＲＯＭ３に記憶された制御信号Ｓ２０を入力し、この制御信号Ｓ２０に示される制御データ３０に基づいて、内蔵する分周器の分周率を制御する。すなわち、ＰＬＬコントローラ１３は、分周率をＮとしたときに、ループフィルタ＆ＶＣＯ１２からの出力信号Ｓ１２を入力し、この出力信号Ｓ１２を分周率Ｎで分周した出力信号Ｓ１３を位相検出器１０に出力する。例えば、出力信号Ｓ１２の周波数がｆ１であるとき、出力信号Ｓ１３の周波数はＮ・ｆ１となる。
【００１５】
ここで、制御データ３０は、例えば４ビットで構成され、分周率Ｎとして１６（＝２4 ）種類のパターンを指定することができる。このとき、ＣＣＤラインセンサ８の電荷蓄積時間が出力信号Ｓ１２の周波数によって決定されることから、この電荷蓄積時間を１６通りに設定できる。例えば、５ｍｓから１ｍｓ間隔で２０ｍｓまでの電荷蓄積時間を設定できる。
図３（Ａ）〜（Ｅ）は、制御データ３０と、クロック信号φ１，φ２およびアナログ信号Ｓ８の出力値Ｄｏｕｔのタイミングチャートとの関係の一部を示す図である。
図３（Ａ）〜（Ｅ）に示すように、制御データ３０が「００００」、「０００１」、「００１０」、「０１０１」および「１１１１」のとき、それぞれ、クロック信号φ１がハイレベルを維持する時間は、５ｍｓ、６ｍｓ、７ｍｓ、１０ｍｓおよび２０ｍｓとなる。クロック信号φ１がハイレベルを維持する時間が、ＣＣＤラインセンサ８の電荷蓄積時間となる。ＰＬＬコントローラ１３では、制御データ３０の値が大きいほど、分周率Ｎを大きくし、クロック信号φ１の周波数を低くしている。
【００１６】
また、ＰＬＬコントローラ１３は、発振器１４からの基準信号Ｓ１４を、例えば、そのまま位相検出器１０に出力する。
位相検出器１０は、ＰＬＬコントローラ１３から、基準信号Ｓ１４とループフィルタ＆ＶＣＯ１２からの出力信号Ｓ１３とを入力し、これらの信号間の位相差を検出し、当該位相差に応じた差信号電圧Ｓ１０をチャージポンプ１１に出力する。
【００１７】
チャージポンプ１１は、位相検出器１０からの差信号電圧Ｓ１０を蓄積した後に、この差信号電圧Ｓ１０をループフィルタ＆ＶＣＯ１２に出力する。
ループフィルタ＆ＶＣＯ１２は、差信号電圧Ｓ１０をローパスフィルタで高調波成分を除去して平滑化し、この平滑化された差信号電圧をＶＣＯ(Voltage Control Oscillator)の制御電圧とする。ＶＣＯは、入力した差信号電圧に応じた周波数の出力信号Ｓ１２をＰＬＬコントローラ１３、１／２分周器１５および出力バッファ１６に出力する。
上述したＣＣＤ駆動回路２では、位相検出器１０、チャージポンプ１１、ループフィルタ＆ＶＣＯ１２およびＰＬＬコントローラ１３によってＰＬＬ回路が構成され、基準信号Ｓ１４の周波数ｆ０と出力信号Ｓ１３の周波数Ｎ・ｆ１とが等しくなったときに、位相検出器１０の差信号電圧Ｓ１０がゼロになり、ロック状態となる。
【００１８】
１／２分周器１５は、ループフィルタ＆ＶＣＯ１２から出力信号Ｓ１２を１／２の分周率で分周し、その分周した出力信号Ｓ１５をマルチプレクサ１８に出力する。
マルチプレクサ１８は、発振器１４からの基準信号Ｓ１４と１／２分周器１５からの出力信号Ｓ１５とを選択的に出力バッファ１７に出力する。出力バッファ１７からは、クロック信号φ２がＣＣＤ駆動回路２に出力される。
【００１９】
次に、バーコード読取装置１の動作について図１〜３を参照しながら説明する。
先ず、図１に示すＣＰＵ９からの制御によって、図３（Ａ）のように「００００」を示す制御データ３０がＣＣＤ駆動回路２のＰＬＬコントローラ１３に出力される。
ＰＬＬコントローラ１３では、ＰＬＬ回路がロック状態になったときに、出力信号Ｓ１２のハイレベル維持時間が「５ｍｓ」となるように、内蔵する分周器の分周率を決定する。この出力信号Ｓ１２は、出力バッファ１６を介して、クロック信号φ１としてＣＣＤラインセンサ８に出力される。ＣＣＤラインセンサ８では、クロック信号φ１に基づいて、電荷蓄積時間「５ｍｓ」で、バーコードからの反射光を結像する。このとき、ＣＣＤラインセンサ８からのアナログ信号Ｓ８の出力値Ｄｏｕｔは、図３（Ａ）に示すようになる。そして、ＣＣＤラインセンサ８からのアナログ信号Ｓ８がＡ／Ｄ変換器７においてディジタル信号Ｓ７に変換され、デコード回路６においてデコードされる。
読み取り対象がＰＣＳの非常に高いバーコードである場合には、この時点で、バーコードの読み取りが完了する。
【００２０】
以後、図１に示すＣＰＵ９からの制御によって、図３（Ｂ）〜（Ｅ）に示されるものを含む種々の制御データ３０が、値の低い方から順にＣＣＤ駆動回路２のＰＬＬコントローラ１３に出力される。
このとき、制御データ３０の値が大きくなるにつれて、分周率が高くなり、図３（Ａ）〜（Ｅ）に示すように、クロック信号φ１がハイレベルを維持する時間が長くなる。それに応じて、ＣＣＤラインセンサ８の電荷蓄積時間も長くなり、アナログ信号Ｓ８の出力値Ｄｏｕｔが大きくなる。その結果、制御データ３０の値が大きくなるについて、低いＰＣＳのバーコードを読み取るのに適した状態になる。
【００２１】
すなわち、バーコード読取装置１では、被読み取り対象が、高いＰＣＳのバーコードである場合に、比較的初期の段階で出力される制御データ３０に応じて読み取りが行われる。また、読み取り対象が、低いＰＣＳのバーコード（印刷状態の悪いバーコード）である場合には、比較的後の段階で出力される制御データ３０に応じて読み取りが行われる。
尚、最終段階で出力される図３（Ｅ）に示す制御データ３０によって読み取りを行うことができないバーコードについての読み取りはＮＧとなる。
【００２２】
以上説明したように、バーコード読取装置１によれば、制御データ３０に基づいて、ＰＬＬコントローラ１３が内蔵する分周器の分周率を自動的に変更することで、ＣＣＤラインセンサ８を駆動するクロック信号φ１の周波数を柔軟に設定することができる。その結果、ＣＣＤラインセンサ８における電荷蓄積時間を自動的に多段階に切り換えれことが可能になり、印刷状態の異なる種々のバーコードを高速かつ正確に読み取ることができる。
また、バーコード読取装置１によれば、ＰＬＬ回路を用いることで、装置の小規模化および低価格化を図ることができる。
【００２３】
本発明は上述した実施形態には限定されない。例えば、クロック信号φ１がハイレベルを維持する時間の種類および切換順序は、上述したものには限定されない。
また、発振器１４は、水晶発振器の他に、例えばＬＣ発振器やＣＲ発振器を用いてもよい。
【００２４】
【発明の効果】
以上説明したように、本発明のバーコード読取装置は、切換データに基づいて、分周手段の分周率を自動的に変更することで、電荷転送デバイスの電荷蓄積時間を柔軟に設定することができる。その結果、印刷状態の異なる種々のバーコードを高速かつ正確に読み取ることができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態のバーコード読取装置のＣＣＤラインセンサ付近の構成図である。
【図２】図２は、図１に示すＣＣＤ駆動回路の構成図である。
【図３】図２に示すＣＣＤ駆動回路からのクロックパルス信号φ１，φ２およびＣＣＤラインセンサ８の出力Ｄｏｕｔの波形を説明するための図である。
【符号の説明】
１…バーコード読取装置
２…ＣＣＤ駆動回路
３…ＲＯＭ
４…ＲＡＭ
５…インタフェース
６…デコード回路
７…Ａ／Ｄ変換器
８…ＣＣＤラインセンサ
９…ＣＰＵ
１０…位相検出器
１１…チャージポンプ
１２…ループフィルタ＆ＶＣＯ
１３…ＰＬＬコントローラ
１４…発振器
１５…１／２分周器
１６，１７…出力バッファ
１８…マルチプレクサ
Claims (2)
- 光源からの光をバーコードに照射して、その乱反射光を電荷転送デバイスに結像させ、前記電荷転送デバイスの出力からバーコードを読み取るバーコード読取装置において、
基準周波数の基準信号を出力する発振器と、
予め決められた複数の分周率を低い分周率から高い分周率に自動的に順に切り換えて選択し、当該選択した分周率で入力信号を分周する分周手段と、
前記基準信号および前記分周された信号を入力し、これらの位相差に応じた差信号電圧を出力する位相差検出手段と、
前記差信号電圧の高調波成分を除去するローパスフィルタと、
前記高調波成分が除去された差信号電圧によって制御され、その出力信号を前記入力信号として前記分周手段に出力させる電圧制御発振器と
を有し、
前記電圧制御発振器からの出力信号に基づいて、前記電荷転送デバイスの電荷蓄積時間を制御するバーコード読取装置。 - 前記電荷転送デバイスは、ＣＣＤである請求項１に記載のバーコード読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10687996A JP3794053B2 (ja) | 1996-04-26 | 1996-04-26 | バーコード読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10687996A JP3794053B2 (ja) | 1996-04-26 | 1996-04-26 | バーコード読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293113A JPH09293113A (ja) | 1997-11-11 |
| JP3794053B2 true JP3794053B2 (ja) | 2006-07-05 |
Family
ID=14444805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10687996A Expired - Fee Related JP3794053B2 (ja) | 1996-04-26 | 1996-04-26 | バーコード読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794053B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003032453A (ja) * | 2001-07-12 | 2003-01-31 | Canon Inc | 画像処理装置 |
| JP2007148889A (ja) * | 2005-11-29 | 2007-06-14 | Denso Wave Inc | 光学情報読取装置 |
-
1996
- 1996-04-26 JP JP10687996A patent/JP3794053B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09293113A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608770A (en) | Frequency converter outputting a clock signal having a stable and accurate frequency | |
| EP1077529B1 (en) | Phase modulation having individual placed edges | |
| JPS6026344B2 (ja) | 刻時信号発生方式 | |
| EP0552601B1 (en) | Phase comparator | |
| JP3794053B2 (ja) | バーコード読取装置 | |
| US5982428A (en) | Programmable clock generator for an imaging device | |
| JPS6229236A (ja) | 局部クロック信号と受信データ信号とを再同期させる機構 | |
| JPH07325559A (ja) | ディスプレイ装置の自己周波数自動同期制御回路 | |
| JP2578760B2 (ja) | 画像処理装置 | |
| US6104327A (en) | Interface circuit for serial D-A converter | |
| JP3507348B2 (ja) | アナログ信号処理装置、画像形成装置、アナログ信号処理方法、画像形成方法、及び記憶媒体 | |
| JP3278263B2 (ja) | 周波数シンセサイザ | |
| JP3473413B2 (ja) | 位相同期回路 | |
| JPS62231923A (ja) | ガルバノミラ−光学系における走査速度補正装置 | |
| JP2918906B2 (ja) | 画像処理方法及びその装置 | |
| JP2876797B2 (ja) | 位相同期回路 | |
| JP2958220B2 (ja) | 位相信号変換方法及び位相信号変換器 | |
| JP3137246B2 (ja) | 位相同期回路 | |
| JPS6327899B2 (ja) | ||
| JPH07263963A (ja) | Ｆｍ，ｆｓ変調回路 | |
| JPH10163819A (ja) | ディジタル制御発振回路 | |
| JP4104189B2 (ja) | ステッピングモータ駆動装置 | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| US20050168248A1 (en) | [frequency synthesizing and back-end processing circuit and method thereof] | |
| JP2536816Y2 (ja) | タイミング発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |