JPH05308497A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH05308497A JPH05308497A JP4111681A JP11168192A JPH05308497A JP H05308497 A JPH05308497 A JP H05308497A JP 4111681 A JP4111681 A JP 4111681A JP 11168192 A JP11168192 A JP 11168192A JP H05308497 A JPH05308497 A JP H05308497A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- image
- dot clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1204—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
Abstract
(57)【要約】
【目的】レーザビームをパルス幅変調して画像記録を行
うレーザプリンタにおいて、階調再現性と解像度とを高
い次元で両立させる。 【構成】ドットクロックＤＣＫを、１／３分周器54，１
／２分周器55，逓倍器56，57を用いて、２／３に分周す
る。そして、三角波発生回路53では、この２／３に分周
されたパルス信号に基づいて参照波としての三角波Ｓｐ
を発生させる。比較器52では、前記三角波Ｓｐとアナロ
グ変換された画像信号Ｓｖとを比較して、パルス幅変調
信号ＳPWM を得る。ここで、比較器52で比較される前記
画像信号Ｓｖの周期と三角波Ｓｐの周期とは、１：1.5
の関係に設定される。
うレーザプリンタにおいて、階調再現性と解像度とを高
い次元で両立させる。 【構成】ドットクロックＤＣＫを、１／３分周器54，１
／２分周器55，逓倍器56，57を用いて、２／３に分周す
る。そして、三角波発生回路53では、この２／３に分周
されたパルス信号に基づいて参照波としての三角波Ｓｐ
を発生させる。比較器52では、前記三角波Ｓｐとアナロ
グ変換された画像信号Ｓｖとを比較して、パルス幅変調
信号ＳPWM を得る。ここで、比較器52で比較される前記
画像信号Ｓｖの周期と三角波Ｓｐの周期とは、１：1.5
の関係に設定される。
Description
【０００１】
【産業上の利用分野】本発明は画像形成装置に関し、詳
しくは、画像信号に対応するパルス幅変調信号を得て、
このパルス幅変調信号に応じて光源を内部変調させるよ
う構成された画像形成装置に関する。
しくは、画像信号に対応するパルス幅変調信号を得て、
このパルス幅変調信号に応じて光源を内部変調させるよ
う構成された画像形成装置に関する。
【０００２】
【従来の技術】従来、この種の画像形成装置において
は、ディジタル化された画像信号に基づいてレーザビー
ムプリンタ等で画像を形成する場合に、階調性を得るた
めに、ディジタル信号をアロナグ信号に変換し、この変
換した信号を三角波のような周期的なパターン信号（参
照波）と比較することで、パルス幅変調をかけた信号を
発生させ、かかるパルス幅変調信号によってレーザビー
ム（光源）を内部変調して、レーザビームによる感光体
への画像形成を行わせるようにしていた（特開昭６２−
１８３６６３号公報等参照）。
は、ディジタル化された画像信号に基づいてレーザビー
ムプリンタ等で画像を形成する場合に、階調性を得るた
めに、ディジタル信号をアロナグ信号に変換し、この変
換した信号を三角波のような周期的なパターン信号（参
照波）と比較することで、パルス幅変調をかけた信号を
発生させ、かかるパルス幅変調信号によってレーザビー
ム（光源）を内部変調して、レーザビームによる感光体
への画像形成を行わせるようにしていた（特開昭６２−
１８３６６３号公報等参照）。
【０００３】図12は、前述のようなパルス幅変調信号を
形成する従来の変調回路を示すものである。ここで、画
素データＤＡＴＡに同期したドットクロックＤＣＫはバ
ッファ21を介して可変抵抗器22ａ及びコンデンサ22ｂよ
りなる積分器22に供給される。この積分器22の出力信号
は、抵抗器23、バッファ24及び直流カット用のコンデン
サ25の直列回路を介してコンパレータ26にパターン信号
Ｓｐ（参照波）として供給される。
形成する従来の変調回路を示すものである。ここで、画
素データＤＡＴＡに同期したドットクロックＤＣＫはバ
ッファ21を介して可変抵抗器22ａ及びコンデンサ22ｂよ
りなる積分器22に供給される。この積分器22の出力信号
は、抵抗器23、バッファ24及び直流カット用のコンデン
サ25の直列回路を介してコンパレータ26にパターン信号
Ｓｐ（参照波）として供給される。
【０００４】このパターン信号Ｓｐの全体が、後述する
Ｄ／Ａ変換器28のフルスケール（８ビットで００Ｈ〜Ｆ
ＦＨ）内にちょうど納まるように、パターン信号Ｓｐの
振幅は可変抵抗器22ａによって調整されると共に、オフ
セット値（直流値）は可変抵抗器27によって調整され
る。また、画素データＤＡＴＡは、Ｄ／Ａ変換器28に供
給されてアナログ信号とされた後、コンパレータ26に画
像信号Ｓｖとして供給される。尚、ＣＬＫはＤ／Ａ変換
用のクロックである。
Ｄ／Ａ変換器28のフルスケール（８ビットで００Ｈ〜Ｆ
ＦＨ）内にちょうど納まるように、パターン信号Ｓｐの
振幅は可変抵抗器22ａによって調整されると共に、オフ
セット値（直流値）は可変抵抗器27によって調整され
る。また、画素データＤＡＴＡは、Ｄ／Ａ変換器28に供
給されてアナログ信号とされた後、コンパレータ26に画
像信号Ｓｖとして供給される。尚、ＣＬＫはＤ／Ａ変換
用のクロックである。
【０００５】コンパレータ26では、積分器22からのパタ
ーン信号Ｓｐと、Ｄ／Ａ変換器28からの画像信号Ｓｖと
が比較される。そして、このコンパレータ26より、画素
データＤＡＴＡに基づいたパルス幅変調信号ＳPWM が出
力される。以上の構成において、ドットクロックＤＣＫ
が、図13のＡに示すようであるとき、コンパレータ26に
は、同図Ｂの実線に示すように三角波のパターン信号Ｓ
ｐが供給される。従って、画像信号Ｓｖが、同図Ｂの破
線に示すようであるとき、コンパレータ26からは、同図
Ｃに示すように、ドットクロック周期と同じ周期のパル
ス幅変調信号ＳPWM が出力される。
ーン信号Ｓｐと、Ｄ／Ａ変換器28からの画像信号Ｓｖと
が比較される。そして、このコンパレータ26より、画素
データＤＡＴＡに基づいたパルス幅変調信号ＳPWM が出
力される。以上の構成において、ドットクロックＤＣＫ
が、図13のＡに示すようであるとき、コンパレータ26に
は、同図Ｂの実線に示すように三角波のパターン信号Ｓ
ｐが供給される。従って、画像信号Ｓｖが、同図Ｂの破
線に示すようであるとき、コンパレータ26からは、同図
Ｃに示すように、ドットクロック周期と同じ周期のパル
ス幅変調信号ＳPWM が出力される。
【０００６】
【発明が解決しようとする課題】ところで、上述したよ
うにパターン信号Ｓｐを形成するのに用いられるドット
クロックＤＣＫには、その伝送中に発生する定在波や外
部からのノイズ等で波形に大きな歪みを生じることがあ
り、これによって、パルス幅変調信号ＳPWM を正確に形
成できず、再生画像の階調再現性を劣化させる惧れがあ
った。
うにパターン信号Ｓｐを形成するのに用いられるドット
クロックＤＣＫには、その伝送中に発生する定在波や外
部からのノイズ等で波形に大きな歪みを生じることがあ
り、これによって、パルス幅変調信号ＳPWM を正確に形
成できず、再生画像の階調再現性を劣化させる惧れがあ
った。
【０００７】前記ドットクロックＤＣＫに歪みを生じさ
せないようにするためには、ドットクロックＤＣＫを分
周してデューティ変化等を除去して使用することが考え
られる。図13のＤの実線は、ドットクロックＤＣＫを２
分周して形成されたパターン信号Ｓｐを示しており、こ
のパターン信号Ｓｐを用いれば、同図Ｅに示すように、
ドットクロックの２倍の周期のパルス幅変調信号ＳPWM
が得られる。
せないようにするためには、ドットクロックＤＣＫを分
周してデューティ変化等を除去して使用することが考え
られる。図13のＤの実線は、ドットクロックＤＣＫを２
分周して形成されたパターン信号Ｓｐを示しており、こ
のパターン信号Ｓｐを用いれば、同図Ｅに示すように、
ドットクロックの２倍の周期のパルス幅変調信号ＳPWM
が得られる。
【０００８】このドットクロックの２倍の周期のパルス
幅変調信号ＳPWM には、ドットクロックＤＣＫを分周し
て用いてあることにより、ドットクロックＤＣＫのデュ
ーティ変化等による影響はなく、再生画像の階調再現性
の劣化を防止することができるが、ドットクロック周期
と同じ周期のパルス幅変調信号ＳPWM を発生させる構成
では、サンプリング数が確保されて高い解像度が得られ
るという利点がある。
幅変調信号ＳPWM には、ドットクロックＤＣＫを分周し
て用いてあることにより、ドットクロックＤＣＫのデュ
ーティ変化等による影響はなく、再生画像の階調再現性
の劣化を防止することができるが、ドットクロック周期
と同じ周期のパルス幅変調信号ＳPWM を発生させる構成
では、サンプリング数が確保されて高い解像度が得られ
るという利点がある。
【０００９】このため従来では、例えば文字画像などの
解像度が重視される画像では、画像信号の周期とパター
ン信号（参照波）の周期との比を１：１とし、階調再現
性が重視される写真画像などでは前記周期の比を１：２
とするなど、参照波の周期を切り換えて用いるのが一般
的に行われていた。しかしながら、上記のように画像に
応じて周期関係を切り換えて用いる場合であっても、正
確なパルス幅変調信号ＳPWM の形成を目的として参照波
の周期を画像信号の２倍に設定すると、サンプリング数
が低下して解像が劣化してしまうという問題があり、逆
に、解像度を重視すれば、前述のようにドットクロック
のデューティ変化等に影響されて階調再現性が低下して
しまうという問題があり、解像度と階調再現性とを両立
させることができなかった。
解像度が重視される画像では、画像信号の周期とパター
ン信号（参照波）の周期との比を１：１とし、階調再現
性が重視される写真画像などでは前記周期の比を１：２
とするなど、参照波の周期を切り換えて用いるのが一般
的に行われていた。しかしながら、上記のように画像に
応じて周期関係を切り換えて用いる場合であっても、正
確なパルス幅変調信号ＳPWM の形成を目的として参照波
の周期を画像信号の２倍に設定すると、サンプリング数
が低下して解像が劣化してしまうという問題があり、逆
に、解像度を重視すれば、前述のようにドットクロック
のデューティ変化等に影響されて階調再現性が低下して
しまうという問題があり、解像度と階調再現性とを両立
させることができなかった。
【００１０】本発明は上記問題点に鑑みなされたもので
あり、ドットクロックに基づいて形成されるパターン信
号と、画像信号とを比較してパルス幅変調信号を形成す
る画像形成装置において、画像の解像度と階調再現性と
を高い次元で両立させることができるようにすることを
目的とする。
あり、ドットクロックに基づいて形成されるパターン信
号と、画像信号とを比較してパルス幅変調信号を形成す
る画像形成装置において、画像の解像度と階調再現性と
を高い次元で両立させることができるようにすることを
目的とする。
【００１１】
【課題を解決するための手段】そのため本発明にかかる
画像形成装置は、光源を画像信号に応じて内部変調させ
て記録媒体上に画像を露光形成する画像形成装置であっ
て、所定周期の参照波を発生する参照波発生手段と、前
記画像信号と前記参照波とに基づいて前記光源を内部変
調させるためのパルス幅変調信号を発生する変調信号発
生手段と、を含んで構成され、前記画像信号の周期と前
記参照波の周期との比が、ｎ，ｍを正の整数であってｎ
＜ｍとしたときに、１：（１＋ｎ／ｍ）に設定される。
画像形成装置は、光源を画像信号に応じて内部変調させ
て記録媒体上に画像を露光形成する画像形成装置であっ
て、所定周期の参照波を発生する参照波発生手段と、前
記画像信号と前記参照波とに基づいて前記光源を内部変
調させるためのパルス幅変調信号を発生する変調信号発
生手段と、を含んで構成され、前記画像信号の周期と前
記参照波の周期との比が、ｎ，ｍを正の整数であってｎ
＜ｍとしたときに、１：（１＋ｎ／ｍ）に設定される。
【００１２】
【作用】かかる構成の画像形成装置によると、画像信号
の周期と前記参照波の周期との比を、ｎ，ｍを正の整数
であってｎ＜ｍとしたときに、１：（１＋ｎ／ｍ）とし
てあるから、画像信号の周期と前記参照波の周期との比
を１：２に設定した場合に比べ、サンプリング数を確保
して解像度を改善できると共に、参照波を画像信号のク
ロック信号に基づいて発生させるときに、前記クロック
信号に変動が生じても、それを分周して用いることで、
前記変動影響を回避した参照波の形成が可能となり、前
記変動の影響による階調再現性の劣化を防止し得る。
の周期と前記参照波の周期との比を、ｎ，ｍを正の整数
であってｎ＜ｍとしたときに、１：（１＋ｎ／ｍ）とし
てあるから、画像信号の周期と前記参照波の周期との比
を１：２に設定した場合に比べ、サンプリング数を確保
して解像度を改善できると共に、参照波を画像信号のク
ロック信号に基づいて発生させるときに、前記クロック
信号に変動が生じても、それを分周して用いることで、
前記変動影響を回避した参照波の形成が可能となり、前
記変動の影響による階調再現性の劣化を防止し得る。
【００１３】
【実施例】以下に本発明の実施例を説明する。図10は、
本発明にかかる画像形成装置としてのレーザビームプリ
ンタの基本構成を示すブロック図であり、例えばディジ
タル複写機などに適用されるもので有る。ここで、本実
施例のレーザビームプリンタは、感光体ドラムを使用し
た電子写真式プリンタが使用されると共に、静電潜像を
感光体ドラム上に形成する光源としてレーザービームが
使用されたものである。
本発明にかかる画像形成装置としてのレーザビームプリ
ンタの基本構成を示すブロック図であり、例えばディジ
タル複写機などに適用されるもので有る。ここで、本実
施例のレーザビームプリンタは、感光体ドラムを使用し
た電子写真式プリンタが使用されると共に、静電潜像を
感光体ドラム上に形成する光源としてレーザービームが
使用されたものである。
【００１４】この図10において、図示しないスキャナ部
から出力されるディジタル化された画素データＤＡＴＡ
は、変調回路110 に供給され、この変調回路110 では、
この画素データＤＡＴＡに基づいてパルス幅変調信号Ｓ
PWM を形成する。前記変調回路110 で形成されたパルス
幅変調信号ＳPWM はレーザ駆動回路932を介して半導体
レーザ931 （光源）に供給され、この変調信号ＳPWM に
より半導体レーザ931 が内部変調される。前記レーザ駆
動回路932 は、水平及び垂直有効区間のみ駆動状態とな
るように、タイミング回路933 からの制御信号で制御さ
れる。
から出力されるディジタル化された画素データＤＡＴＡ
は、変調回路110 に供給され、この変調回路110 では、
この画素データＤＡＴＡに基づいてパルス幅変調信号Ｓ
PWM を形成する。前記変調回路110 で形成されたパルス
幅変調信号ＳPWM はレーザ駆動回路932を介して半導体
レーザ931 （光源）に供給され、この変調信号ＳPWM に
より半導体レーザ931 が内部変調される。前記レーザ駆
動回路932 は、水平及び垂直有効区間のみ駆動状態とな
るように、タイミング回路933 からの制御信号で制御さ
れる。
【００１５】レーザ駆動回路932 には、半導体レーザ93
1 からレーザビームの光量を示す信号がフィードバック
され、その光量が一定となるように半導体レーザ931 の
駆動が制御される。半導体レーザ931 より出力されるレ
ーザビームは、ポリゴンミラー935 に供給されて偏向さ
れる。このポリゴンミラー935 によって偏向されたレー
ザビームは、その走査開始点がインデックスセンサ936
によって検出され、その検出信号は電流／電圧変換用ア
ンプ937 によって電圧信号に変換されてインデックス信
号ＳＩが形成される。このインデックス信号ＳＩは、ス
キャナ部の光学走査タイミングなどを制御する制御手段
に供給される。
1 からレーザビームの光量を示す信号がフィードバック
され、その光量が一定となるように半導体レーザ931 の
駆動が制御される。半導体レーザ931 より出力されるレ
ーザビームは、ポリゴンミラー935 に供給されて偏向さ
れる。このポリゴンミラー935 によって偏向されたレー
ザビームは、その走査開始点がインデックスセンサ936
によって検出され、その検出信号は電流／電圧変換用ア
ンプ937 によって電圧信号に変換されてインデックス信
号ＳＩが形成される。このインデックス信号ＳＩは、ス
キャナ部の光学走査タイミングなどを制御する制御手段
に供給される。
【００１６】934 はポリゴンミラー935 を回転させるモ
ータの駆動回路であり、そのオン・オフ信号はタイミン
グ回路933 から供給される。図11は、レーザビームが結
像する像露光系（レーザビームスキャナ）の一例であ
る。半導体レーザ931 より出射されるレーザビームは、
ミラー942 及び943 を介して上述したポリゴンミラー93
5 に入射される。このポリゴンミラー935 によってレー
ザビームが偏向され、これがビーム径を所定とするため
の結像用ｆθレンズ944 を介して感光体ドラム130 （記
録媒体）の表面に照射される。
ータの駆動回路であり、そのオン・オフ信号はタイミン
グ回路933 から供給される。図11は、レーザビームが結
像する像露光系（レーザビームスキャナ）の一例であ
る。半導体レーザ931 より出射されるレーザビームは、
ミラー942 及び943 を介して上述したポリゴンミラー93
5 に入射される。このポリゴンミラー935 によってレー
ザビームが偏向され、これがビーム径を所定とするため
の結像用ｆθレンズ944 を介して感光体ドラム130 （記
録媒体）の表面に照射される。
【００１７】尚、945 及び946 は、倒れ角補正用のシリ
ンドリカルレンズである。ここで、ポリゴンミラー935
によって、レーザビームは感光体ドラム130 の表面を一
定速度で所定の方向ａに走査され、これにより画素デー
タに対応した露光が行われて、感光体ドラム130 上に静
電潜像が形成される。そして、公知の構成によって前記
静電潜像に対して逆極性に帯電したトナーが付着されて
現像が行われる。そして、記録紙がトナー像に重ねら
れ、記録紙の裏側からコロナ帯電器でトナー像とは逆極
性の電荷が記録紙に与えられてトナー像が記録紙に転写
される。更に、転写されたトナー像は、熱或いは圧力が
加えられて記録紙に定着される。
ンドリカルレンズである。ここで、ポリゴンミラー935
によって、レーザビームは感光体ドラム130 の表面を一
定速度で所定の方向ａに走査され、これにより画素デー
タに対応した露光が行われて、感光体ドラム130 上に静
電潜像が形成される。そして、公知の構成によって前記
静電潜像に対して逆極性に帯電したトナーが付着されて
現像が行われる。そして、記録紙がトナー像に重ねら
れ、記録紙の裏側からコロナ帯電器でトナー像とは逆極
性の電荷が記録紙に与えられてトナー像が記録紙に転写
される。更に、転写されたトナー像は、熱或いは圧力が
加えられて記録紙に定着される。
【００１８】次に、前記変調回路110 の詳細な構成を、
図１に従って説明する。Ｄ／Ａ変換器51は、ディジタル
化された画素データＤＡＴＡを、ドットクロックＤＣＫ
に同期してアナログ信号に変換するものであり、このＤ
／Ａ変換器51か６の出力されるアナログの画像信号Ｓｖ
は変調信号発生手段としての比較器52に供給される。
図１に従って説明する。Ｄ／Ａ変換器51は、ディジタル
化された画素データＤＡＴＡを、ドットクロックＤＣＫ
に同期してアナログ信号に変換するものであり、このＤ
／Ａ変換器51か６の出力されるアナログの画像信号Ｓｖ
は変調信号発生手段としての比較器52に供給される。
【００１９】前記比較器52では、三角波発生回路53から
供給される参照波としての所定周期の三角波Ｓｐと前記
画像信号Ｓｖとの比較に基づいて、レーザビームを内部
変調するためのパルス幅変調信号ＳPWM を出力する。こ
のパルス幅変調信号ＳPWM は、前記レーザ駆動回路932
に供給されて、半導体レーザ931 が画素データＤＡＴＡ
に応じて内部変調される。
供給される参照波としての所定周期の三角波Ｓｐと前記
画像信号Ｓｖとの比較に基づいて、レーザビームを内部
変調するためのパルス幅変調信号ＳPWM を出力する。こ
のパルス幅変調信号ＳPWM は、前記レーザ駆動回路932
に供給されて、半導体レーザ931 が画素データＤＡＴＡ
に応じて内部変調される。
【００２０】前記三角波発生回路53は、供給される所定
周波数のパルス信号に従って三角波を発生させる回路で
あり、バッファ、積分器、抵抗器、直流カット用のコン
デンサ等によって構成される（図12参照）。前記三角波
発生回路53に供給されるパルス信号は、図５のＢに示す
ようなドットクロックＤＣＫに基づいて、ドットクロッ
クＤＣＫとは異なる周波数（後述するように２／３の周
波数）に形成されたパルス信号（図５のＦ，Ｇ）であ
る。前記周波数変化のために、１／３分周器54，１／２
分周器55，逓倍器56，逓倍器57，遅延器58が設けられて
いる。尚、本実施例において、参照波発生手段は、前記
三角波発生回路53，１／３分周器54，１／２分周器55，
逓倍器56，逓倍器57，遅延器58によって構成される。
周波数のパルス信号に従って三角波を発生させる回路で
あり、バッファ、積分器、抵抗器、直流カット用のコン
デンサ等によって構成される（図12参照）。前記三角波
発生回路53に供給されるパルス信号は、図５のＢに示す
ようなドットクロックＤＣＫに基づいて、ドットクロッ
クＤＣＫとは異なる周波数（後述するように２／３の周
波数）に形成されたパルス信号（図５のＦ，Ｇ）であ
る。前記周波数変化のために、１／３分周器54，１／２
分周器55，逓倍器56，逓倍器57，遅延器58が設けられて
いる。尚、本実施例において、参照波発生手段は、前記
三角波発生回路53，１／３分周器54，１／２分周器55，
逓倍器56，逓倍器57，遅延器58によって構成される。
【００２１】ドットクロックＤＣＫの信号は、まず、１
／３分周器54によって周波数を１／３に逓減する分周が
行われる。前記１／３分周器54は、図２に示すように、
アップカウンター54ａと、このアップカウンター54ｂを
リセットするためのＮＡＮＤ回路54ｂとから構成され
る。ここで、前記アップカウンターから構成される１／
３分周器54による１／３分周では、周波数が１／３（周
期が３倍）になるが、この分周後のパルス信号は図５の
Ｃに示すように、デューティ比が50％でないので、次
に、図３に示すようにＤフリップフロップで構成される
１／２分周器55で、１／３分周器54からの出力信号の周
波数を１／２にする１／２分周を行わせる。
／３分周器54によって周波数を１／３に逓減する分周が
行われる。前記１／３分周器54は、図２に示すように、
アップカウンター54ａと、このアップカウンター54ｂを
リセットするためのＮＡＮＤ回路54ｂとから構成され
る。ここで、前記アップカウンターから構成される１／
３分周器54による１／３分周では、周波数が１／３（周
期が３倍）になるが、この分周後のパルス信号は図５の
Ｃに示すように、デューティ比が50％でないので、次
に、図３に示すようにＤフリップフロップで構成される
１／２分周器55で、１／３分周器54からの出力信号の周
波数を１／２にする１／２分周を行わせる。
【００２２】これによって、１／２分周器55からは、図
５のＤに示すように、ドットクロックＤＣＫを１／６分
周した（周波数を１／６にした、換言すれば、周期を６
倍にした）デューティ50％のパルス信号が出力される。
この１／２分周器55の出力は、周波数を２倍にする（周
期を１／２にする）逓倍器56に供給され、更に、逓倍器
56の出力が同じく周波数を２倍にする逓倍器57に供給さ
れ、逓倍器57からは、ドットクロックＤＣＫを４／６分
周したパルス信号が出力される。
５のＤに示すように、ドットクロックＤＣＫを１／６分
周した（周波数を１／６にした、換言すれば、周期を６
倍にした）デューティ50％のパルス信号が出力される。
この１／２分周器55の出力は、周波数を２倍にする（周
期を１／２にする）逓倍器56に供給され、更に、逓倍器
56の出力が同じく周波数を２倍にする逓倍器57に供給さ
れ、逓倍器57からは、ドットクロックＤＣＫを４／６分
周したパルス信号が出力される。
【００２３】尚、前記逓倍器56，57は、図４に示すよう
に、ディレイライン56ａ，57ｂとＥＸ−ＯＲ回路（excl
usive-ＯＲ回路) 56ｂ，57ｂとによって構成され、前記
ディレイライン56ａ，57ｂにおけるディレイ時間は、前
記周波数を２倍させる処理に対応してドットクロック周
期の１．５倍に設定してある。これにより、１／２分周
器55から出力される１／６分周のパルス信号は、図５の
Ｅに示すように、逓倍器56で１／３分周に逓倍され、更
に、次の逓倍器57で図５のＦに示すように２／３分周
（４／６分周）に逓倍される。
に、ディレイライン56ａ，57ｂとＥＸ−ＯＲ回路（excl
usive-ＯＲ回路) 56ｂ，57ｂとによって構成され、前記
ディレイライン56ａ，57ｂにおけるディレイ時間は、前
記周波数を２倍させる処理に対応してドットクロック周
期の１．５倍に設定してある。これにより、１／２分周
器55から出力される１／６分周のパルス信号は、図５の
Ｅに示すように、逓倍器56で１／３分周に逓倍され、更
に、次の逓倍器57で図５のＦに示すように２／３分周
（４／６分周）に逓倍される。
【００２４】最終段の遅延器58は、Ｄ／Ａ変換された画
像信号Ｓｖと参照波としての三角波Ｓｐとのタイミング
を合わせるためのものである（図５のＦ，Ｇ参照）。前
述のように、ドットクロックＤＣＫの周波数を２／３分
周した（ドットクロックＤＣＫの周期を３／２にした）
パルス信号が三角波発生回路53に供給され、該三角波発
生回路53では、この供給されたパルス信号と同じ周波数
の三角波を発生させる。
像信号Ｓｖと参照波としての三角波Ｓｐとのタイミング
を合わせるためのものである（図５のＦ，Ｇ参照）。前
述のように、ドットクロックＤＣＫの周波数を２／３分
周した（ドットクロックＤＣＫの周期を３／２にした）
パルス信号が三角波発生回路53に供給され、該三角波発
生回路53では、この供給されたパルス信号と同じ周波数
の三角波を発生させる。
【００２５】ここで、画像信号ＳｖがドットクロックＤ
ＣＫを周期とし、三角波ＳｐはこのドットクロックＤＣ
Ｋの３／２の周期であるから、比較器52で比較される画
像信号Ｓｖの周期と三角波Ｓｐ（参照波）の周期との比
は、１：1.5 となる。そして、比較器52からは、三角波
Ｓｐと同じ周期のパルス幅変調信号ＳPWM が出力され
る。
ＣＫを周期とし、三角波ＳｐはこのドットクロックＤＣ
Ｋの３／２の周期であるから、比較器52で比較される画
像信号Ｓｖの周期と三角波Ｓｐ（参照波）の周期との比
は、１：1.5 となる。そして、比較器52からは、三角波
Ｓｐと同じ周期のパルス幅変調信号ＳPWM が出力され
る。
【００２６】上記のように、ドットクロックＤＣＫを分
周したパルス信号に基づいて三角波Ｓｐを発生させれ
ば、ドットクロックＤＣＫの伝送中に発生する定在波や
外部からのノイズ等でドットクロックＤＣＫにデューテ
ィ変化等が生じても、該ドットクロックＤＣＫの分周信
号を用いて三角波Ｓｐを発生させる構成であるから、前
記デューティ変化に影響されずに安定した三角波Ｓｐを
発生させて、パルス幅変調信号ＳPWM を正確に形成で
き、以て、階調再現性の劣化を防止できる。
周したパルス信号に基づいて三角波Ｓｐを発生させれ
ば、ドットクロックＤＣＫの伝送中に発生する定在波や
外部からのノイズ等でドットクロックＤＣＫにデューテ
ィ変化等が生じても、該ドットクロックＤＣＫの分周信
号を用いて三角波Ｓｐを発生させる構成であるから、前
記デューティ変化に影響されずに安定した三角波Ｓｐを
発生させて、パルス幅変調信号ＳPWM を正確に形成で
き、以て、階調再現性の劣化を防止できる。
【００２７】但し、画像信号Ｓｖの周期に対して、三角
波Ｓｐの周期を長くすることは、サンプリング数を低下
させて再生画像の解像度を低下させることになってしま
うが、本実施例のように、画像信号Ｓｖの周期と三角波
Ｓｐ（参照波）の周期との比を１：1.5 （１：（１＋ｎ
／ｍ）においてｎ＝１，ｍ＝２）とすれば、サンプリン
グ数を確保して必要充分な解像度を確保できる。
波Ｓｐの周期を長くすることは、サンプリング数を低下
させて再生画像の解像度を低下させることになってしま
うが、本実施例のように、画像信号Ｓｖの周期と三角波
Ｓｐ（参照波）の周期との比を１：1.5 （１：（１＋ｎ
／ｍ）においてｎ＝１，ｍ＝２）とすれば、サンプリン
グ数を確保して必要充分な解像度を確保できる。
【００２８】また、同時に、ドットクロックＤＣＫをそ
のまま用いて三角波Ｓｐ（参照波）を形成させるのでは
なく、ドットクロックＤＣＫの分周クロックを用いて三
角波Ｓｐを発生させるから、ドットクロックＤＣＫのデ
ューティ変化に影響されない高い階調再現性を有した画
像を得られるものであり、解像度と階調再現性とを高い
次元で両立させることができる。
のまま用いて三角波Ｓｐ（参照波）を形成させるのでは
なく、ドットクロックＤＣＫの分周クロックを用いて三
角波Ｓｐを発生させるから、ドットクロックＤＣＫのデ
ューティ変化に影響されない高い階調再現性を有した画
像を得られるものであり、解像度と階調再現性とを高い
次元で両立させることができる。
【００２９】尚、上記実施例では、画像信号Ｓｖの周期
と三角波Ｓｐ（参照波）の周期との比を１：1.5 とした
が、周期の比をこれに限定するものではなく、ｎ，ｍを
正の整数であってｎ＜ｍとしたときに、１：（１＋ｎ／
ｍ）として表される比であれば良い。ここで、前記実施
例のように分周器と逓倍器との組み合わせによって、原
クロック（ドットクロックＤＣＫ）から前記周期比の関
係を満足する参照波用のクロック信号を形成させる構成
の場合には、周期比の変更は回路の変更を伴うことにな
る。
と三角波Ｓｐ（参照波）の周期との比を１：1.5 とした
が、周期の比をこれに限定するものではなく、ｎ，ｍを
正の整数であってｎ＜ｍとしたときに、１：（１＋ｎ／
ｍ）として表される比であれば良い。ここで、前記実施
例のように分周器と逓倍器との組み合わせによって、原
クロック（ドットクロックＤＣＫ）から前記周期比の関
係を満足する参照波用のクロック信号を形成させる構成
の場合には、周期比の変更は回路の変更を伴うことにな
る。
【００３０】この点、図６に示すような可変分周回路を
用いて原クロック（ドットクロックＤＣＫ）の分周を行
わせるようにすれば、前記周期比１：（１＋ｎ／ｍ）の
設定変化にも比較的柔軟に対応できる。ここで、図６に
示した可変分周回路の構成を、図７のタイムチャートを
参照しつつ説明する。
用いて原クロック（ドットクロックＤＣＫ）の分周を行
わせるようにすれば、前記周期比１：（１＋ｎ／ｍ）の
設定変化にも比較的柔軟に対応できる。ここで、図６に
示した可変分周回路の構成を、図７のタイムチャートを
参照しつつ説明する。
【００３１】図６において、ＳＤは原クロックの分周比
を決定する５ビットデータであり、この分周比データＳ
Ｄは、加算器71に入力される。加算器71では、Ｄフリッ
プフロップで構成されるデータレジスタ72から出力され
る５ビットのデータＱ（初期状態ではφ）と、前記分周
比データＳＤとを加算して、かかる加算結果を加算デー
タＳＵＭ（６ビット）として出力する。
を決定する５ビットデータであり、この分周比データＳ
Ｄは、加算器71に入力される。加算器71では、Ｄフリッ
プフロップで構成されるデータレジスタ72から出力され
る５ビットのデータＱ（初期状態ではφ）と、前記分周
比データＳＤとを加算して、かかる加算結果を加算デー
タＳＵＭ（６ビット）として出力する。
【００３２】前記加算データＳＵＭは、比較器73に供給
される。比較器73では、前記加算データＳＵＭとスレッ
シュホールドレベル＝20とを比較し、加算データＳＵＭ
が20を越えるときにはＳＵＭ−20を出力し、加算データ
ＳＵＭが20以下であるときには加算データＳＵＭをその
まま出力する。比較器73からの出力データＯＵＴは、デ
コーダー74に供給されてデコードされた後、マルチプレ
クサ75に供給される。
される。比較器73では、前記加算データＳＵＭとスレッ
シュホールドレベル＝20とを比較し、加算データＳＵＭ
が20を越えるときにはＳＵＭ−20を出力し、加算データ
ＳＵＭが20以下であるときには加算データＳＵＭをその
まま出力する。比較器73からの出力データＯＵＴは、デ
コーダー74に供給されてデコードされた後、マルチプレ
クサ75に供給される。
【００３３】ドットクロックＤＣＫは、プログラマブル
・ディジタル・ディレイライン76に与えられ、前記ディ
レイライン76では、複数の異なる遅延時間を有するパル
ス信号をディレイ出力ＤＬＤとして発生する。尚、本実
施例において前記ディレイライン76は、ドットクロック
ＤＣＫと同じ位相のパルス信号を含めて21種類の異なる
位相のパルス信号をディレイ出力ＤＬＤ０〜ＤＬＤ20と
して出力する。
・ディジタル・ディレイライン76に与えられ、前記ディ
レイライン76では、複数の異なる遅延時間を有するパル
ス信号をディレイ出力ＤＬＤとして発生する。尚、本実
施例において前記ディレイライン76は、ドットクロック
ＤＣＫと同じ位相のパルス信号を含めて21種類の異なる
位相のパルス信号をディレイ出力ＤＬＤ０〜ＤＬＤ20と
して出力する。
【００３４】前記ディレイ出力ＤＬＤ０〜ＤＬＤ20は、
前記マルチプレクサ75に与えられ、マルチプレクサ75で
は、前記比較出力データＯＵＴをデコードして得たデー
タＹＹを選択信号として、前記ディレイ出力ＤＬＤ０〜
ＤＬＤ20の中から所定のディレイ出力Ｙを選択して出力
する。前記選択されたディレイ出力Ｙは、最終出力ＯＤ
をラッチするフリップフロップ77及び前記データレジス
タ72にクロック信号として供給される。これにより、デ
ィレイ出力Ｙの立ち上がりで、前記比較出力データＯＵ
Ｔが前記データレジスタ72によってホールドされ、デー
タＱとして加算器71に供給される。
前記マルチプレクサ75に与えられ、マルチプレクサ75で
は、前記比較出力データＯＵＴをデコードして得たデー
タＹＹを選択信号として、前記ディレイ出力ＤＬＤ０〜
ＤＬＤ20の中から所定のディレイ出力Ｙを選択して出力
する。前記選択されたディレイ出力Ｙは、最終出力ＯＤ
をラッチするフリップフロップ77及び前記データレジス
タ72にクロック信号として供給される。これにより、デ
ィレイ出力Ｙの立ち上がりで、前記比較出力データＯＵ
Ｔが前記データレジスタ72によってホールドされ、デー
タＱとして加算器71に供給される。
【００３５】一方、フリップフロップ77も、前記ディレ
イ出力Ｙの立ち上がりで反転し、次に選択されるディレ
イ出力Ｙの立ち上がりで反転し、この繰り返し出力ＯＤ
（ディレイ出力Ｙの１／２分周出力）が、ドットクロッ
クＤＣＫに対して分周比データＳＤで前提された分周ク
ロック出力となる。即ち、ディレイライン76から出力さ
れるディレイ出力ＤＬＤ０〜ＤＬＤ20を、加算器71と比
較器73との組み合わせによって逐次切り換えて選択する
ことで、分周比データＳＤに対応する分周クロック出力
を得るものであり、図７のタイムチャートは、分周比デ
ータＳＤとして15を設定した場合を示し、ＳＤ＝15とす
ることで、ディレイ出力ＤＬＤ15，ＤＬＤ10，ＤＬＤ0
5，ＤＬＤ20をこの順に切り換えて選択することで、ド
ットクロックＤＣＫの周期に対して３／２倍の周期の分
周クロック出力を得ている。
イ出力Ｙの立ち上がりで反転し、次に選択されるディレ
イ出力Ｙの立ち上がりで反転し、この繰り返し出力ＯＤ
（ディレイ出力Ｙの１／２分周出力）が、ドットクロッ
クＤＣＫに対して分周比データＳＤで前提された分周ク
ロック出力となる。即ち、ディレイライン76から出力さ
れるディレイ出力ＤＬＤ０〜ＤＬＤ20を、加算器71と比
較器73との組み合わせによって逐次切り換えて選択する
ことで、分周比データＳＤに対応する分周クロック出力
を得るものであり、図７のタイムチャートは、分周比デ
ータＳＤとして15を設定した場合を示し、ＳＤ＝15とす
ることで、ディレイ出力ＤＬＤ15，ＤＬＤ10，ＤＬＤ0
5，ＤＬＤ20をこの順に切り換えて選択することで、ド
ットクロックＤＣＫの周期に対して３／２倍の周期の分
周クロック出力を得ている。
【００３６】例えば、前記ドットクロックＤＣＫ周期と
分周クロック周期との比を１：1.8に設定したい場合に
は、前記分周比データＳＤとして18をセットすれば良
く、分周比データＳＤを11〜20に変化させることで、周
期比が１：1.1 〜１：2.0 の10通りの分周クロック出力
を得られる。上記のような可変分周器を用いてパルス幅
変調信号ＳPWM を発生させる変調回路を、図８に示して
ある。
分周クロック周期との比を１：1.8に設定したい場合に
は、前記分周比データＳＤとして18をセットすれば良
く、分周比データＳＤを11〜20に変化させることで、周
期比が１：1.1 〜１：2.0 の10通りの分周クロック出力
を得られる。上記のような可変分周器を用いてパルス幅
変調信号ＳPWM を発生させる変調回路を、図８に示して
ある。
【００３７】この図８において、可変分周回路81は、前
記図６に示した構成を備えた回路であり、ドットクロッ
クＤＣＫ周期の1.1 倍〜2.0 倍の周期を有する分周クロ
ックを、分周比データＳＤに応じて発生させる。切換器
82には、前記可変分周器81の出力と、インバータ83によ
る反転出力とが入力され、フリップフロップ84からの選
択信号に応じて、前記２つの入力パルスのいずれ一方を
選択的に出力するようになっている（図９参照）。
記図６に示した構成を備えた回路であり、ドットクロッ
クＤＣＫ周期の1.1 倍〜2.0 倍の周期を有する分周クロ
ックを、分周比データＳＤに応じて発生させる。切換器
82には、前記可変分周器81の出力と、インバータ83によ
る反転出力とが入力され、フリップフロップ84からの選
択信号に応じて、前記２つの入力パルスのいずれ一方を
選択的に出力するようになっている（図９参照）。
【００３８】前記フリップフロップ84には、前記インデ
ックス信号ＳＩがクロック信号と入力するようになって
おり、これにより、主走査ライン毎に、可変分周器81の
出力と該出力の反転出力とを切り換えて切換器82から出
力させるようにしてある。尚、ＳＷは、前記主走査ライ
ン毎のパルス信号の位相反転をキャンセルするためのス
イッチである。
ックス信号ＳＩがクロック信号と入力するようになって
おり、これにより、主走査ライン毎に、可変分周器81の
出力と該出力の反転出力とを切り換えて切換器82から出
力させるようにしてある。尚、ＳＷは、前記主走査ライ
ン毎のパルス信号の位相反転をキャンセルするためのス
イッチである。
【００３９】前記切換器82からの出力パルスは、三角波
発生回路85に供給され、ここで、入力パルス信号と同じ
周期の三角波が参照波として発生する。従って、図８に
示す構成において、参照波発生手段は、可変分周器81，
インバータ83，切換器82，三角波発生回路85によって構
成される。前記三角波発生回路85から出力される三角波
（参照波）は、比較器86（変調信号発生手段）に供給さ
れ、該比較器86では、画素データＤＡＴＡをＤ／Ａ変換
器87でアナログ信号に変換して得た画像信号Ｓｖと前記
三角波Ｓｐとを比較して、パルス幅変調信号ＳPWM を発
生させる。
発生回路85に供給され、ここで、入力パルス信号と同じ
周期の三角波が参照波として発生する。従って、図８に
示す構成において、参照波発生手段は、可変分周器81，
インバータ83，切換器82，三角波発生回路85によって構
成される。前記三角波発生回路85から出力される三角波
（参照波）は、比較器86（変調信号発生手段）に供給さ
れ、該比較器86では、画素データＤＡＴＡをＤ／Ａ変換
器87でアナログ信号に変換して得た画像信号Ｓｖと前記
三角波Ｓｐとを比較して、パルス幅変調信号ＳPWM を発
生させる。
【００４０】かかる構成の変調回路によれば、可変分周
回路81に供給する分周比データＳＤに応じて画像信号Ｓ
ｖの周期（ドットクロックＤＣＫ周期）と三角波Ｓｐ
（参照波）の周期との比を、１：1.1 〜１：2.0 までの
10通りに変化させることができる。ここで、１：（１＋
ｎ／ｍ）（ｎ，ｍは正の整数であってｎ＜ｍ）なる関係
を満足させる１：1.1 〜１：1.9 の中から任意に選択し
た周期比を用いれば、前記周期比を１：１或いは１：２
に設定した場合に比べ、解像度と階調再現性とを高い次
元で両立できるようになる。然も、図６に示すような可
変分周回路を用いる場合には、分周比の変更が容易であ
るから、画像に応じて分周比を１：1.1 〜１：2.0 の10
通りの中から選択的に用いることもできる。
回路81に供給する分周比データＳＤに応じて画像信号Ｓ
ｖの周期（ドットクロックＤＣＫ周期）と三角波Ｓｐ
（参照波）の周期との比を、１：1.1 〜１：2.0 までの
10通りに変化させることができる。ここで、１：（１＋
ｎ／ｍ）（ｎ，ｍは正の整数であってｎ＜ｍ）なる関係
を満足させる１：1.1 〜１：1.9 の中から任意に選択し
た周期比を用いれば、前記周期比を１：１或いは１：２
に設定した場合に比べ、解像度と階調再現性とを高い次
元で両立できるようになる。然も、図６に示すような可
変分周回路を用いる場合には、分周比の変更が容易であ
るから、画像に応じて分周比を１：1.1 〜１：2.0 の10
通りの中から選択的に用いることもできる。
【００４１】また、上記のように参照波の位相を主走査
ライン毎に反転させるようにすれば、前記周期比を１：
１に設定した場合に比べてサンプリング数が減少して
も、解像度の低下を抑止することができる。尚、図１に
示すような構成によって変調を行わせる場合であって
も、図８に示したフリップフロップ84，インバータ83，
切換器82からなる主走査ライン毎に参照波の位相を反転
させる構成を設けることが好ましい。
ライン毎に反転させるようにすれば、前記周期比を１：
１に設定した場合に比べてサンプリング数が減少して
も、解像度の低下を抑止することができる。尚、図１に
示すような構成によって変調を行わせる場合であって
も、図８に示したフリップフロップ84，インバータ83，
切換器82からなる主走査ライン毎に参照波の位相を反転
させる構成を設けることが好ましい。
【００４２】
【発明の効果】以上説明したように、本発明にかかる画
像形成装置によると、ドットクロックのデューティ変化
等に影響されずにパルス幅変調信号を正確に形成させ、
以て、階調再現性を向上させることができると同時に、
サンプリング数を必要充分に確保して解像度を維持でき
るという効果がある。
像形成装置によると、ドットクロックのデューティ変化
等に影響されずにパルス幅変調信号を正確に形成させ、
以て、階調再現性を向上させることができると同時に、
サンプリング数を必要充分に確保して解像度を維持でき
るという効果がある。
【図１】実施例の変調回路の構成を示すブロック図。
【図２】１／３分周器の構成例を示す回路図。
【図３】１／２分周器の構成例を示す回路図。
【図４】遅延器の構成例を示す回路図。
【図５】実施例の変調特性を示すタイムチャート。
【図６】可変分周回路の構成を示すブロック図。
【図７】可変分周回路の動作を示すタイムチャート。
【図８】可変分周回路を用いた変調回路の構成を示すブ
ロック図。
ロック図。
【図９】参照波の反転の様子を示すタイムチャート。
【図10】レーザビームプリンタの構成例を示すブロック
図。
図。
【図11】レーザビームプリンタにおける像露光系を示す
システム図。
システム図。
【図12】従来の変調回路を示す回路図。
【図13】従来の変調パルス信号形成の様子を示すタイム
チャート。
チャート。
51 Ｄ／Ａ変換器 52 比較器 53 三角波発生回路 54 １／３分周器 55 １／２分周器 56，57 逓倍器 58 遅延器 71 加算器 72 データレジスタ 73 比較器 74 デコーダー 75 マルチプレクサ 76 ディレイライン 77 フリップフロップ 81 可変分周器 82 切換器 83 インバータ 84 フリップフロップ 85 三角波発生回路 86 比較器 87 Ｄ／Ａ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沢田 宏一 東京都八王子市石川町2970番地 コニカ株 式会社内
Claims (1)
- 【請求項１】光源を画像信号に応じて内部変調させて記
録媒体上に画像を露光形成する画像形成装置であって、 所定周期の参照波を発生する参照波発生手段と、 前記画像信号と前記参照波とに基づいて前記光源を内部
変調させるためのパルス幅変調信号を発生する変調信号
発生手段と、 を含んで構成され、前記画像信号の周期と前記参照波の
周期との比が、ｎ，ｍを正の整数であってｎ＜ｍとした
ときに、１：（１＋ｎ／ｍ）に設定されることを特徴と
する画像形成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4111681A JPH05308497A (ja) | 1992-04-30 | 1992-04-30 | 画像形成装置 |
| US08/047,963 US5457489A (en) | 1992-04-30 | 1993-04-15 | Image forming apparatus using pulse width modulation |
| EP93303076A EP0568255A1 (en) | 1992-04-30 | 1993-04-21 | Image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4111681A JPH05308497A (ja) | 1992-04-30 | 1992-04-30 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308497A true JPH05308497A (ja) | 1993-11-19 |
Family
ID=14567487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4111681A Pending JPH05308497A (ja) | 1992-04-30 | 1992-04-30 | 画像形成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5457489A (ja) |
| EP (1) | EP0568255A1 (ja) |
| JP (1) | JPH05308497A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006267230A (ja) * | 2005-03-22 | 2006-10-05 | Mitsubishi Electric Corp | デジタル映像伝送装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037966A (en) * | 1995-05-23 | 2000-03-14 | Canon Kabushiki Kaisha | Printing control with correction for non-linearities |
| JPH09263005A (ja) * | 1996-03-29 | 1997-10-07 | Konica Corp | 画像形成装置 |
| US7224727B2 (en) * | 2001-09-28 | 2007-05-29 | Micrel, Incorporated | Apparatus and method for encoding signals |
| US7986395B2 (en) * | 2005-10-24 | 2011-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Immersion lithography apparatus and methods |
| US8564759B2 (en) * | 2006-06-29 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for immersion lithography |
| CN102332923B (zh) * | 2011-07-25 | 2013-10-23 | 中国科学院声学研究所 | 一种sigma-delta模数转换器中的调制器 |
| US10069662B2 (en) * | 2015-11-10 | 2018-09-04 | Infineon Technologies Ag | Mixed analog-digital pulse-width modulator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363002A (en) * | 1976-11-18 | 1978-06-06 | Sony Corp | Signal recording system and disk type medium for recording signal |
| JPH0693745B2 (ja) * | 1986-02-07 | 1994-11-16 | キヤノン株式会社 | 画像処理装置 |
| US4688017A (en) * | 1986-05-20 | 1987-08-18 | Cooperbiomedical, Inc. | Optical detector circuit for photometric instrument |
| JPS63136875A (ja) * | 1986-11-28 | 1988-06-09 | Ricoh Co Ltd | 画像形成装置 |
| JPH02256257A (ja) * | 1989-03-29 | 1990-10-17 | Mita Ind Co Ltd | 半導体集積回路 |
-
1992
- 1992-04-30 JP JP4111681A patent/JPH05308497A/ja active Pending
-
1993
- 1993-04-15 US US08/047,963 patent/US5457489A/en not_active Expired - Fee Related
- 1993-04-21 EP EP93303076A patent/EP0568255A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006267230A (ja) * | 2005-03-22 | 2006-10-05 | Mitsubishi Electric Corp | デジタル映像伝送装置 |
| US8462270B2 (en) | 2005-03-22 | 2013-06-11 | Mitsubishi Electric Corporation | Digital image transmission apparatus for transmitting video signals having varied clock frequencies |
Also Published As
| Publication number | Publication date |
|---|---|
| US5457489A (en) | 1995-10-10 |
| EP0568255A1 (en) | 1993-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05308497A (ja) | 画像形成装置 | |
| US5677725A (en) | Image forming apparatus and method performing a halftone image by pulse-width modulation | |
| JPH11317871A (ja) | パルス幅変調回路 | |
| US20020003568A1 (en) | Clock control apparatus and method and image forming apparatus using clock control apparatus | |
| JP2897599B2 (ja) | 画像形成装置 | |
| US5065441A (en) | Image processing apparatus | |
| JP3147231B2 (ja) | 画像処理装置 | |
| JPH0332159A (ja) | 画像処理装置 | |
| JP3056505B2 (ja) | 同期回路 | |
| JP2737985B2 (ja) | レーザプリンタ | |
| JP2571592B2 (ja) | 光走査装置 | |
| JPH05300346A (ja) | 画像形成装置 | |
| JPH02112379A (ja) | 画像処理装置 | |
| JP4367840B2 (ja) | 画素クロック生成装置、光走査装置及び画像形成装置 | |
| JP3190269B2 (ja) | 画像処理方法 | |
| JP3160310B2 (ja) | 画像形成装置と画像形成方法 | |
| JP3314523B2 (ja) | 画像データ変換装置 | |
| JP3576587B2 (ja) | パルス幅変調回路及びクロック生成回路 | |
| JP3163398B2 (ja) | 画像形成装置 | |
| JP3325298B2 (ja) | 記録装置 | |
| JPS6365769A (ja) | 画像処理装置 | |
| JPH01151369A (ja) | 画像処理装置 | |
| JPH07322066A (ja) | 画像処理装置 | |
| JPH05292273A (ja) | 画像形成装置 | |
| JPH0484556A (ja) | パルス幅変調露光装置 |