JPH02256257A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH02256257A
JPH02256257A JP1079188A JP7918889A JPH02256257A JP H02256257 A JPH02256257 A JP H02256257A JP 1079188 A JP1079188 A JP 1079188A JP 7918889 A JP7918889 A JP 7918889A JP H02256257 A JPH02256257 A JP H02256257A
Authority
JP
Japan
Prior art keywords
circuit
semiconductor integrated
clock signal
integrated circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1079188A
Other languages
English (en)
Inventor
Koji Katsuragi
葛城　孝次
Yoshiaki Yanagida
柳田　義明
Soichi Matsuyama
松山　宗一
Yoshihisa Ikuta
善久 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Mita Industrial Co Ltd
Original Assignee
Mita Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mita Industrial Co Ltd filed Critical Mita Industrial Co Ltd
Priority to JP1079188A priority Critical patent/JPH02256257A/ja
Priority to US07/503,777 priority patent/US5062128A/en
Priority to GB9006943A priority patent/GB2229833B/en
Priority to DE4010135A priority patent/DE4010135A1/de
Publication of JPH02256257A publication Critical patent/JPH02256257A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1204—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
    • G06K15/1219—Detection, control or error compensation of scanning velocity or position, e.g. synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1228—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of a light beam in two directions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/128—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers generating or processing printable items, e.g. characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Manipulation Of Pulses (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Laser Beam Printer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、単一のチップとして構成された半導体集積
回路に関し、特に、ゲートアレイ等を用いて構成され得
る各種の特定用途向は半導体集積回路に関するものであ
る。
〈従来の技術〉 特開昭６２−７２１５４号公報には、この発明に興味あ
る先行技術が記載されている。当該公開特許公報によれ
ば、 ■　従来のレーザビームプリンタの制御回路においては
、インターフェイスやメカ制御部の制御回路に汎用の個
別ＩＣが４０個程度使われていたので、制御部の軽薄短
小化を実現する妨げになっていたことが説明され、 ■　汎用の個別ＩＣで構成されていた制御回路を、ゲー
トアレイ化することによって１個の半導体集積回路にす
れば、制御部の軽薄短小化が図れることが提案されてい
る。
〈発明が解決しようとする課題〉 上記提案を採用すれば、確かにレーザビームプリンタの
制御部を小型化できるけれども、ゲートアレイ化され、
１チツプの半導体集積回路としてまとめられた論理回路
は、その回路を構成する半導体の特性によって動作速度
が決まってしまう。
換言すれば、半導体にはその特性によって定まる固有の
最高動作周波数が存在するから、制御回路全体をゲート
アレイ化して１チツプの半導体集積回路で構成した場合
、制御回路はその半導体の特性によって決まる最高動作
周波数までしか動作化をさせることができなかったので
ある。
ところで、レーザビームプリンタ等においては、日々そ
の解像力の向上を図る研究がされており、解像力の良い
プリンタが次々と製品化されている。
たとえば現時点においては、レーザビームプリンタの場
合、１ｍｍ当たり１２本４１６本のラインを出力できる
ものが市販されている。このようなものでは、１ｍｍ当
たり１２回〜１６回の動作出力が必要である。そして、
そのような高速動作化に伴ない、制御回路は動作周波数
をより速（計数する必要があった。
また、単位時間当たりの処理枚数を多くする場合にも、
制御回路の動作を高速化する必要があった。
ところが、上述の提案を採用し、多数の汎用の個別ＩＣ
を単に１チツプの半導体集積回路にまとめただけでは、
プリンタの解像力が改善されて、その半導体の特性によ
って決まる最高動作周波数よりももう少しだけ動作周波
数を上げたい場合には、別の半導体プロセスにより構成
されたより高速な動作が可能な半導体集積回路を新たに
作らなければならないという欠点があった。つまり、現
段階で必要な最高動作周波数の半導体を用いて集積回路
を構成した場合において、近い将来プリンタの解像力が
向上され、当該半導体の最高動作周波数では満足できな
くなった場合には、新たに半導体集積回路を作り直さな
ければならないという欠点があった。
一方、上述のごときプリンタ解像力の向上を見込んで、
現在必要な動作周波数以上に高い最高動作周波数の半導
体を用いて集積回路を構成することは、半導体集積回路
のコストアップに繋がるし、また、現段階において必要
ではなく、かつ近い将来必ず必要があるとは限らない部
分に費用をかけることになり、好ましいことではなかっ
た。
同様の技術的な課題は、レーザビームプリンタ用の半導
体集積回路のみならず、特定用途向けに構成される各種
の半導体集積回路、すなわち、いわゆるＡＳＩＣ（Ａｐ
ｐｌｉｃａｔｉｏｎ　　５ｐｅｃｆｆｉｃ　　Ｉｎｔｅ
ｇｒａｔｅｄ　　Ｃ１ｒｃｕｉｔ）と称されている半導
体集積回路に共通の課題であった。
それゆえ、この発明は、上記従来技術の課題を解消する
ためになされたもので、将来において高速動作化の要請
があった場合にも対処し得ることのできる特定用途向け
の１チツプ化された半導体集積回路を提供することを目
的とする。
く課題を解決するための手段〉 この発明は、単一のチップとして構成さ′れ、クロック
信号入力端子と、前記クロック信号入力端子から入力す
るクロック信号を分周するための分周回路と、前記クロ
ッ′り信号に基づいて、所定の動作出力または制御出力
を得るための動作制御回路と、を含む半導体集積回路に
おいて、前記クロック信号入力端子から入力するクロッ
ク信号を前記分周回路を経て前記動作制御回路へ与える
か、または、該クロック信号入力端子から入力するクロ
ック信号を前記分周回路を経ずに直接前記動作制御回路
へ与えるかを切換えるための選択回路を設けたことを特
徴とする半導体集積回路である。
また、この発明は、前記選択回路が、チップ外から与え
られる選択信号に応答して切換可能にされていることを
特徴とする半導体集積回路である。
く作用〉 １チツプ化された半導体集積回路において、より高速動
作化が必要になった場合、全ての回路ではなく、高速動
作化を阻害している特定の回路部分のみを高速動作化に
対応したものに置換すればよい。このような高速動作化
を阻害している回路は、たとえば、入力段に設けられた
バッファ回路や分周回路等であることが多い。
この発明によれば、選択回路により、高速動作化を妨げ
ている回路部分をバイパスすることができるので、高速
動作時には、バイパスした回路と同等の回路で、より高
速動作が可能な外部回路を接続することができる。
〈実施例〉 以下には、図面を参照して、この発明の一実施例につい
て詳細に説明をする。
第１図は、この発明の一実施例に係るレーザビームプリ
ンタ用半導体集積回路の構成を示すブロック図である。
１チツプで構成されたレーザビームプリンタ用の半導体
集積回路１には、クロック信号が入力されるクロック信
号入力端子２、水平同期信号が入力される水平同期信号
入力端子３および切換信号が入力される切換信号入力端
子４ならびにレーザダイオードへ与える動作信号を出力
するための出力端子５が備えられている。また、半導体
集積回路１内部には、各入力端子２，３゜４に対応して
設けられた入力バッファ６，７，８、分周回路９、同期
回路１０、セレクタ１１、たとえば１４ビツト構成のカ
ウンタ１２、レーザダイオードのオン制御回路１３、レ
ーザダイオードのオフ制御回路１４、アンドゲート１５
および出力バッファ１６が含まれている。
クロック信号入力端子２から入力されるクロック信号は
、入力バッファ６を通り、通常は分周回路９で分周され
てセレクタ１１の端子Ａ１へ与えられる。また、水平同
期信号入力端子３から入力される水平同期信号は、入カ
バッファフを通り、通常は同期回路１０でクロック信号
との同期がとられ、セレクタ１１の端子Ａ２へ与えられ
る。さらに、入力バッファ６および７の各出力は、直接
、セレクタ１１の端子Ｂ１およびＢ２へ与えられるよう
になっている。
セレクタ１１は、切換信号入力端子４へ与えられている
信号の状態、すなわちこの入力端子４へ与えられる信号
がＨレベルかＬレベルかに応じて信号を切換える回路で
ある。通常は、切換信号入力端子４にはＨレベルの信号
が与えられており、この場合、セレクタ１１は、端子Ａ
１およびＡ２へ与えられる信号を端子ＣＬ　　Ｃ２から
カウンタ１２へ出力する。
逆に、切換信号入力端子４に与えられる信号がＬレベル
の場合は、セレクタ１１は、端子Ｂｌ。
Ｂ２へ与えられる信号を端子ＣＩ、Ｃ２からカウンタ１
２へ出力する。
カウンタ１２は、前述したように、この実施例では１４
ビツト構成になっていて、水平同期信号によってクリア
されながら、クロック信号またはその分周信号を計数す
るようにされている。つまり、各水平走査ラインごとに
クロック信号の数を計数して、その水平走査ラインにお
ける印字すべき位置を算出しているのである。このカウ
ンタ１２の出力は、レーザダイオードのオン制御回路１
３およびオフ制御回路１４へ与えられ、各制御回路１３
．１４の出力論理積がアンドゲート１５でとられ、その
出力に基づいてレーザダイオードを必要な期間オンさせ
る動作信号が、出力端子５から出力される仕組みである
。
この実施例の特徴は、セレクタ１１を設けることにより
、クロック信号および水平同期信号を、それぞれ、分周
回路９および同期回路１０を介してカウンタ１２へ与え
るか、これら分周回路９および同期回路１０をバイパス
し、直接カウンタ１２へ与えるかが、切換可能にされて
いることである。これにより、半導体集積回路１内部に
備えられた分周回路９および同期回路１０を使用せず、
その外部に高速動作可能な分周回路および同期回路を接
続し、その出力を利用して半導体集積回路１の高速動作
化が図れるという利点がある。
第２図および第３図は、第１図を参照して説明したレー
ザビームプリンタ用半導体集結回路１の接続構成例を示
すブロック図である。この半導体集積回路１は、通常の
使用状態では、第２図に示すように接続される。すなわ
ち、発振器１７から出力されるクロック信号はクロック
信号入力端子２へ与えられ、水平同期信号は水平同期信
号入力端子３へ与えられる。また、切換信号入力端子４
はＨレベルに保たれる。このように、切換信号入力端子
４をＨレベルに保った場合は、前述したように、セレク
タ１１によって半導体集積回路１内部に備えられた分周
回路９および同期回路１０を通る出力が利用されること
になる。そして、出力端子５の出力はレーザ光学ユニッ
ト１８へ与えられる。
一方、半導体集積回路１を、その半導体の特性によって
定まっている最高動作周波数を越える周波数で動作させ
たい場合には、半導体集積回路１は、第３図のように接
続される。すなわち、切換信号入力端子４がＬレベルに
保たれ、半導体集積回路１内部に備えられた分周回路９
および同期回路１０は利用されずにバイパスされるよう
に切換えられる。そして、発振器１７の出力は外部の２
分の１分周回路１９を介してクロック信号入力端子２へ
与えられ、水平同期信号は外部同期回路２０を介して水
平同期信号入力端子３へ与えられるように接続される。
この結果、発振器１７の発振周波数が半導体集積回路１
の最高動作周波数を越える周波数であっても、それがク
ロック信号として直接入力されるのではなく、それが２
分の１分周されて入力されるため、入力される２分の１
分周されたクロック信号により、半導体集積回路１はそ
の最高動作周波数以下の周波数で動作される。
よって、半導体集積回路１により高速動作をさせる必要
が生じた場合において、数個の安価な汎用ＩＣを付加す
るだけで、高速動作に対応可能な構成にすることができ
る。
具体例を述べれば、たとえば半導体集積回路１がＣＭＯ
Ｓプロセスで製造されたゲートアレイで、たとえば、そ
の最高動作周波数が３０　Ｍ　Ｈｚである場合において
、半導体集積回路１を６０ＭＨｚの周波数で動作させた
い場合がある。係る場合は、第３図のように接続し、分
周回路１９および同期回路２０を６０　Ｍ　Ｈｚで動作
可能なＴＴＬ等の安価な汎用の半導体ＩＣで構成すれば
よい。
第４図は、この発明の他の実施例に係る半導体集積回路
２１の構成ブロック図であり、この実施例においては、
半導体集積回路２１はタイムカウンタを構成している。
第４図を参照して説明すると、データ入力端子２２は、
ＤＯ−Ｄ７の８ビン構成になっていて、たとえばＣＰＵ
から特定のデータが与えられる。
データ入力端子２２に与えられたデータは、それぞれの
入力ビンに対応して設けられた入力バッファ２３を介し
てレジスタ２４へ与えられ、ストアされる。そして、レ
ジスタ２４の内容は８とットデータとしてコンパレータ
２５へ出力される。
一方、クロック信号入力端子２６から入力されるクロッ
ク信号は、入力バッファ２７を経て、分周回路２８で分
周されてセレクタ２９に与えられると共に、分周回路２
８をバイパスした出力もセレクタ２つへ与えられる。
セレクタ２つは、切換信号入力端子３０から大力バッフ
７３］を介して与えられる切換信号の状態がＨレベルか
Ｌレベルによって切換えられる回路で、セレクタ２９の
切換えにより、分周回路２８で分周された出力がセレク
タ２つを通過するか、分周されないバイパスされた出力
がセレクタ２９を通過するかを切換えるものである。
この実施例も、前述の実施例と同様、当該セレクタ２９
を設けることにより、半導体集積回路２１内に備えられ
た分周回路２８を利用するか、または高速動作が必要な
場合においては、内蔵された分周回路２８を用いず、外
部に高速動作可能な分周回路を接続し、分周後の出力を
クロック信号入力端子２６へ与えることができるように
されていることが特徴である。
セレクタ２つの出力は、８ビツトカウンタ３２へ与えら
れて計数され、８ビツトカウンタ３２の出力はコンパレ
ータ２５へ与えられ、レジスタ２４の出力と比較される
。そして、両口力が一致した場合に、コンパレータ２５
は出力を導出し、その出力は出力バッファ３３を経てト
リガ信号出力端子３４へ導出される。
以上の説明では、レーザビームプリンタの制御回路を構
成する半導体集積回路およびタイムカウンタを構成する
半導体集積回路を取上げて説明したが、半導体集積回路
は、他の特定用途に用いられる回路を構成するものでも
よいことは勿論である。
〈発明の効果〉 この発明は、以上のように構成されているので、従来の
技術で説明した１チツプ化された半導体集積回路として
構成されたものと同様に、特定用途向けの制御回路を小
型化することができ、かつ信頼性の向上およびコストダ
ウンを図ることができる。
さらに、特定用途向けに構成された半導体集積回路にお
いて、その半導体集積回路に固有の最高動作周波数を越
える周波数で動作させたい場合に、数個の安価な汎用Ｉ
Ｃを付加するだけで、その半導体集積回路の最高動作周
波数を越える周波数で該集積回路を使用することができ
、半導体集積回路の適用範囲を飛躍的に広めることがで
きる。
また、より高速化の要求が生じた場合にも、この発明に
係る半導体集積回路をそのまま主たる回路として利用す
ることができる。
【図面の簡単な説明】
第１図は、この発明の一実施例に係るレーザビームプリ
ンタ用半導体集積回路の構成を示すブロック図である。 第２図および第３図は、第１図に示す半導体集積回路の
接続例を示すブロック図である。 第４図は、この発明の他の実施例に係るタイムカウンタ
としての半導体集積回路を示す構成ブロック図である。 図において、２，２６・・・クロック信号入力端子、４
．３０・・・切換信号入力端子、１１２９・・・セレク
タ、９，２８・・・分周回路、１０・・・同期回路、を
示す。 特許出願人　三　１）工　業　株　式　会　社代　　理
　　人　　弁理士　　亀　　　井　　　弘　　　勝（ほ
か２名）

Claims (1)

  1. 【特許請求の範囲】 １、単一のチップとして構成され、クロッ ク信号入力端子と、前記クロック信号入 力端子から入力するクロック信号を分周 するための分周回路と、前記クロック信 号に基づいて、所定の動作出力または制 御出力を得るための動作制御回路と、を 含む半導体集積回路において、 前記クロック信号入力端子から入力す るクロック信号を前記分周回路を経て前 記動作制御回路へ与えるか、または、該 クロック信号入力端子から入力するクロ ック信号を前記分周回路を経ずに直接前 記動作制御回路へ与えるかを切換えるた めの選択回路を設けたことを特徴とする 半導体集積回路。 ２、請求項第１項記載の半導体集積回路に おいて、 前記選択回路は、チップ外から与えら れる選択信号に応答して切換可能にされ ていることを特徴とする。
JP1079188A 1989-03-29 1989-03-29 半導体集積回路 Pending JPH02256257A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1079188A JPH02256257A (ja) 1989-03-29 1989-03-29 半導体集積回路
US07/503,777 US5062128A (en) 1989-03-29 1990-03-27 Timer control with selectable frequency divider
GB9006943A GB2229833B (en) 1989-03-29 1990-03-28 Semiconductor integrated circuit
DE4010135A DE4010135A1 (de) 1989-03-29 1990-03-29 Integrierte halbleiterschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1079188A JPH02256257A (ja) 1989-03-29 1989-03-29 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH02256257A true JPH02256257A (ja) 1990-10-17

Family

ID=13683002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1079188A Pending JPH02256257A (ja) 1989-03-29 1989-03-29 半導体集積回路

Country Status (4)

Country Link
US (1) US5062128A (ja)
JP (1) JPH02256257A (ja)
DE (1) DE4010135A1 (ja)
GB (1) GB2229833B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246117A (en) * 1990-05-07 1993-09-21 Esm International, Inc. Sorting machine including product length inspection
US5127036A (en) * 1991-04-01 1992-06-30 Racal Data Communications Inc. Fifty percent duty cycle divided-by-m counter
US5504517A (en) * 1991-04-04 1996-04-02 Canon Kabushiki Kaisha Laser scanner control circuit which is used in image forming apparatus and driver IC for use in such a circuit
JPH05308497A (ja) * 1992-04-30 1993-11-19 Konica Corp 画像形成装置
US5481581A (en) * 1995-05-19 1996-01-02 United Memories, Inc. Programmable binary/interleave sequence counter
US5703838A (en) * 1996-02-16 1997-12-30 Lecroy Corporation Vernier delay line interpolator and coarse counter realignment
CN1090776C (zh) * 1996-10-07 2002-09-11 陞技电脑股份有限公司 计算机主机板工作频率切换方法及装置
US5845111A (en) * 1996-11-01 1998-12-01 Abit Computer Corporation Apparatus and method for switching an operating frequency of a computer motherboard
US8066713B2 (en) 2003-03-31 2011-11-29 Depuy Spine, Inc. Remotely-activated vertebroplasty injection device
US8415407B2 (en) 2004-03-21 2013-04-09 Depuy Spine, Inc. Methods, materials, and apparatus for treating bone and other tissue
WO2005030034A2 (en) 2003-09-26 2005-04-07 Depuy Spine, Inc. Device for delivering viscous material
EP1786343B1 (en) 2004-07-30 2012-05-02 Depuy Spine, Inc. Apparatus for treating bone and other tissue
US9381024B2 (en) 2005-07-31 2016-07-05 DePuy Synthes Products, Inc. Marked tools
US9918767B2 (en) 2005-08-01 2018-03-20 DePuy Synthes Products, Inc. Temperature control system
WO2008001385A2 (en) * 2006-06-29 2008-01-03 Depuy Spine, Inc. Integrated bone biopsy and therapy apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089127A (ja) * 1983-10-20 1985-05-20 Rohm Co Ltd パルス信号発生回路
JPS6441325A (en) * 1987-08-07 1989-02-13 Hitachi Ltd Semiconductor integrated circuit device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840724A (en) * 1973-04-25 1974-10-08 Inductosyn Corp Scalar multiplier
US3878370A (en) * 1973-09-04 1975-04-15 Artronics Corp Electronic interval timer
DE2607187C3 (de) * 1976-02-23 1986-07-10 Krautkrämer GmbH, 5000 Köln Verfahren zur Messung des zeitlichen Impulsabstandes von zwei elektrischen Impulsen
GB1546614A (en) * 1976-09-07 1979-05-23 Malden Electronics Ltd High speed pulse counting apparatus
JPS53143549U (ja) * 1977-04-18 1978-11-13
JPS54152246A (en) * 1978-05-19 1979-11-30 Matsushita Refrig Co Defrosting control device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089127A (ja) * 1983-10-20 1985-05-20 Rohm Co Ltd パルス信号発生回路
JPS6441325A (en) * 1987-08-07 1989-02-13 Hitachi Ltd Semiconductor integrated circuit device

Also Published As

Publication number Publication date
DE4010135A1 (de) 1990-10-18
US5062128A (en) 1991-10-29
GB2229833A (en) 1990-10-03
GB2229833B (en) 1993-08-11
GB9006943D0 (en) 1990-05-23

Similar Documents

Publication Publication Date Title
JPH02256257A (ja) 半導体集積回路
US5646558A (en) Plurality of distinct multiplexers that operate as a single multiplexer
US5598114A (en) High speed reduced area multiplexer
US5625303A (en) Multiplexer having a plurality of internal data paths that operate at different speeds
JPH10200380A (ja) フリップフロップ回路
US7259598B2 (en) Clock switching circuit
US20070080730A1 (en) System and method for controlling signal transitions
JP2781375B2 (ja) 信号経路選択用のスイッチ回路
US5479107A (en) Asynchronous logic circuit for 2-phase operation
JP2725601B2 (ja) 入出力バッファ
JPS63158475A (ja) スキヤンパス方式の論理集積回路
EP0193459B1 (en) Ttl tristate output device
US6377071B1 (en) Composite flag generation for DDR FIFOs
US6823413B2 (en) Interrupt signal processing apparatus
US6662290B2 (en) Address counter and address counting method
US5185539A (en) Programmable logic device address buffer/multiplexer/driver
JP2897682B2 (ja) 遅延時間調整回路
JP2586712B2 (ja) 非同期信号選択回路
JP2779443B2 (ja) 半導体装置
US20010042153A1 (en) Integrated circuit and method of controlling same
KR100401511B1 (ko) 스탠바이 모드 제어회로 및 이를 이용하는 반도체 메모리장치
JP2988131B2 (ja) 半導体集積回路
US6154407A (en) First in first out memory circuit
JPH07162317A (ja) データ選択回路
EP1189234A1 (en) Integrated electronic device with reduced internal connections