JP2002010144A - 撮像素子の駆動装置及び駆動方法並びに画像処理装置 - Google Patents
撮像素子の駆動装置及び駆動方法並びに画像処理装置Info
- Publication number
- JP2002010144A JP2002010144A JP2000182078A JP2000182078A JP2002010144A JP 2002010144 A JP2002010144 A JP 2002010144A JP 2000182078 A JP2000182078 A JP 2000182078A JP 2000182078 A JP2000182078 A JP 2000182078A JP 2002010144 A JP2002010144 A JP 2002010144A
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- clock
- image
- frequency
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】周波数拡散技術を適用した装置において、周期
的なビートノイズの発生を抑制し、高品位の画像を得
る。 【解決手段】この画像処理装置は、基準クロックの周波
数を設定された周期で連続的に変更したクロックを発生
する周波数拡散回路４０２ａと、該周期を所定のタイミ
ングで変更する拡散周期設定部４０４と、周波数拡散回
路４０２ａが発生するクロックに従って、ＣＣＤライン
センサ４０５を駆動・制御するための駆動・制御クロッ
クを発生する駆動・制御クロック発生器４０２ｂとを備
える。
的なビートノイズの発生を抑制し、高品位の画像を得
る。 【解決手段】この画像処理装置は、基準クロックの周波
数を設定された周期で連続的に変更したクロックを発生
する周波数拡散回路４０２ａと、該周期を所定のタイミ
ングで変更する拡散周期設定部４０４と、周波数拡散回
路４０２ａが発生するクロックに従って、ＣＣＤライン
センサ４０５を駆動・制御するための駆動・制御クロッ
クを発生する駆動・制御クロック発生器４０２ｂとを備
える。
Description
【０００１】
【発明の属する技術分野】本発明は、撮像素子の駆動装
置及び駆動方法並びに画像処理装置に関する。
置及び駆動方法並びに画像処理装置に関する。
【０００２】
【従来の技術】複写機、プリンタ、スキャナ、ファクシ
ミリ装置、電子カメラ等の画像処理装置では、発信精度
の高いクロックパルス発生部によって生成された制御・
駆動クロック信号を用いて、撮像素子、アナログ信号処
理部、画像形成部等の各部の動作を制御する。
ミリ装置、電子カメラ等の画像処理装置では、発信精度
の高いクロックパルス発生部によって生成された制御・
駆動クロック信号を用いて、撮像素子、アナログ信号処
理部、画像形成部等の各部の動作を制御する。
【０００３】
【発明が解決しようとする課題】しかし、近年、画像処
理装置の高機能化・高速化に伴ってクロック信号の発信
周波数が年々上昇する一方、動作時に発生する放射ノイ
ズの抑制を求める規制が年々厳しくなっている。その対
策として、見かけ上の発信精度を意図的に低くする周波
数拡散技術が知られている。この周波数拡散技術は、周
期的に発振周波数を連続的に変化させることによって、
放射ノイズのピークを積分的に低下させる効果を奏す
る。この周波数拡散技術では、周波数拡散されたクロッ
ク信号に基づいて生成される各種の制御・駆動クロック
は周波数拡散されたクロック信号との位相関係が保存さ
れるため、デジタルシステムにおいては特殊な場合を除
いて正常な動作を提供することができる。
理装置の高機能化・高速化に伴ってクロック信号の発信
周波数が年々上昇する一方、動作時に発生する放射ノイ
ズの抑制を求める規制が年々厳しくなっている。その対
策として、見かけ上の発信精度を意図的に低くする周波
数拡散技術が知られている。この周波数拡散技術は、周
期的に発振周波数を連続的に変化させることによって、
放射ノイズのピークを積分的に低下させる効果を奏す
る。この周波数拡散技術では、周波数拡散されたクロッ
ク信号に基づいて生成される各種の制御・駆動クロック
は周波数拡散されたクロック信号との位相関係が保存さ
れるため、デジタルシステムにおいては特殊な場合を除
いて正常な動作を提供することができる。
【０００４】しかしながら、周波数拡散技術をアナログ
システムに適用する場合には問題がある。例えば、ＣＣ
Ｄラインセンサのように、デジタルクロック信号によっ
て駆動され、クロック信号の位相及びパルス幅に対応す
るアナログ信号波形を出力する撮像素子の出力信号を処
理する場合には、周波数拡散の周期と撮像素子との駆動
周期の同期が取れないこと、及び、撮像素子の駆動クロ
ック信号を周波数拡散することによって微妙に変化する
撮像素子の出力信号波形及びサンプリング位置の変動に
起因して、周波数拡散の周期に対応するビートノイズが
発生し、基準信号に非同期なビートノイズが含まれる画
像が得られる場合がある。
システムに適用する場合には問題がある。例えば、ＣＣ
Ｄラインセンサのように、デジタルクロック信号によっ
て駆動され、クロック信号の位相及びパルス幅に対応す
るアナログ信号波形を出力する撮像素子の出力信号を処
理する場合には、周波数拡散の周期と撮像素子との駆動
周期の同期が取れないこと、及び、撮像素子の駆動クロ
ック信号を周波数拡散することによって微妙に変化する
撮像素子の出力信号波形及びサンプリング位置の変動に
起因して、周波数拡散の周期に対応するビートノイズが
発生し、基準信号に非同期なビートノイズが含まれる画
像が得られる場合がある。
【０００５】本発明は、上記問題点に鑑みてなされたも
のであり、例えば、周波数拡散技術を適用した装置にお
いて、周期的なビートノイズの発生を抑制し、高品位の
画像を得ることを目的とする。
のであり、例えば、周波数拡散技術を適用した装置にお
いて、周期的なビートノイズの発生を抑制し、高品位の
画像を得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明の第１の側面に係
る撮像素子の駆動装置は、基準クロックの周波数を設定
された周期で連続的に変更したクロックを発生する周波
数拡散手段と、前記周期を所定のタイミングで変更する
周期変更手段と、前記周波数拡散手段が発生するクロッ
クに従って前記撮像素子を制御する制御クロックを発生
する制御クロック発生手段とを備えることを特徴とす
る。
る撮像素子の駆動装置は、基準クロックの周波数を設定
された周期で連続的に変更したクロックを発生する周波
数拡散手段と、前記周期を所定のタイミングで変更する
周期変更手段と、前記周波数拡散手段が発生するクロッ
クに従って前記撮像素子を制御する制御クロックを発生
する制御クロック発生手段とを備えることを特徴とす
る。
【０００７】本発明の第１の側面に係る撮像素子の駆動
装置において、前記周期変更手段は、例えば、前記基準
クロックに従って生成される同期信号に応じて前記周期
を変更することが好ましい。
装置において、前記周期変更手段は、例えば、前記基準
クロックに従って生成される同期信号に応じて前記周期
を変更することが好ましい。
【０００８】本発明の第１の側面に係る撮像素子の駆動
装置において、前記周期変更手段は、例えば、前記基準
クロックに従って生成される水平同期信号に応じて前記
周期を変更することが好ましい。
装置において、前記周期変更手段は、例えば、前記基準
クロックに従って生成される水平同期信号に応じて前記
周期を変更することが好ましい。
【０００９】本発明の第１の側面に係る撮像素子の駆動
装置において、前記周期変更手段は、例えば、前記撮像
素子で撮像される画像のライン毎に前記周期を変更する
ことが好ましい。
装置において、前記周期変更手段は、例えば、前記撮像
素子で撮像される画像のライン毎に前記周期を変更する
ことが好ましい。
【００１０】本発明の第１の側面に係る撮像素子の駆動
装置において、前記周期変更手段は、例えば、乱数に基
づいて前記周期を決定することが好ましい。
装置において、前記周期変更手段は、例えば、乱数に基
づいて前記周期を決定することが好ましい。
【００１１】本発明の第１の側面に係る撮像素子の駆動
装置において、前記周期変更手段は、例えば、前記撮像
素子によって撮像する画像のライン数をカウントするカ
ウント手段と、複数の値を格納したメモリとを有し、前
記カウント手段によるカウント値に従って前記メモリを
アクセスして該当する値を読み出して、該値に従って前
記周期を変更することが好ましい。
装置において、前記周期変更手段は、例えば、前記撮像
素子によって撮像する画像のライン数をカウントするカ
ウント手段と、複数の値を格納したメモリとを有し、前
記カウント手段によるカウント値に従って前記メモリを
アクセスして該当する値を読み出して、該値に従って前
記周期を変更することが好ましい。
【００１２】本発明の第１の側面に係る撮像素子の駆動
装置において、前記撮像素子は、例えばＣＣＤラインセ
ンサを含むことが好ましい。
装置において、前記撮像素子は、例えばＣＣＤラインセ
ンサを含むことが好ましい。
【００１３】本発明の第２の側面に係る画像処理装置
は、撮像素子を有する画像処理装置であって、基準クロ
ックの周波数を設定された周期で連続的に変更したクロ
ックを発生する周波数拡散手段と、前記周期を所定のタ
イミングで変更する周期変更手段と、前記周波数拡散手
段が発生するクロックに従って前記撮像素子を制御する
制御クロックを発生する制御クロック発生手段とを備え
ることを特徴とする。
は、撮像素子を有する画像処理装置であって、基準クロ
ックの周波数を設定された周期で連続的に変更したクロ
ックを発生する周波数拡散手段と、前記周期を所定のタ
イミングで変更する周期変更手段と、前記周波数拡散手
段が発生するクロックに従って前記撮像素子を制御する
制御クロックを発生する制御クロック発生手段とを備え
ることを特徴とする。
【００１４】本発明の第２の側面に係る画像処理装置に
おいて、前記周期変更手段は、例えば、前記基準クロッ
クに従って生成される同期信号に応じて前記周期を変更
することが好ましい。
おいて、前記周期変更手段は、例えば、前記基準クロッ
クに従って生成される同期信号に応じて前記周期を変更
することが好ましい。
【００１５】本発明の第２の側面に係る画像処理装置に
おいて、前記周期変更手段は、例えば、前記基準クロッ
クに従って生成される水平同期信号に応じて前記周期を
変更することが好ましい。
おいて、前記周期変更手段は、例えば、前記基準クロッ
クに従って生成される水平同期信号に応じて前記周期を
変更することが好ましい。
【００１６】本発明の第２の側面に係る画像処理装置に
おいて、前記周期変更手段は、例えば、前記撮像素子で
撮像される画像のライン毎に前記周期を変更することが
好ましい。
おいて、前記周期変更手段は、例えば、前記撮像素子で
撮像される画像のライン毎に前記周期を変更することが
好ましい。
【００１７】本発明の第２の側面に係る画像処理装置に
おいて、前記周期変更手段は、例えば、乱数に基づいて
前記周期を決定することが好ましい。
おいて、前記周期変更手段は、例えば、乱数に基づいて
前記周期を決定することが好ましい。
【００１８】本発明の第２の側面に係る画像処理装置に
おいて、前記周期変更手段は、例えば、前記撮像素子に
よって撮像する画像のライン数をカウントするカウント
手段と、複数の値を格納したメモリとを有し、前記カウ
ント手段によるカウント値に従って前記メモリをアクセ
スして該当する値を読み出して、該値に従って前記周期
を変更することが好ましい。
おいて、前記周期変更手段は、例えば、前記撮像素子に
よって撮像する画像のライン数をカウントするカウント
手段と、複数の値を格納したメモリとを有し、前記カウ
ント手段によるカウント値に従って前記メモリをアクセ
スして該当する値を読み出して、該値に従って前記周期
を変更することが好ましい。
【００１９】本発明の第２の側面に係る画像処理装置に
おいて、前記撮像素子は、ＣＣＤラインセンサを含むこ
とが好ましい。
おいて、前記撮像素子は、ＣＣＤラインセンサを含むこ
とが好ましい。
【００２０】本発明の第３の側面に係る撮像素子の駆動
方法は、基準クロックの周波数を設定された周期で連続
的に変更したクロックを発生する周波数拡散手段と、前
記周波数拡散手段が発生するクロックに従って前記撮像
素子を制御する制御クロックを発生する制御クロック発
生手段とを有する撮像素子の駆動方法であって、前記周
期を所定のタイミングで変更する周期変更工程を含むこ
とを特徴とする。
方法は、基準クロックの周波数を設定された周期で連続
的に変更したクロックを発生する周波数拡散手段と、前
記周波数拡散手段が発生するクロックに従って前記撮像
素子を制御する制御クロックを発生する制御クロック発
生手段とを有する撮像素子の駆動方法であって、前記周
期を所定のタイミングで変更する周期変更工程を含むこ
とを特徴とする。
【００２１】本発明の第４の側面に係るメモリ媒体は、
基準クロックの周波数を設定された周期で連続的に変更
したクロックを発生する周波数拡散手段と、前記周波数
拡散手段が発生するクロックに従って前記撮像素子を制
御する制御クロックを発生する制御クロック発生手段と
を有する撮像素子の駆動を制御するプログラムを格納し
たメモリ媒体であって、該プログラムは、前記周期を所
定のタイミングで変更する周期変更工程を含むことを特
徴とする。
基準クロックの周波数を設定された周期で連続的に変更
したクロックを発生する周波数拡散手段と、前記周波数
拡散手段が発生するクロックに従って前記撮像素子を制
御する制御クロックを発生する制御クロック発生手段と
を有する撮像素子の駆動を制御するプログラムを格納し
たメモリ媒体であって、該プログラムは、前記周期を所
定のタイミングで変更する周期変更工程を含むことを特
徴とする。
【００２２】
【発明の実施の形態】以下、添付図面を参照しながら本
発明の好適な実施の形態を説明する。
発明の好適な実施の形態を説明する。
【００２３】図１は、周波数拡散技術を適用した一般的
なクロック信号発生部の構成を示すブロック図である。
図１において、クロック信号生成部１００は、発振器１
０１、周波数拡散回路１０２及び駆動・制御クロック発
生器１０３を有する。発振器１０１としては、例えば水
晶発振器や水晶発振子等が採用される。なお、発振周波
数をプログラム可能な発振器や、周波数拡散回路を内蔵
した発振器も入手可能である。
なクロック信号発生部の構成を示すブロック図である。
図１において、クロック信号生成部１００は、発振器１
０１、周波数拡散回路１０２及び駆動・制御クロック発
生器１０３を有する。発振器１０１としては、例えば水
晶発振器や水晶発振子等が採用される。なお、発振周波
数をプログラム可能な発振器や、周波数拡散回路を内蔵
した発振器も入手可能である。
【００２４】図２は、発振器１０１及び周波数拡散回路
１０２で生成されるクロック信号を示す図である。図２
（ａ）は、発振器１０１から出力されるクロック信号、
図２（ｂ）は、周波数拡散回路１０２から出力されるク
ロック信号を示している。
１０２で生成されるクロック信号を示す図である。図２
（ａ）は、発振器１０１から出力されるクロック信号、
図２（ｂ）は、周波数拡散回路１０２から出力されるク
ロック信号を示している。
【００２５】発振器１０１としては、発振精度が１００
ＰＰＭあるいは５００ＰＰＭ等の高精度のものを採用す
ることが一般的である。これに対して、周波数拡散回路
１０２は、図２（ａ）及び（ｂ）に示すように、発振器
１０１から出力されるクロック信号の周波数を所定周期
で少しずつ変化させながら出力する。すなわち、周波数
拡散回路１０２の出力信号の周波数は、発振器１０１の
出力信号の周波数（基準周波数）を中心として、例えば
周波数計算で±０．５％や±１．０％といった所定の幅
で連続的に変化するように制御される。図２（ｃ）は、
このような周波数の変化を示している。
ＰＰＭあるいは５００ＰＰＭ等の高精度のものを採用す
ることが一般的である。これに対して、周波数拡散回路
１０２は、図２（ａ）及び（ｂ）に示すように、発振器
１０１から出力されるクロック信号の周波数を所定周期
で少しずつ変化させながら出力する。すなわち、周波数
拡散回路１０２の出力信号の周波数は、発振器１０１の
出力信号の周波数（基準周波数）を中心として、例えば
周波数計算で±０．５％や±１．０％といった所定の幅
で連続的に変化するように制御される。図２（ｃ）は、
このような周波数の変化を示している。
【００２６】一般的な周波数拡散回路１０２から出力さ
れるクロック信号は一定の周波数拡散周期を有してお
り、図２（ｃ）に示すように、クロック信号の周期が短
くなる方向（高周波数側への変調）に所定の変調幅分だ
け変化した後、同じ特性カーブに沿って、クロック信号
の周期が長くなる方向（低周波側への変調）に所定の変
調分だけ変化して基準周波数に戻るという変調サイクル
を繰り返す。すなわち、周波数拡散の周期毎に、周波数
拡散回路１０２から出力されるクロック信号が基準周波
数のクロックの位相と一致するタイミングが周期的に発
生する。
れるクロック信号は一定の周波数拡散周期を有してお
り、図２（ｃ）に示すように、クロック信号の周期が短
くなる方向（高周波数側への変調）に所定の変調幅分だ
け変化した後、同じ特性カーブに沿って、クロック信号
の周期が長くなる方向（低周波側への変調）に所定の変
調分だけ変化して基準周波数に戻るという変調サイクル
を繰り返す。すなわち、周波数拡散の周期毎に、周波数
拡散回路１０２から出力されるクロック信号が基準周波
数のクロックの位相と一致するタイミングが周期的に発
生する。
【００２７】図３は、発振器１０１から出力される基準
周波数のクロック信号と周波数拡散回路１０２から出力
される周波数拡散されたクロック信号とについて放射ノ
イズを比較した結果を示す図である。図３において、１
０４は、発振器１０１から出力される基準周波数のクロ
ック信号のスペクトル波形であり、１０５は、周波数拡
散回路１０２から出力されるクロック信号のスペクトル
波形である。図３に示すように、発振器１０１から出力
される基準周波数のクロック信号の波形１０４が固有周
波数でピークが立っているのに対して、周波数拡散回路
１０２から出力されるクロック信号の波形１０５は、周
波数が拡散されているために、積分されたようにピーク
レベルが低下する。その効果は、一般的に、装置の構成
条件が良くない場合でも図３に示すように電界強度とし
て少なくとも４〜５ｄＢ・μＶ／ｍ程度のノイズ削減効
果が期待でき、装置の構成条件次第では１０ｄＢ・μＶ
／ｍ以上の低減効果が期待できる。
周波数のクロック信号と周波数拡散回路１０２から出力
される周波数拡散されたクロック信号とについて放射ノ
イズを比較した結果を示す図である。図３において、１
０４は、発振器１０１から出力される基準周波数のクロ
ック信号のスペクトル波形であり、１０５は、周波数拡
散回路１０２から出力されるクロック信号のスペクトル
波形である。図３に示すように、発振器１０１から出力
される基準周波数のクロック信号の波形１０４が固有周
波数でピークが立っているのに対して、周波数拡散回路
１０２から出力されるクロック信号の波形１０５は、周
波数が拡散されているために、積分されたようにピーク
レベルが低下する。その効果は、一般的に、装置の構成
条件が良くない場合でも図３に示すように電界強度とし
て少なくとも４〜５ｄＢ・μＶ／ｍ程度のノイズ削減効
果が期待でき、装置の構成条件次第では１０ｄＢ・μＶ
／ｍ以上の低減効果が期待できる。
【００２８】図１に示すクロック信号生成部１００にお
いて、周波数拡散回路１０２で周波数拡散されたクロッ
ク信号は駆動・制御クロック発生器１０３に供給され
る。そして、駆動・制御クロック発生器１０３から出力
される各種駆動・制御クロック信号もまた、周波数拡散
されたクロック信号として出力される。従って、クロッ
ク信号生成部１００を含む画像処理装置の全体において
ノイズ低減効果が得られる。
いて、周波数拡散回路１０２で周波数拡散されたクロッ
ク信号は駆動・制御クロック発生器１０３に供給され
る。そして、駆動・制御クロック発生器１０３から出力
される各種駆動・制御クロック信号もまた、周波数拡散
されたクロック信号として出力される。従って、クロッ
ク信号生成部１００を含む画像処理装置の全体において
ノイズ低減効果が得られる。
【００２９】次いで、上記の構成からなるクロック信号
生成部１００を組み込んだ画像処理装置において問題と
なる現象について説明する。図４は、周波数拡散技術を
採用した画像処理装置のアナログ信号処理系の信号出力
タイミングを示す図である。図４（ａ）は、ＣＣＤライ
ンセンサの出力信号の出力タイミング（即ち、ＣＣＤラ
インセンサにより読み取られた１画素分の画像信号）を
示し、図４（ｂ）は、該ＣＣＤラインセンサの出力信号
のうちフィールドスルー部分、即ち基準レベルをサンプ
リングするためのＳ／Ｈ−Ｆパルスの出力タイミングを
示し、図４（ｃ）は、該ＣＣＤラインセンサの出力信号
のうちデータレベルをサンプリングするためのＳ／Ｈ−
Ｄパルスの出力タイミングを示し、図４（ｄ）は、サン
プルホールドされた画像信号を示し、図４（ｅ）は、各
々の制御信号の動作周波数が刻々と変化している状態を
示している。
生成部１００を組み込んだ画像処理装置において問題と
なる現象について説明する。図４は、周波数拡散技術を
採用した画像処理装置のアナログ信号処理系の信号出力
タイミングを示す図である。図４（ａ）は、ＣＣＤライ
ンセンサの出力信号の出力タイミング（即ち、ＣＣＤラ
インセンサにより読み取られた１画素分の画像信号）を
示し、図４（ｂ）は、該ＣＣＤラインセンサの出力信号
のうちフィールドスルー部分、即ち基準レベルをサンプ
リングするためのＳ／Ｈ−Ｆパルスの出力タイミングを
示し、図４（ｃ）は、該ＣＣＤラインセンサの出力信号
のうちデータレベルをサンプリングするためのＳ／Ｈ−
Ｄパルスの出力タイミングを示し、図４（ｄ）は、サン
プルホールドされた画像信号を示し、図４（ｅ）は、各
々の制御信号の動作周波数が刻々と変化している状態を
示している。
【００３０】上述したように、周波数拡散技術を適用す
ることによりＣＣＤラインセンサの駆動クロック信号は
周波数拡散周期に従って周波数変調され、１画素毎に微
妙に出力信号幅が変化する。また、ＣＣＤラインセンサ
の出力信号波形は、不図示の出力段転送クロック（φ２
Ｂ）や出力段の残留電荷リセットパルス（ＲＳ）のパル
ス幅又は位相関係に応じて変化する。従って、図４
（ａ）に示すように、ＣＣＤラインセンサの出力信号の
基準レベル及びデータレベルは１画素毎に変化する。ま
た、図４（ｂ）及び（ｃ）に示すように、ＣＣＤの出力
信号のフィールドスルー部分（基準レベル）をサンプリ
ングするためのＳ／Ｈ−Ｆパルス及びデータレベルをサ
ンプリングするためのＳ／Ｈ−Ｄパルスは、そのパルス
幅及びサンプリング位置に微妙な変化が生じる。その結
果として、図４（ｄ）に示すサンプルホールドされた出
力信号には、周波数拡散周期に対応する周期を有するビ
ートノイズが載る。
ることによりＣＣＤラインセンサの駆動クロック信号は
周波数拡散周期に従って周波数変調され、１画素毎に微
妙に出力信号幅が変化する。また、ＣＣＤラインセンサ
の出力信号波形は、不図示の出力段転送クロック（φ２
Ｂ）や出力段の残留電荷リセットパルス（ＲＳ）のパル
ス幅又は位相関係に応じて変化する。従って、図４
（ａ）に示すように、ＣＣＤラインセンサの出力信号の
基準レベル及びデータレベルは１画素毎に変化する。ま
た、図４（ｂ）及び（ｃ）に示すように、ＣＣＤの出力
信号のフィールドスルー部分（基準レベル）をサンプリ
ングするためのＳ／Ｈ−Ｆパルス及びデータレベルをサ
ンプリングするためのＳ／Ｈ−Ｄパルスは、そのパルス
幅及びサンプリング位置に微妙な変化が生じる。その結
果として、図４（ｄ）に示すサンプルホールドされた出
力信号には、周波数拡散周期に対応する周期を有するビ
ートノイズが載る。
【００３１】図５は、周波数拡散に起因するビートノイ
ズを含むＣＣＤラインセンサの出力信号を示す図であ
る。図５（ａ）は、同期信号ＨＳＹＮＣの出力タイミン
グを示し、図５（ｂ）〜（ｄ）は、各々ＣＣＤラインセ
ンサの出力信号をサンプルホールドした１画素毎の出力
信号を示している。また、図６は、読み取った画像信号
に基づいて形成した画像の一例を模式的に示す図であ
る。
ズを含むＣＣＤラインセンサの出力信号を示す図であ
る。図５（ａ）は、同期信号ＨＳＹＮＣの出力タイミン
グを示し、図５（ｂ）〜（ｄ）は、各々ＣＣＤラインセ
ンサの出力信号をサンプルホールドした１画素毎の出力
信号を示している。また、図６は、読み取った画像信号
に基づいて形成した画像の一例を模式的に示す図であ
る。
【００３２】図５（ｂ）〜（ｄ）に示すように、ＣＣＤ
ラインセンサの出力信号であるアナログ画像信号には、
周波数拡散周期に従ったビートノイズが現れる。また、
周波数拡散回路と同期信号ＨＳＹＮＣとが同期していな
い場合には、図５（ｂ）〜（ｄ）に示すように、ビート
ノイズが流れる。従って、このようなビートノイズを含
む画像信号に基づいて画像を形成すると、図６に示すよ
うに、ビートノイズの規則性に起因する筋状の濃度ムラ
を含んだ画像が得られる。
ラインセンサの出力信号であるアナログ画像信号には、
周波数拡散周期に従ったビートノイズが現れる。また、
周波数拡散回路と同期信号ＨＳＹＮＣとが同期していな
い場合には、図５（ｂ）〜（ｄ）に示すように、ビート
ノイズが流れる。従って、このようなビートノイズを含
む画像信号に基づいて画像を形成すると、図６に示すよ
うに、ビートノイズの規則性に起因する筋状の濃度ムラ
を含んだ画像が得られる。
【００３３】そこで、この実施の形態では、ビートノイ
ズの規則性を乱することによって筋状のムラの発生を低
減する。そのため、この実施の形態では、周波数拡散回
路の拡散周期を設定する機能を設けて、例えば同期信号
ＨＳＹＮＣに同期して拡散周期を変更する。
ズの規則性を乱することによって筋状のムラの発生を低
減する。そのため、この実施の形態では、周波数拡散回
路の拡散周期を設定する機能を設けて、例えば同期信号
ＨＳＹＮＣに同期して拡散周期を変更する。
【００３４】図７は、本発明の好適な実施の形態に係る
画像処理装置の概略構成を示す図である。図７におい
て、４０１は、一定周期のクロック信号を発振する発振
器である。４０２はクロック発生部であり、ＰＬＬ（Ph
ase Locked Loop）回路を内蔵した周波数拡散回路４０
２ａ、駆動・制御クロック発生器４０２ｂ等を有する。
周波数拡散回路４０２ａは、発振器４０１から供給され
る基準クロックの周波数を所定周期で少しずつ変化させ
たクロック信号（変調されたクロック信号）を生成し、
駆動・制御クロック発生器４０２ｂは、該クロック信号
に従って複数種類の駆動・制御クロック信号を発生す
る。
画像処理装置の概略構成を示す図である。図７におい
て、４０１は、一定周期のクロック信号を発振する発振
器である。４０２はクロック発生部であり、ＰＬＬ（Ph
ase Locked Loop）回路を内蔵した周波数拡散回路４０
２ａ、駆動・制御クロック発生器４０２ｂ等を有する。
周波数拡散回路４０２ａは、発振器４０１から供給され
る基準クロックの周波数を所定周期で少しずつ変化させ
たクロック信号（変調されたクロック信号）を生成し、
駆動・制御クロック発生器４０２ｂは、該クロック信号
に従って複数種類の駆動・制御クロック信号を発生す
る。
【００３５】クロック発生部４０２は、アナプロ（アナ
ログプロセッサ）ＩＣ４０６及びＡ／Ｄコンバータ４０
７に接続されており、発生した駆動・制御クロック信号
をアナプロＩＣ４０６及びＡ／Ｄコンバータ４０７に供
給する。４０３は、安定した水平同期信号ＨＳＹＮＣを
クロック発生部４０２に供給するための水平同期信号発
生部であり、例えば、基準クロックのクロック数をカウ
ントするカウンタ回路と、該カウント値と所定値とを比
較して水平同期信号ＨＳＹＮＣを発生する比較回路とを
内蔵している。
ログプロセッサ）ＩＣ４０６及びＡ／Ｄコンバータ４０
７に接続されており、発生した駆動・制御クロック信号
をアナプロＩＣ４０６及びＡ／Ｄコンバータ４０７に供
給する。４０３は、安定した水平同期信号ＨＳＹＮＣを
クロック発生部４０２に供給するための水平同期信号発
生部であり、例えば、基準クロックのクロック数をカウ
ントするカウンタ回路と、該カウント値と所定値とを比
較して水平同期信号ＨＳＹＮＣを発生する比較回路とを
内蔵している。
【００３６】発振器４０１で生成されたクロック信号
は、クロック発生部４０２及び水平同期信号発生部４０
３に供給される。水平同期信号発生部４０３は、発振器
４０１から供給されたクロック信号に基づいて水平同期
信号ＨＳＹＮＣを生成し、これをクロック発生部４０２
及び拡散周期設定部４０４に供給する。
は、クロック発生部４０２及び水平同期信号発生部４０
３に供給される。水平同期信号発生部４０３は、発振器
４０１から供給されたクロック信号に基づいて水平同期
信号ＨＳＹＮＣを生成し、これをクロック発生部４０２
及び拡散周期設定部４０４に供給する。
【００３７】クロック発生部４０２の内部の周波数拡散
回路４０２ａの周波数変調は、水平同期信号ＨＳＹＮＣ
に従ってリセットされ、その後、拡散周期設定部４０４
によって設定される拡散周期に従って、発振器４０１か
ら供給される基準周波数のクロック信号の周波数拡散を
再開する。
回路４０２ａの周波数変調は、水平同期信号ＨＳＹＮＣ
に従ってリセットされ、その後、拡散周期設定部４０４
によって設定される拡散周期に従って、発振器４０１か
ら供給される基準周波数のクロック信号の周波数拡散を
再開する。
【００３８】４０４は、水平同期信号ＨＳＹＮＣに同期
してクロック発生部４０２内の周波数拡散回路４０２ａ
の拡散周期を設定する拡散周期設定部であり、この実施
の形態では、カウンタ回路４０４ａ及びメモリ（例え
ば、乱数等を格納したルックアップテーブル）４０４ｂ
を有する。拡散周期設定部４０４のカウンタ４０４ａ
は、水平同期信号ＨＳＹＮＣに従ってカウントアップ
し、そのカウント値はアドレスとしてメモリ４０４ｂに
供給される。メモリ４０４ｂは、対応するアドレスに格
納された拡散周期値をクロック発生部４０２に供給し、
これによりクロック発生部４０２の拡散周期が設定され
る。
してクロック発生部４０２内の周波数拡散回路４０２ａ
の拡散周期を設定する拡散周期設定部であり、この実施
の形態では、カウンタ回路４０４ａ及びメモリ（例え
ば、乱数等を格納したルックアップテーブル）４０４ｂ
を有する。拡散周期設定部４０４のカウンタ４０４ａ
は、水平同期信号ＨＳＹＮＣに従ってカウントアップ
し、そのカウント値はアドレスとしてメモリ４０４ｂに
供給される。メモリ４０４ｂは、対応するアドレスに格
納された拡散周期値をクロック発生部４０２に供給し、
これによりクロック発生部４０２の拡散周期が設定され
る。
【００３９】４１４は、クロック発生部４０２の周波数
拡散回路４０２ａ内のＰＬＬ回路の発振逓倍数を設定す
る逓倍数設定部であり、この画像処理装置の電源が投入
された直後に所定の逓倍数を該ＰＬＬ回路に設定し、ク
ロック信号生成に必要なスピードで発振させる。
拡散回路４０２ａ内のＰＬＬ回路の発振逓倍数を設定す
る逓倍数設定部であり、この画像処理装置の電源が投入
された直後に所定の逓倍数を該ＰＬＬ回路に設定し、ク
ロック信号生成に必要なスピードで発振させる。
【００４０】４０５はＣＣＤラインセンサであり、クロ
ック発生部４０２で生成された、周波数拡散が施された
駆動クロック信号が供給され、該ＣＣＤラインセンサ４
０５は、該駆動クロック信号により駆動される。
ック発生部４０２で生成された、周波数拡散が施された
駆動クロック信号が供給され、該ＣＣＤラインセンサ４
０５は、該駆動クロック信号により駆動される。
【００４１】４０６はアナプロ（アナログプロセッサ）
ＩＣであり、クロック発生部４０２で生成された駆動ク
ロック信号により駆動される。アナプロＩＣ４０６は、
ＣＣＤラインセンサ４０５の出力信号をサンプリング
し、そのサンプリング信号を後段のＡ／Ｄコンバータ４
０７の入力レンジに適合させるためのオフセット調整及
びゲイン調整を行う。Ａ／Ｄコンバータ４０７は、アナ
プロＩＣ４０６から供給された信号をデジタルデータに
変換し、ラインメモリ４０８及び補正メモリ４０９を介
してプリンタ（プリンタエンジン及びプリンタコントロ
ーラ）４１３に供給する。
ＩＣであり、クロック発生部４０２で生成された駆動ク
ロック信号により駆動される。アナプロＩＣ４０６は、
ＣＣＤラインセンサ４０５の出力信号をサンプリング
し、そのサンプリング信号を後段のＡ／Ｄコンバータ４
０７の入力レンジに適合させるためのオフセット調整及
びゲイン調整を行う。Ａ／Ｄコンバータ４０７は、アナ
プロＩＣ４０６から供給された信号をデジタルデータに
変換し、ラインメモリ４０８及び補正メモリ４０９を介
してプリンタ（プリンタエンジン及びプリンタコントロ
ーラ）４１３に供給する。
【００４２】図８は、図７に示す画像処理装置のアナプ
ロＩＣ４０６から出力される信号等のタイミングを示す
図である。図８（ａ）は、水平同期信号ＨＳＹＮＣを示
し、図８（ｂ）は副走査方向１ライン目のアナプロＩＣ
４０６の出力信号を示し、図８（ｃ）、（ｄ）は副走査
方向２ライン目、３ライン目のアナプロＩＣ４０６の出
力信号を示す。図８に示すように、この実施の形態によ
れば、ビートノイズが図５に示すように副走査方向に規
則的ではなく、副走査方向に不規則に現れるため、人間
の目で見た場合に濃度のムラが目立たない。
ロＩＣ４０６から出力される信号等のタイミングを示す
図である。図８（ａ）は、水平同期信号ＨＳＹＮＣを示
し、図８（ｂ）は副走査方向１ライン目のアナプロＩＣ
４０６の出力信号を示し、図８（ｃ）、（ｄ）は副走査
方向２ライン目、３ライン目のアナプロＩＣ４０６の出
力信号を示す。図８に示すように、この実施の形態によ
れば、ビートノイズが図５に示すように副走査方向に規
則的ではなく、副走査方向に不規則に現れるため、人間
の目で見た場合に濃度のムラが目立たない。
【００４３】図９は、図７に示す本発明の好適な実施の
形態に係る画像処理装置を複写機に適用した場合におけ
る該画像処理装置の動作手順を示すフローチャートであ
る。
形態に係る画像処理装置を複写機に適用した場合におけ
る該画像処理装置の動作手順を示すフローチャートであ
る。
【００４４】まず、画像処理装置の電源が投入され、操
作者によって所定のコピースタート操作が行われると
（ステップＳ６０１）、その操作に応答してＣＣＤライ
ンセンサ４０５の周辺部の回路系をコピー動作が可能な
状態に移行させる（不図示）。なお、この実施の形態で
は、ＣＣＤラインセンサ４０５の自己発熱による昇温を
抑える対策として、スタンバイ状態においては電源及び
駆動クロックを制御することによってＣＣＤラインセン
サ４０５が非動作状態にされる。
作者によって所定のコピースタート操作が行われると
（ステップＳ６０１）、その操作に応答してＣＣＤライ
ンセンサ４０５の周辺部の回路系をコピー動作が可能な
状態に移行させる（不図示）。なお、この実施の形態で
は、ＣＣＤラインセンサ４０５の自己発熱による昇温を
抑える対策として、スタンバイ状態においては電源及び
駆動クロックを制御することによってＣＣＤラインセン
サ４０５が非動作状態にされる。
【００４５】コピースタート操作（ステップＳ６０１）
に応答して、ＣＣＤラインセンサ４０５が動作状態に移
行したか否かが判別される（ステップＳ６０２）。ＣＣ
Ｄラインセンサ４０５が動作状態に移行すると、クロッ
ク発生部４０２がリセットされた後に（ステップＳ６０
３）、逓倍数設定部４１４及び拡散周期設定部４０４に
よって該クロック発生部４０２に逓倍数及び拡散周期が
設定される（ステップＳ６０４、Ｓ６０５）。
に応答して、ＣＣＤラインセンサ４０５が動作状態に移
行したか否かが判別される（ステップＳ６０２）。ＣＣ
Ｄラインセンサ４０５が動作状態に移行すると、クロッ
ク発生部４０２がリセットされた後に（ステップＳ６０
３）、逓倍数設定部４１４及び拡散周期設定部４０４に
よって該クロック発生部４０２に逓倍数及び拡散周期が
設定される（ステップＳ６０４、Ｓ６０５）。
【００４６】水平同期信号発生部４０３のカウンタは、
発振器４０１が発生するクロック信号のクロック数のカ
ウント動作を所定のタイミングで開始する（不図示）。
水平同期信号発生部４０３のカウンタのカウント値がＣ
ＣＤラインセンサ４０５の蓄積時間に相当するカウント
値になると（ステップＳ６０６においてＹｅｓ）、水平
同期信号発生部４０３から水平同期信号ＨＳＹＮＣが出
力されると共に水平同期信号発生部４０３のカウンタが
リセットされ（ステップＳ６０７）、その後、Ｓ６０３
に戻り、Ｓ６０３〜Ｓ６０７が繰り返される。即ち、ク
ロック発生部４０２には、１水平期間毎に、逓倍数設定
部４１４及び拡散周期設定部４０４によって該クロック
発生部４０２に逓倍数及び拡散周期が設定される。
発振器４０１が発生するクロック信号のクロック数のカ
ウント動作を所定のタイミングで開始する（不図示）。
水平同期信号発生部４０３のカウンタのカウント値がＣ
ＣＤラインセンサ４０５の蓄積時間に相当するカウント
値になると（ステップＳ６０６においてＹｅｓ）、水平
同期信号発生部４０３から水平同期信号ＨＳＹＮＣが出
力されると共に水平同期信号発生部４０３のカウンタが
リセットされ（ステップＳ６０７）、その後、Ｓ６０３
に戻り、Ｓ６０３〜Ｓ６０７が繰り返される。即ち、ク
ロック発生部４０２には、１水平期間毎に、逓倍数設定
部４１４及び拡散周期設定部４０４によって該クロック
発生部４０２に逓倍数及び拡散周期が設定される。
【００４７】一方、ＣＣＤラインセンサ４０５がオンさ
れてから所定のウェイト時間（例えば、ＣＣＤラインセ
ンサ４０５に電源が供給され、ＣＣＤラインセンサ４０
５の駆動が開始されてからＣＣＤラインセンサ４０５の
出力信号が安定するまでのウェイト時間）が経過した後
（ステップＳ６０８においてＹｅｓ）、不図示の光源が
点灯され（ステップＳ６０９）、原稿画像がＣＣＤライ
ンセンサ４０５によって読み取られる（ステップＳ６１
０）。読み取られた画像データは、プリンタ４１３に供
給され、プリンタ４１３により画像が形成される（ステ
ップＳ６１１）。
れてから所定のウェイト時間（例えば、ＣＣＤラインセ
ンサ４０５に電源が供給され、ＣＣＤラインセンサ４０
５の駆動が開始されてからＣＣＤラインセンサ４０５の
出力信号が安定するまでのウェイト時間）が経過した後
（ステップＳ６０８においてＹｅｓ）、不図示の光源が
点灯され（ステップＳ６０９）、原稿画像がＣＣＤライ
ンセンサ４０５によって読み取られる（ステップＳ６１
０）。読み取られた画像データは、プリンタ４１３に供
給され、プリンタ４１３により画像が形成される（ステ
ップＳ６１１）。
【００４８】なお、図９において、ステップＳ６０３〜
Ｓ６０７のループと、ステップＳ６０８〜Ｓ６１１と
は、並列に実行される。
Ｓ６０７のループと、ステップＳ６０８〜Ｓ６１１と
は、並列に実行される。
【００４９】このような一連の動作によって、周波数拡
散に起因して発生する図６（ａ）に示したような副走査
方向に周期的なビートノイズによる画質の劣化が抑えら
れ、図６（ｂ）に示すような良好な画像を得ることがで
きる。
散に起因して発生する図６（ａ）に示したような副走査
方向に周期的なビートノイズによる画質の劣化が抑えら
れ、図６（ｂ）に示すような良好な画像を得ることがで
きる。
【００５０】以上のように、本発明の好適な実施の形態
によれば、所定の周期（例えば、１水平期間）毎に拡散
周期を変更するため、拡散周期に従ったビートノイズに
よる画質の劣化が抑えられ、良好な画像を得ることがで
きる。したがって、放射ノイズの低減効果を維持しなが
ら高品位の画像を得ることができる。
によれば、所定の周期（例えば、１水平期間）毎に拡散
周期を変更するため、拡散周期に従ったビートノイズに
よる画質の劣化が抑えられ、良好な画像を得ることがで
きる。したがって、放射ノイズの低減効果を維持しなが
ら高品位の画像を得ることができる。
【００５１】上記の実施の形態では、拡散周期設定部４
０４をカウンタ４０４ａとメモリ（ルックアップテー
ブ）４０４ｂで構成する例を挙げたが、これに代えて他
の構成を採用することもできる。例えば、ＣＰＵや乱数
発生回路等により乱数を発生し、該乱数に基づいて拡散
周期を設定してもよい。即ち、クロック発生部４０２が
発生するクロック信号の変調幅を所定のタイミング（例
えば、１水平期間毎）で不規則或いはランダムに変更す
ることにより、画像に規則的なノイズが載ることを抑
え、高品位の画像を得ることができる。
０４をカウンタ４０４ａとメモリ（ルックアップテー
ブ）４０４ｂで構成する例を挙げたが、これに代えて他
の構成を採用することもできる。例えば、ＣＰＵや乱数
発生回路等により乱数を発生し、該乱数に基づいて拡散
周期を設定してもよい。即ち、クロック発生部４０２が
発生するクロック信号の変調幅を所定のタイミング（例
えば、１水平期間毎）で不規則或いはランダムに変更す
ることにより、画像に規則的なノイズが載ることを抑
え、高品位の画像を得ることができる。
【００５２】なお、本発明は、複数の機器（例えば、ホ
ストコンピュータ、インタフェイス機器、リーダ、プリ
ンタ、電子カメラなど）から構成されるシステムに適用
しても、一つの機器からなる装置（例えば、複写機、フ
ァクシミリ装置、電子カメラなど）に適用してもよい。
ストコンピュータ、インタフェイス機器、リーダ、プリ
ンタ、電子カメラなど）から構成されるシステムに適用
しても、一つの機器からなる装置（例えば、複写機、フ
ァクシミリ装置、電子カメラなど）に適用してもよい。
【００５３】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体（または記録媒体）を、システムあるい
は装置に供給し、そのシステムあるいは装置のコンピュ
ータ（またはCPUやMPU）が記憶媒体に格納されたプログ
ラムコードを読み出し実行することによっても、達成さ
れることは言うまでもない。この場合、記憶媒体から読
み出されたプログラムコード自体が前述した実施形態の
機能を実現することになり、そのプログラムコードを記
憶した記憶媒体は本発明を構成することになる。また、
コンピュータが読み出したプログラムコードを実行する
ことにより、前述した実施形態の機能が実現されるだけ
でなく、そのプログラムコードの指示に基づき、コンピ
ュータ上で稼働しているオペレーティングシステム(OS)
などが実際の処理の一部または全部を行い、その処理に
よって前述した実施形態の機能が実現される場合も含ま
れることは言うまでもない。
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体（または記録媒体）を、システムあるい
は装置に供給し、そのシステムあるいは装置のコンピュ
ータ（またはCPUやMPU）が記憶媒体に格納されたプログ
ラムコードを読み出し実行することによっても、達成さ
れることは言うまでもない。この場合、記憶媒体から読
み出されたプログラムコード自体が前述した実施形態の
機能を実現することになり、そのプログラムコードを記
憶した記憶媒体は本発明を構成することになる。また、
コンピュータが読み出したプログラムコードを実行する
ことにより、前述した実施形態の機能が実現されるだけ
でなく、そのプログラムコードの指示に基づき、コンピ
ュータ上で稼働しているオペレーティングシステム(OS)
などが実際の処理の一部または全部を行い、その処理に
よって前述した実施形態の機能が実現される場合も含ま
れることは言うまでもない。
【００５４】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。
【００５５】
【発明の効果】本発明によれば、周期的なビートノイズ
の発生を抑制し、高品位の画像を得ることができる。
の発生を抑制し、高品位の画像を得ることができる。
【図１】周波数拡散技術を適用した一般的なクロック信
号発生部の構成を示すブロック図である。
号発生部の構成を示すブロック図である。
【図２】図１に示す発振器及び周波数拡散回路で生成さ
れるクロック信号を示す図である。
れるクロック信号を示す図である。
【図３】図１に示す発振器から出力される基準周波数の
クロック信号と周波数拡散回路から出力される周波数拡
散されたクロック信号とについて放射ノイズを比較した
結果を示す図である。
クロック信号と周波数拡散回路から出力される周波数拡
散されたクロック信号とについて放射ノイズを比較した
結果を示す図である。
【図４】周波数拡散技術を採用した画像処理装置のアナ
ログ信号処理系の信号出力タイミングを示す図である。
ログ信号処理系の信号出力タイミングを示す図である。
【図５】周波数拡散に起因するビートノイズを含むＣＣ
Ｄラインセンサの出力信号を示す図である。
Ｄラインセンサの出力信号を示す図である。
【図６】読み取った画像信号に基づいて形成した画像の
一例を模式的に示す図である。
一例を模式的に示す図である。
【図７】本発明の好適な実施の形態に係る画像処理装置
の概略構成を示す図である。
の概略構成を示す図である。
【図８】図７に示す画像処理装置のアナプロＩＣから出
力される信号等のタイミングを示す図である。
力される信号等のタイミングを示す図である。
【図９】図７に示す本発明の好適な実施の形態に係る画
像処理装置を複写機に適用した場合における該画像処理
装置の動作手順を示すフローチャートである。
像処理装置を複写機に適用した場合における該画像処理
装置の動作手順を示すフローチャートである。
４０１ 発振器 ４０２ クロック発生部 ４０２ａ 周波数拡散回路 ４０２ｂ 駆動・制御クロック発生器 ４０３ 水平同期信号発生部 ４０４ 拡散周期設定部 ４０４ａ カウンタ ４０４ｂ メモリ（ルックアップテーブル） ４０５ ＣＣＤラインセンサ ４０６ アナプロ（アナログプロセッサ）ＩＣ ４０７ Ａ／Ｄ変換器 ４０８ ラインメモリ ４０９ 補正メモリ ４１３ プリンタ ４１４ 逓倍数設定部
Claims (16)
- 【請求項１】 撮像素子の駆動装置であって、 基準クロックの周波数を設定された周期で連続的に変更
したクロックを発生する周波数拡散手段と、 前記周期を所定のタイミングで変更する周期変更手段
と、 前記周波数拡散手段が発生するクロックに従って前記撮
像素子を制御する制御クロックを発生する制御クロック
発生手段と、 を備えることを特徴とする撮像素子の駆動装置。 - 【請求項２】 前記周期変更手段は、前記基準クロック
に従って生成される同期信号に応じて前記周期を変更す
ることを特徴とする請求項１に記載の撮像素子の駆動装
置。 - 【請求項３】 前記周期変更手段は、前記基準クロック
に従って生成される水平同期信号に応じて前記周期を変
更することを特徴とする請求項１に記載の撮像素子の駆
動装置。 - 【請求項４】 前記周期変更手段は、前記撮像素子で撮
像される画像のライン毎に前記周期を変更することを特
徴とする請求項１に記載の撮像素子の駆動装置。 - 【請求項５】 前記周期変更手段は、乱数に基づいて前
記周期を決定することを特徴とする請求項１乃至請求項
４のいずれか１項に記載の撮像素子の駆動装置。 - 【請求項６】 前記周期変更手段は、 前記撮像素子によって撮像する画像のライン数をカウン
トするカウント手段と、 複数の値を格納したメモリと、 を有し、前記カウント手段によるカウント値に従って前
記メモリをアクセスして該当する値を読み出して、該値
に従って前記周期を変更することを特徴とする請求項１
乃至請求項５のいずれか１項に記載の撮像素子の駆動装
置。 - 【請求項７】 前記撮像素子は、ＣＣＤラインセンサを
含むことを特徴とする請求項１乃至請求項６のいずれか
１項に記載の撮像素子の駆動装置。 - 【請求項８】 撮像素子を有する画像処理装置であっ
て、 基準クロックの周波数を設定された周期で連続的に変更
したクロックを発生する周波数拡散手段と、 前記周期を所定のタイミングで変更する周期変更手段
と、 前記周波数拡散手段が発生するクロックに従って前記撮
像素子を制御する制御クロックを発生する制御クロック
発生手段と、 を備えることを特徴とする画像処理装置。 - 【請求項９】 前記周期変更手段は、前記基準クロック
に従って生成される同期信号に応じて前記周期を変更す
ることを特徴とする請求項８に記載の画像処理装置。 - 【請求項１０】 前記周期変更手段は、前記基準クロッ
クに従って生成される水平同期信号に応じて前記周期を
変更することを特徴とする請求項８に記載の画像処理装
置。 - 【請求項１１】 前記周期変更手段は、前記撮像素子で
撮像される画像のライン毎に前記周期を変更することを
特徴とする請求項８に記載の画像処理装置。 - 【請求項１２】 前記周期変更手段は、乱数に基づいて
前記周期を決定することを特徴とする請求項８乃至請求
項１１のいずれか１項に記載の画像処理装置。 - 【請求項１３】 前記周期変更手段は、 前記撮像素子によって撮像する画像のライン数をカウン
トするカウント手段と、 複数の値を格納したメモリと、 を有し、前記カウント手段によるカウント値に従って前
記メモリをアクセスして該当する値を読み出して、該値
に従って前記周期を変更することを特徴とする請求項８
乃至請求項１２のいずれか１項に記載の撮像素子の画像
処理装置。 - 【請求項１４】 前記撮像素子は、ＣＣＤラインセンサ
を含むことを特徴とする請求項８乃至請求項１２のいず
れか１項に記載の画像処理装置。 - 【請求項１５】 基準クロックの周波数を設定された周
期で連続的に変更したクロックを発生する周波数拡散手
段と、前記周波数拡散手段が発生するクロックに従って
前記撮像素子を制御する制御クロックを発生する制御ク
ロック発生手段とを有する撮像素子の駆動方法であっ
て、 前記周期を所定のタイミングで変更する周期変更工程を
含むことを特徴とする撮像素子の駆動方法。 - 【請求項１６】 基準クロックの周波数を設定された周
期で連続的に変更したクロックを発生する周波数拡散手
段と、前記周波数拡散手段が発生するクロックに従って
前記撮像素子を制御する制御クロックを発生する制御ク
ロック発生手段とを有する撮像素子の駆動を制御するプ
ログラムを格納したメモリ媒体であって、該プログラム
は、 前記周期を所定のタイミングで変更する周期変更工程を
含むことを特徴とするメモリ媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182078A JP2002010144A (ja) | 2000-06-16 | 2000-06-16 | 撮像素子の駆動装置及び駆動方法並びに画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182078A JP2002010144A (ja) | 2000-06-16 | 2000-06-16 | 撮像素子の駆動装置及び駆動方法並びに画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002010144A true JP2002010144A (ja) | 2002-01-11 |
| JP2002010144A5 JP2002010144A5 (ja) | 2007-08-09 |
Family
ID=18682915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182078A Pending JP2002010144A (ja) | 2000-06-16 | 2000-06-16 | 撮像素子の駆動装置及び駆動方法並びに画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002010144A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118305A (ja) * | 2006-11-01 | 2008-05-22 | Canon Inc | 撮像装置及びその制御方法 |
| JP2008211700A (ja) * | 2007-02-28 | 2008-09-11 | Canon Inc | 画像読取装置 |
| WO2009078408A1 (ja) * | 2007-12-17 | 2009-06-25 | Shimadzu Corporation | 撮像素子の駆動方法および撮像装置 |
| CN100515012C (zh) * | 2003-09-19 | 2009-07-15 | 富士施乐株式会社 | 图像读取设备和图像读取方法 |
| JP2009272967A (ja) * | 2008-05-08 | 2009-11-19 | Canon Inc | 撮像装置及びその制御方法、画像処理装置及び補正方法 |
| JP2011061613A (ja) * | 2009-09-11 | 2011-03-24 | Ricoh Co Ltd | 画像読取装置および画像形成装置 |
| US8436928B2 (en) | 2006-11-01 | 2013-05-07 | Canon Kabushiki Kaisha | Image sensing apparatus and method with drive control variation of each of the plurality of output fields |
| JP5895088B1 (ja) * | 2015-06-03 | 2016-03-30 | 株式会社オリンピア | 遊技機 |
| JP2017184188A (ja) * | 2016-03-31 | 2017-10-05 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置及び画像形成装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631167A (ja) * | 1986-06-19 | 1988-01-06 | Toshiba Corp | 固体撮像装置の駆動方法 |
| JP2000022959A (ja) * | 1998-07-03 | 2000-01-21 | Canon Inc | 画像形成装置及びそのクロック制御方法 |
| JP2000125149A (ja) * | 1998-10-16 | 2000-04-28 | Olympus Optical Co Ltd | 映像機器 |
| JP2001211281A (ja) * | 1999-11-15 | 2001-08-03 | Ricoh Co Ltd | 画像読取装置および複写機 |
-
2000
- 2000-06-16 JP JP2000182078A patent/JP2002010144A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631167A (ja) * | 1986-06-19 | 1988-01-06 | Toshiba Corp | 固体撮像装置の駆動方法 |
| JP2000022959A (ja) * | 1998-07-03 | 2000-01-21 | Canon Inc | 画像形成装置及びそのクロック制御方法 |
| JP2000125149A (ja) * | 1998-10-16 | 2000-04-28 | Olympus Optical Co Ltd | 映像機器 |
| JP2001211281A (ja) * | 1999-11-15 | 2001-08-03 | Ricoh Co Ltd | 画像読取装置および複写機 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100515012C (zh) * | 2003-09-19 | 2009-07-15 | 富士施乐株式会社 | 图像读取设备和图像读取方法 |
| JP2008118305A (ja) * | 2006-11-01 | 2008-05-22 | Canon Inc | 撮像装置及びその制御方法 |
| US8436928B2 (en) | 2006-11-01 | 2013-05-07 | Canon Kabushiki Kaisha | Image sensing apparatus and method with drive control variation of each of the plurality of output fields |
| US8102577B2 (en) * | 2007-02-28 | 2012-01-24 | Canon Kabushiki Kaisha | Image reading apparatus and reading control method |
| JP2008211700A (ja) * | 2007-02-28 | 2008-09-11 | Canon Inc | 画像読取装置 |
| WO2009078408A1 (ja) * | 2007-12-17 | 2009-06-25 | Shimadzu Corporation | 撮像素子の駆動方法および撮像装置 |
| JP2009147780A (ja) * | 2007-12-17 | 2009-07-02 | Shimadzu Corp | 撮像素子の駆動方法および撮像装置 |
| US8558934B2 (en) | 2008-05-08 | 2013-10-15 | Canon Kabushiki Kaisha | Image sensing apparatus and control method therefor, and image processing apparatus and reduction method |
| JP2009272967A (ja) * | 2008-05-08 | 2009-11-19 | Canon Inc | 撮像装置及びその制御方法、画像処理装置及び補正方法 |
| JP2011061613A (ja) * | 2009-09-11 | 2011-03-24 | Ricoh Co Ltd | 画像読取装置および画像形成装置 |
| JP5895088B1 (ja) * | 2015-06-03 | 2016-03-30 | 株式会社オリンピア | 遊技機 |
| JP2016221122A (ja) * | 2015-06-03 | 2016-12-28 | 株式会社オリンピア | 遊技機 |
| JP2017184188A (ja) * | 2016-03-31 | 2017-10-05 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102871637B (zh) | 电子内窥镜装置 | |
| JP2002010144A (ja) | 撮像素子の駆動装置及び駆動方法並びに画像処理装置 | |
| EP2840778B1 (en) | Spread spectrum clock generation circuit, clock transfer circuit, integrated circuit, and image reading apparatus | |
| US6493830B2 (en) | Clock control device used in image formation | |
| JP3599567B2 (ja) | 画像読取装置及びその制御方法 | |
| JPH0218633B2 (ja) | ||
| JP2001285726A (ja) | 撮像素子の駆動装置、撮像装置並びに撮像素子の駆動方法 | |
| JP5262414B2 (ja) | 信号発生器、画像読取装置および画像形成装置 | |
| JP3507348B2 (ja) | アナログ信号処理装置、画像形成装置、アナログ信号処理方法、画像形成方法、及び記憶媒体 | |
| JP2001077989A (ja) | 画像形成装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
| JP2005151296A (ja) | 画像読取装置 | |
| KR100234305B1 (ko) | 화상 형성 장치의 스캐너 비선형성 보정 장치 | |
| JP2002112023A (ja) | 画像処理装置及び画像処理方法 | |
| JP2000253215A (ja) | 画像処理装置 | |
| JP4291618B2 (ja) | 同期制御方法および画像表示装置 | |
| WO2023157487A1 (ja) | クロック制御回路、および撮像素子 | |
| JP2002010132A (ja) | 撮像装置 | |
| US6195130B1 (en) | Vertical timing signal generating circuit | |
| JP3079387B2 (ja) | Ｃｃｄを用いた画像読取装置における主走査読取装置 | |
| JP5495174B2 (ja) | 信号発生装置、画像読取装置、画像形成装置および信号発生方法 | |
| JP3402184B2 (ja) | サンプリングクロック発生装置 | |
| JPH11146194A (ja) | クロック生成装置及び方法 | |
| JP2000267619A (ja) | 撮像カメラ付き液晶プロジェクタ装置 | |
| JP2866614B2 (ja) | 蓄積型光電変換素子の制御方法 | |
| JP2007089073A (ja) | 映像信号送信装置および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070618 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100312 |