JP2005151296A - 画像読取装置 - Google Patents
画像読取装置 Download PDFInfo
- Publication number
- JP2005151296A JP2005151296A JP2003387809A JP2003387809A JP2005151296A JP 2005151296 A JP2005151296 A JP 2005151296A JP 2003387809 A JP2003387809 A JP 2003387809A JP 2003387809 A JP2003387809 A JP 2003387809A JP 2005151296 A JP2005151296 A JP 2005151296A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- level
- frequency
- drive
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 周波数拡散クロック発生部502は、発振器501からの基準クロックMCLKを内部で周波数拡散クロックに変換し、周波数拡散クロックからCCD503、AFE504、A/Dコンバータ505を駆動するための各種タイミング信号を生成する。CCD駆動クロック選択部506は、複数のCCD駆動クロックのうち、どれを周波数拡散の無いH期間またはL期間が固定幅となるクロックとするかを選択する。周波数拡散クロック発生部502は、周波数拡散クロックを分周した分周クロックと分周クロックを遅延させた遅延クロックの負論理とのANDをとるなどして、H期間またはL期間が固定幅となるCCD駆動クロックを生成可能な構成となっている。
【選択図】 図5
Description
従来の画像読取装置において、画像をCCDで読み取ってからデジタル画像信号にするまでの信号処理を図1を参照して説明する。
まず、原稿の画像を読み取ったCCD101から奇数及び偶数画素のアナログ画像信号が出力され、アナログ信号処理回路110に出力される。アナログ信号処理回路110は、サンプルホールド回路102、黒レベル補正回路103、マルチプレクス回路104などからなる。前記のアナログ画像信号は、それぞれサンプルホールド回路102でサンプルパルスによりサンプリングされて保持されることにより、連続的なアナログ画像信号となり、その後黒レベル補正回路103においてCCD101の暗出力のレベルのバラツキを補正され、増幅回路(図示せず)において各色信号の奇数、偶数画素の出力を一定レベルに合わせた後、マルチプレクス回路104において奇数、偶数画素の出力がマルチプレクスされて画像信号となる。この画像信号は、増幅回路(図示せず)で所定程度に増幅され、A/D(アナログ/デジタル)変換回路105によって10ビットのデジタル画像信号に変換される。
CCD101やその他の回路の駆動に必要なタイミング信号は、タイミング発生回路108で生成され、各回路に出力される。画像読取装置の各部を集中的に制御するマイコン109は、タイミング発生回路108、アナログ信号処理回路110、A/D変換回路105、シェーディング補正回路106などの動作を制御する。
そこで、このような不具合を防止するため、クロック周波数を生成するのに用いる発振器の後段に周波数拡散をする部品を設けたり、発振器内部に周波数拡散機能を設けたりすることにより、周波数のピーク部分の不要輻射強度(放射ノイズ)を低減する方法が提案されている。即ち、図2のS1に示すようなスペクトル特性のクロック周波数は、周波数拡散器によりクロックを周波数拡散させることで図2のS2に示すようなスペクトル特性となり、不要輻射強度(放射ノイズ)はS1に比べて低減する。
従来より、CCD駆動クロックとして、発振精度が50ppm、100ppmといった高精度の基準クロックから生成することが一般的であるが、不要輻射強度の不具合への対策で周波数拡散を行った場合には、図3下図に示すように横軸を時間、縦軸を周波数とすると、時間経過と共に周波数が変化することになる。即ち、基準クロックの周波数(基準周波数)を中心として、±0.5%、±1.0%といった所定の幅で滑らかに周波数が推移するように構成されている。図3下図に示すように、規則正しい周波数拡散周期(変調周期)をもっており、基準周波数に対してクロック周期が短くなる方向(高周波側:+側)へ所定の変調幅分変化した後は、同じ特性カーブに沿ってクロック周期が長くなる方向(低周波側:−側)へ所定の変調幅分変化するといった変調サイクルを繰り返し、基準周波数に戻る。これにより、変調周期の1/2毎に基準周波数と位相があうタイミングが発生することになる。
図3上図は、この変調周期に対する画像レベルの変動を示しており、横軸を時間、縦軸を画像レベルとした場合、変調周期に同期して画像レベルが変動する。
CCD駆動クロックには、最終段バッファリセットクロックであるRSクロック、DCオフセットレベルへのクランプクロックであるCPクロックがある。RSクロックがHレベルでアクティブとすると、周波数拡散によりH期間幅(Hレベルの幅)が変化することにより、CCD出力のリセット期間出力レベルが変動する。CPクロックがHレベルでアクティブとすると、周波数拡散によりH期間幅が変化することにより、CCD出力のDCオフセット電位レベルが変動する。
また、CCD駆動クロックには、シフトレジスタ転送クロックであるφ1、φ2クロックがあり、このφ1、φ2クロックは、2つの信号のレベル差でCCD内部のシフトレジスタの電荷を転送する。φ1、φ2クロックのエッジが交差する部分をクロスポイントと呼んでおり、このクロスポイント間の幅が変化することにより、CCD出力波形が変動する。
また、CCD駆動クロックには、最終段転送クロックであるφ2Bクロックがあり、このφ2Bクロックの立ち下がりまたは立ち上がりに同期して、CCDからアナログ電圧が出力される。立ち下がり出力の場合は周波数拡散によりH期間幅が変化すると、また、立ち上がり出力の場合は周波数拡散によりL期間幅が変化すると、CCD出力波形が変動する。
これにより、CCDを駆動するタイミング信号の少なくとも1つをH期間またはL期間が固定幅となるタイミング信号とすることで、前記不具合を改善することが可能となる。この場合、当然ながら、CCD駆動クロックのうち、どれを周波数拡散クロックとし、どれをH期間またはL期間が固定幅となるクロックとするかを、任意に選択可能とすることが望ましい。通常、CCD駆動端子容量としては、シフトレジスタの電荷転送用クロック端子であるφ1、φ2クロック端子の容量は大きな値であり、RS、CP、φ2Bクロック端子の容量は小さな値となっていることが多い。容量の大きな端子を高周波で駆動する場合、放射ノイズのレベルが悪化する度合いは大きくなる。このことからも、CCD駆動クロックのうち、どれを周波数拡散クロックとし、どれをH期間またはL期間が固定幅となるクロックとするかを、選択可能とすることが望まれる。
また、本発明の第2の目的は、CCD駆動クロックに周波数拡散クロックを使用するか、それともH期間またはL期間が固定幅となるクロックを使用するかを選択することができる画像読取装置を提供することである。
また、本発明の第3の目的は、低コストにて読取画像にスジが発生する不具合を改善することができる画像読取装置を提供することである。
図5は、本発明の実施の形態に係る画像読取装置の備えるタイミング発生回路の構成を示したブロック図である。
図5を参照すると、タイミング発生回路は、発振器501、周波数拡散クロック発生部502及びCCD駆動クロック選択部506を備えており、CCD503、アナログ処理ASIC504(以後AFE504と記載)及びA/Dコンバータ505への各種タイミング信号を出力する。AFE504は、図1のアナログ信号処理回路110と等価である。
発振器501は、発振精度の高い水晶発振器または水晶振動子であり、一定周期で発振を繰り返し、基準クロックMCLKを生成する。
周波数拡散クロック発生部502は、発振器501からのMCLKを内部で周波数拡散クロックに変換し、この周波数拡散クロックからCCD503へのCCD駆動クロックとしてシフトレジスタ転送クロックであるφ1とφ2、最終段転送クロックφ2B、最終段バッファリセットクロックRS及びDCオフセットレベルへのクランプクロックCPを、AFE504へのサンプルホールドクロックSHD及びAFE504の入力オフセット電位へのクランプクロックCLPINを、A/Dコンバータ505へのAD変換クロックADCLKを生成する。なお、従来より採用されているスペクトラム拡散クロック発生IC(集積回路)であるSSFTG(Spread Spectrum Frequency Timing Generation)W180などを周波数拡散クロック発生部502に備えることで、発振器501からのMCLKを±1.0%の範囲で周波数変調させて周波数拡散クロックを得ることができる。
CCD駆動クロック選択部506は、CCD駆動クロックのうち、どれをH期間またはL期間が固定幅となるクロックとするかを選択する。このCCD駆動クロック選択部506は、例えば、周波数拡散クロック発生部502内部にレジスタを設け、外部からシリアルまたはパラレルデータバスでクロックの選択を可能としたり、CCD駆動クロックの個数分の入力を用意し、入力信号レベルでクロックの選択を可能とするなどの方法が考えられる。周波数拡散クロック発生部502は、CCD駆動クロック選択部506にてH期間またはL期間が固定幅となるクロックとするとの選択を受けたCCD駆動クロックを周波数拡散の無いクロックとして生成し、その他のCCD駆動クロックを周波数拡散クロックとして生成する。
当然ながら、CCD駆動クロック選択部506を設けない場合には、CCD駆動クロックのうち、どれを周波数拡散の有る周波数拡散クロックとし、どれを周波数拡散の無いH期間またはL期間が固定幅となるクロックとするかを周波数拡散クロック発生部502内部で固定とする構成をとってもよい。
図6は、CPクロック生成回路の例を示した図であり、図7は、そのタイミングチャートである。図7のタイミングチャートにおいて、基準クロックとは発振器501からの基準クロックMCLKのことであり、MCLKは回路内部で周波数拡散クロック(図中は拡散クロック)となる。このCPクロック生成回路の例では、基準クロック4周期でCCD503の駆動クロックタイミングの1周期とし、拡散クロックを4分周したクロックがCP_1として生成される。CP_1は、図6のDL(ディレイ素子)を通ることでt1遅れてCP_2となる。そして、CP_1とCP_2の負論理とのANDをとることで、H期間がt1固定のCP信号が生成される。
DL(ディレイ素子)としてはディレイラインなどを使用できるが、信号を遅延させることが可能な部品であれば特に規定はなく使用可能である。また、図示してはいないが、CP_1とCP_2の負論理とのAND出力(H期間がt1固定のCP信号)の負論理をとることで、L期間がt1固定のCP信号を生成することもできる。
図8は、RSクロック生成回路の例を示した図であり、図9は、そのタイミングチャートである。図9のタイミングチャートにおいて、基準クロックとは発振器501からの基準クロックMCLKのことであり、MCLKは回路内部で周波数拡散クロック(図中は拡散クロック)となる。このRSクロック生成回路の例では、基準クロック4周期でCCD503の駆動クロックタイミングの1周期とし、拡散クロックを4分周したクロックであるCPクロックをDL(ディレイ素子)を通すことでt2遅らせたクロックがRS_1として生成される。そして、RS_1の負論理とCPとのANDをとることで、H期間がt2固定のRS信号が生成される。
DL(ディレイ素子)としてはディレイラインなどを使用できるが、信号を遅延させることが可能な部品であれば特に規定はなく使用可能である。また、図示してはいないが、RS_1の負論理とCPとのAND出力(H期間がt2固定のRS信号)の負論理をとることで、L期間がt2固定のRS信号を生成することもできる。
このように、全てのCCD駆動クロックについて、周波数拡散の無いH期間またはL期間が固定幅となるクロックとするか否かを任意に選択可能とすることで、放射ノイズ対策と出力画像品質との関係にフレキシブルに対応することができる。
102 サンプルホールド回路
103 黒レベル補正回路
104 マルチプレクス回路
105 A/D変換回路
106 シェーディング補正回路
107 I/F
108 タイミング発生回路
109 マイコン
110 アナログ信号処理回路
501 発振器
502 周波数拡散クロック発生部
503 CCD
504 アナログ処理ASIC(AFE)
505 A/Dコンバータ
506 CCD駆動クロック選択部
Claims (5)
- 読取画像の光像を受光して受光量に応じたアナログ画像信号を出力する光電変換素子と、
基準クロックを発生させる基準クロック発生手段と、
前記基準クロック発生手段にて発生された基準クロックを周波数拡散させて周波数拡散クロックを発生させる周波数拡散クロック発生手段と、
前記周波数拡散クロック発生手段にて発生された周波数拡散クロックに同期して前記光電変換素子を駆動する複数の駆動クロックを発生させる駆動クロック発生手段と、を備え、
前記駆動クロック発生手段は、発生する複数の駆動クロックのうち、少なくとも1つををHレベルまたはLレベルが固定幅となる駆動クロックとすることを特徴とする画像読取装置。 - 読取画像の光像を受光して受光量に応じたアナログ画像信号を出力する光電変換素子と、
基準クロックを発生させる基準クロック発生手段と、
前記基準クロック発生手段にて発生された基準クロックを周波数拡散させて周波数拡散クロックを発生させる周波数拡散クロック発生手段と、
前記周波数拡散クロック発生手段にて発生された周波数拡散クロックに同期して前記光電変換素子を駆動する複数の駆動クロックを発生させる駆動クロック発生手段と、
前記駆動クロック発生手段にて発生される複数の駆動クロックについて、HレベルまたはLレベルを固定幅とするか否かの選択を受領する選択手段と、を備え、
前記駆動クロック発生手段は、前記選択手段にてHレベルまたはLレベルを固定幅とするとの選択を受領した駆動クロックをHレベルまたはLレベルが固定幅となる駆動クロックとすることを特徴とする画像読取装置。 - 前記選択手段と前記駆動クロック発生手段とを、単一のASIC(特定用途向け集積回路)に内蔵したことを特徴とする請求項2記載の画像読取装置。
- 前記駆動クロック発生手段は、HレベルまたはLレベルが固定幅となる駆動クロックを、前記周波数拡散クロック発生手段にて発生された周波数拡散クロックから生成することを特徴とする請求項1、請求項2または請求項3記載の画像読取装置。
- 前記駆動クロック発生手段は、HレベルまたはLレベルが固定幅となる駆動クロックを、HレベルまたはLレベルが固定幅となる駆動クロック以外の駆動クロックから生成することを特徴とする請求項1、請求項2または請求項3記載の画像読取装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003387809A JP4059500B2 (ja) | 2003-11-18 | 2003-11-18 | 画像読取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003387809A JP4059500B2 (ja) | 2003-11-18 | 2003-11-18 | 画像読取装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005151296A true JP2005151296A (ja) | 2005-06-09 |
JP2005151296A5 JP2005151296A5 (ja) | 2006-06-15 |
JP4059500B2 JP4059500B2 (ja) | 2008-03-12 |
Family
ID=34695061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003387809A Expired - Fee Related JP4059500B2 (ja) | 2003-11-18 | 2003-11-18 | 画像読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4059500B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1835724A2 (en) * | 2006-03-17 | 2007-09-19 | Ricoh Company, Ltd. | Black-level feedback device, image reading device, and black-level feedback control method |
JP2008211700A (ja) * | 2007-02-28 | 2008-09-11 | Canon Inc | 画像読取装置 |
JP2009081840A (ja) * | 2007-09-05 | 2009-04-16 | Ricoh Co Ltd | 信号発生器、画像読取装置および画像形成装置 |
JP2009200917A (ja) * | 2008-02-22 | 2009-09-03 | Nec Electronics Corp | 半導体集積回路 |
EP2150041A2 (en) | 2008-07-29 | 2010-02-03 | Ricoh Company, Limited | Image reading device and image forming apparatus |
WO2012124819A1 (en) * | 2011-03-15 | 2012-09-20 | Ricoh Company, Ltd. | Sampling clock generator circuit, and image reader and electronic device incorporating the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305663B2 (en) | 2007-09-05 | 2012-11-06 | Ricoh Company, Limited | Signal generator, image reading device, and image forming apparatus |
-
2003
- 2003-11-18 JP JP2003387809A patent/JP4059500B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1835724A2 (en) * | 2006-03-17 | 2007-09-19 | Ricoh Company, Ltd. | Black-level feedback device, image reading device, and black-level feedback control method |
EP1835724A3 (en) * | 2006-03-17 | 2009-03-25 | Ricoh Company, Ltd. | Black-level feedback device, image reading device, and black-level feedback control method |
US7719724B2 (en) | 2006-03-17 | 2010-05-18 | Ricoh Company, Ltd. | Black-level feedback device, image reading device, and black-level feedback control method |
JP2008211700A (ja) * | 2007-02-28 | 2008-09-11 | Canon Inc | 画像読取装置 |
JP2009081840A (ja) * | 2007-09-05 | 2009-04-16 | Ricoh Co Ltd | 信号発生器、画像読取装置および画像形成装置 |
JP2009200917A (ja) * | 2008-02-22 | 2009-09-03 | Nec Electronics Corp | 半導体集積回路 |
EP2150041A2 (en) | 2008-07-29 | 2010-02-03 | Ricoh Company, Limited | Image reading device and image forming apparatus |
EP2150041A3 (en) * | 2008-07-29 | 2011-09-14 | Ricoh Company, Ltd. | Image reading device and image forming apparatus |
US8248669B2 (en) | 2008-07-29 | 2012-08-21 | Ricoh Company, Limited | Image reading device and image forming apparatus |
WO2012124819A1 (en) * | 2011-03-15 | 2012-09-20 | Ricoh Company, Ltd. | Sampling clock generator circuit, and image reader and electronic device incorporating the same |
JP2012195681A (ja) * | 2011-03-15 | 2012-10-11 | Ricoh Co Ltd | サンプリングクロック生成回路、画像読取装置及び電子機器 |
US8957720B2 (en) | 2011-03-15 | 2015-02-17 | Ricoh Company, Ltd. | Sampling clock generator circuit, and image reader and electronic device incorporating the same |
Also Published As
Publication number | Publication date |
---|---|
JP4059500B2 (ja) | 2008-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4974930B2 (ja) | タイミング信号発生器及びそれを備えた画像読取装置 | |
JP5493397B2 (ja) | 画像読み取り装置、画像読み取り方法、および、画像形成装置 | |
US8305663B2 (en) | Signal generator, image reading device, and image forming apparatus | |
JP4045454B2 (ja) | アナログフロントエンド回路及び電子機器 | |
JP2007300467A (ja) | 固体撮像装置 | |
JP2008118366A (ja) | 画像読み取り装置及び画像形成装置 | |
JP2006222750A (ja) | アナログフロントエンド回路及び電子機器 | |
JP4059500B2 (ja) | 画像読取装置 | |
JP3052767B2 (ja) | イメージセンサの画像信号処理装置 | |
JP2021057836A (ja) | 信号補正装置、画像読取装置、画像処理装置、信号補正方法およびプログラム | |
JP5743526B2 (ja) | 画像読取装置、マルチファンクションプリンタ装置、及び画像読取方法 | |
EP2552117B1 (en) | Photoelectric transducer, image reading device, and image reading method | |
JP3259975B2 (ja) | 画像読取装置 | |
JP5262414B2 (ja) | 信号発生器、画像読取装置および画像形成装置 | |
JP2010087805A (ja) | 画像読取装置 | |
JP2000224392A (ja) | 撮像装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
JP2008141551A (ja) | スミア補正方法及びスミア補正ユニット | |
JPH0693765B2 (ja) | 撮像装置 | |
JP4196557B2 (ja) | 撮像装置 | |
JP4101192B2 (ja) | 画像読取装置及び画像処理装置 | |
JP2005176187A (ja) | 読み取りデバイス制御信号生成回路 | |
JP2007336485A (ja) | 画像読み取り装置及び画像形成装置 | |
JP4371244B2 (ja) | アナログフロントエンド回路及び電子機器 | |
JPH06261186A (ja) | イメージセンサの出力補正方法 | |
JP2012195873A (ja) | 信号処理回路と画像読取装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |