JPH06261186A - イメージセンサの出力補正方法 - Google Patents

Abstract

(57)【要約】 【目的】電荷転送方式のイメージセンサの出力補正方法
に関し、縦縞模様の発生を可及的に抑えて画像の再現性
を高めることを目的とする。 【構成】奇数画素及び偶数画素のそれぞれに対応した２
個のアナログシフトレジスタを有し、互いに逆相の２つ
のシフトクロック信号φ１，φ２に同期して各画素の光
電変換信号ＯＳを順に出力するように構成された電荷転
送方式のイメージセンサの出力補正方法であって、濃度
の均一な画素列を読み取ったときの奇数画素と偶数画素
との間の光電変換信号ＯＳの差Δｖに応じて、画素毎に
各アナログシフトレジスタの出力部の電荷を放電するた
めにイメージセンサ１に印加するリセット信号ＲＳの印
加タイミングを調整するように構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤイメージセンサ
に代表される電荷転送方式のイメージセンサの出力補正
方法に関し、ファクシミリ装置、イメージスキャナ装
置、及び複写機などの画像処理装置に利用される。

【０００２】ライン走査方式の画像読取り機構の光電変
換手段としてＣＣＤイメージセンサが広く用いられてい
る。ＣＣＤイメージセンサは、一列に並ぶ多数の撮像部
（１画素に対応した光電変換部）と、各撮像部に蓄積し
た電荷を内部で転送して順に光電変換信号として出力す
るアナログシフトレジスタとを有する。

【０００３】近年では、ライン走査の高速化及び高解像
度化に伴い、ＣＣＤイメージセンサを駆動するための各
種クロック信号の周波数が高くなる傾向にある。このた
め、１ラインの光電変換に割り当て可能な時間、すなわ
ち撮像部の電荷蓄積時間が短いことから、ＣＣＤイメー
ジセンサの出力レベルが低くなっており、画素間の出力
レベルのバラツキが無視できない状況になっている。

【０００４】

【従来の技術】一般にライン走査方式の画像読取り装置
では、２つのアナログシフトレジスタを有したいわゆる
デュアルチャネルレジスタ構成のＣＣＤイメージセンサ
が用いられている。

【０００５】この種のＣＣＤイメージセンサにおいて
は、一方のアナログシフトレジスタは奇数番目の各撮像
部から電荷を受け取るように設けられ、他方のアナログ
シフトレジスタは偶数番目の各撮像部から電荷を受け取
るように設けられており、各アナログシフトレジスタに
対して、これらが交互に光電変換信号を出力するように
シフトクロック信号（転送動作を規定する同期信号）が
印加される。デュアルチャネルレジスタ構成によれば、
単一のアナログシフトレジスタによって電荷を転送する
シングルチャネルレジスタ構成に比べて、１ラインの画
像密度（解像度）を２倍にすることができる。

【０００６】ところで、ＣＣＤイメージセンサを構成す
る撮像部及びアナログシフトレジスタなどの各部は、集
積技術を用いて半導体基板上に一括して形成される。し
かし、通常は、形成条件の微妙な差異などに起因して、
各撮像部の感度や各アナログシフトレジスタの動作特性
にバラツキが生じる。このため、濃度の一様な画像を読
み取った場合に、本来は均一であるべきＣＣＤイメージ
センサの出力レベルが、各画素の間及び奇数画素と偶数
画素との間で異なることになる。

【０００７】そこで、ＣＣＤイメージセンサによって読
み取った画像情報に基づいて、画面上又は用紙上で画像
を再現する際には、再現性を高めるためにＣＣＤイメー
ジセンサの出力を補正する必要がある。

【０００８】従来において、ＣＣＤイメージセンサの特
性に起因した出力レベルのバラツキは、原稿画像の走査
光のムラ（ハロゲンランプなどの配光ムラ）に起因した
バラツキとともに、いわゆるシェーディング補正によっ
て補正されていた。

【０００９】シェーディング補正においては、まず、基
準画像となる白色板の読取りが行われ、画素毎に光電変
換信号を量子化した１ライン分の画像データがラインメ
モリに格納される。次に、例えば各画素の画像データの
逆数が算出され、それらが補正値データとして画像デー
タと置き換えてラインメモリに格納される。なお、画像
データをそのまま補正値データとして記憶しておく場合
もある。

【００１０】そして、実際の画像の読取りに際して、各
画素について、画像データと補正値データとの乗算を行
うことにより、又は光電変換信号を量子化するＡＤ変換
の基準電圧を補正値データに応じて調整することによ
り、画像データの補正が行われる。

【００１１】

【発明が解決しようとする課題】上述のように、光電変
換信号の量子化段階又は量子化後の段階で、補正値デー
タに基づいて出力レベルを補正する方法は、比較的に画
素間の差の大きい出力レベルの補正には有効であるが、
補正値データの桁数（ビット数）が有限であることか
ら、微妙な差を完全に無くすことはできない。

【００１２】このため、従来では、特にアナログシフト
レジスタの動作特性に起因した奇数画素と偶数画素との
間の出力レベルの差が再生画像において縦縞模様の形で
現れ、画像品質が損なわれるという問題があった。

【００１３】本発明は、このような問題に鑑み、縦縞模
様の発生を可及的に抑えて画像の再現性を高める上で有
効なイメージセンサの出力補正方法を提供することを目
的としている。

【００１４】

【課題を解決するための手段】請求項１の発明に係る方
法は、上述の課題を解決するため、図１及び図２に示す
ように、奇数画素及び偶数画素のそれぞれに対応した２
個のアナログシフトレジスタ１３，１４を有し、互いに
逆相の２つのシフトクロック信号φ１，φ２に同期して
各画素の光電変換信号ＯＳを順に出力するように構成さ
れた電荷転送方式のイメージセンサ１の出力補正方法で
あって、濃度の均一な画素列を読み取ったときの前記奇
数画素と前記偶数画素との間の前記光電変換信号ＯＳの
差に応じて、画素毎に前記各アナログシフトレジスタ１
３，１４の出力部１３Ｂ，１４Ｂの電荷を放電するため
に前記イメージセンサ１に印加するリセット信号ＲＳの
印加タイミングを調整するように構成される。

【００１５】請求項２の発明に係る方法は、濃度の均一
な画素列を読み取ったときの前記奇数画素と前記偶数画
素との間の前記光電変換信号ＯＳの差に応じて、前記２
つのシフトクロック信号φ１，φ２の位相反転タイミン
グを調整するように構成される。

【００１６】請求項３の発明に係る方法は、前記リセッ
ト信号ＲＳの印加タイミングと、前記各シフトクロック
信号φ１，φ２の位相反転タイミングとを基準タイミン
グに対して同一時間方向にずらすように調整するように
構成される。

【００１７】請求項４の発明に係る方法は、１ライン内
の全ての画素について２つずつ順に注目して、互いに隣
接する前記奇数画素及び偶数画素の間の前記光電変換信
号ＯＳの差を検出し、個々の検出結果の累積情報α，
β，γに基づいて調整内容を設定し、前記リセット信号
ＲＳの印加タイミング及び前記各シフトクロック信号φ
１，φ２の位相反転タイミングの一方又は両方を調整す
るように構成される。

【００１８】

【作用】アナログシフトレジスタ１３，１４は、それぞ
れシフトクロック信号φ１，φ２に同期して、奇数画素
及び偶数画素のそれぞれに対応した電荷を内部で転送
し、転送終端の出力部１３Ｂ，１４Ｂから光電変換信号
ＯＳとして１画素ずつ交互に出力する。

【００１９】このとき、図５に示すように、シフトクロ
ック信号φ１，φ２のアクティブ期間である１画素の転
送期間Ｔｇにおいて、光電変換信号ＯＳの絶対値（出力
レベル）は、微視的には出力開始時点ｔｓから時定数に
依存して徐々に上昇する。そして、１画素の転送期間Ｔ
ｇの後半においてリセット信号ＲＳが印加されると、出
力部１３Ｂ，１４Ｂの出力部の電荷が例えば接地ライン
へ放出され、出力レベルは基準値（零）になる。つま
り、出力部１３Ｂ，１４Ｂは、リセット信号ＲＳによっ
て、次の画素の光電変換信号ＯＳの出力のために初期状
態へ戻される。

【００２０】さてここで、各アナログシフトレジスタ１
３，１４の間に構造上の微妙な差異があると、出力レベ
ルの推移（上昇）の様相が、奇数画素と偶数画素との間
で異なることになる。このため、光電変換信号ＯＳに基
づいて画像を再現するための信号処理に際して、例え
ば、１画素の転送期間Ｔｇ内の出力レベルの最大値を検
出して所定ビット数の画像データに変換（量子化）する
場合、又は出力開始から一定時間の経過後に出力レベル
をサンプリングし、そのサンプリング値を量子化する場
合において、奇数画素と偶数画素との間で量子化の対象
となる出力レベル（図５では各転送期間Ｔｇ内の最大
値）の差Δｖに起因した縦縞模様が再現画像に現れてし
まう。

【００２１】そこで、濃度の均一な画素列を読み取り、
一方（例えば奇数画素）の出力レベルが他方（例えば偶
数画素）の出力レベルに比べて小さいときには、奇数画
素に対応したアナログシフトレジスタ１３に対するリセ
ット信号ＲＳの印加タイミングを遅らせ、逆に奇数画素
の出力レベルが偶数画素の出力レベルに比べて大きいと
きには、偶数画素に対応したアナログシフトレジスタ１
４に対するリセット信号ＲＳの印加タイミングを遅らせ
るというように、出力レベルの差Δｖに応じてリセット
信号ＲＳの印加タイミングが調整される。

【００２２】１画素の転送期間Ｔｇ内でリセット信号Ｒ
Ｓの印加タイミングが遅い程、出力レベルの上昇が続い
て出力レベルの最大値が増大する。したがって、最大値
を量子化する場合には、タイミング調整量Δｔを適当に
選定することにより、奇数画素と偶数画素との間で出力
レベルを均一化することができ、１画素の転送期間Ｔｇ
内でのサンプリング値を量子化する場合にも、リセット
信号ＲＳの印加タイミングとともにサンプリング時期を
適当に選定することにより、奇数画素と偶数画素との間
で出力レベルを均一化することができる。

【００２３】また、濃度の均一な画素列を読み取ったと
きの出力レベルが大きい側のアナログシフトレジスタ１
３，１４について、電荷の転送開始を遅らせるように、
シフトクロック信号φ１，φ２の位相反転タイミングを
調整することにより、奇数画素と偶数画素との間の出力
レベルの均一化を図ることができる。この場合には、位
相反転タイミングが遅い程、出力レベルの推移期間（つ
まり出力部への電荷の流入時間）が短縮され、出力レベ
ルの最大値が小さくなる。

【００２４】

【実施例】図１は本発明を適用した画像読取り装置の信
号処理部２０の構成を示すブロック図、図２は図１のＣ
ＣＤイメージセンサ１の概略の構成を模式的に示す図で
ある。

【００２５】まず、図２において、ＣＣＤイメージセン
サ１は、デュアルチャネルレジスタ構成のラインセンサ
である。一列に並ぶ所定数の撮像部１０は、それぞれが
１画素に対応した光電変換手段であり、入射光強度に応
じた電荷を蓄積する。各撮像部１０に蓄積した電荷は、
１ラインの走査期間（ライン周期Ｔ）毎に印加されるシ
フト信号ＳＨに呼応して、瞬時にシフトゲート１２を介
してアナログシフトレジスタ１３，１４に移る。このと
き、１ラインの画素列の奇数番目の画素Ｇｏに対応した
撮像部１０の電荷はアナログシフトレジスタ１３に移
り、偶数番目の画素Ｇｅに対応した撮像部１０の電荷は
アナログシフトレジスタ１４に移る。

【００２６】各アナログシフトレジスタ１３，１４は、
互いに逆相の２つのシフトクロック信号φ１，φ２に同
期して、各画素の電荷をそれぞれの一端側の出力部１３
Ｂ，１４Ｂへ転送する。

【００２７】ＣＣＤイメージセンサ１では、各出力部１
３Ｂ，１４Ｂのそれぞれの電位レベルが、各画素の濃度
を示す光電変換信号ＯＳとして交互に出力される。出力
部１３Ｂ，１４Ｂの電荷は、１画素分の光電変換信号Ｏ
Ｓの転送期間Ｔｇ毎に印加されるリセット信号ＲＳに呼
応して、接地ラインなどへ流出する形で消失（つまり放
電）し、光電変換信号ＯＳの出力レベルは零になる。な
お、実際には、出力部１３Ｂ，１４Ｂと外部出力端子と
の間に出力インタフェースとして増幅器などが設けられ
ている。

【００２８】図１において、信号処理部２０は、ＣＣＤ
イメージセンサ１から出力された光電変換信号ＯＳを増
幅する増幅器２１、増幅された光電変換信号ＯＳの最大
出力レベルを画素毎に検出するためのピークホールド回
路２２、光電変換信号ＯＳの最大出力レベルを量子化す
るＡ／Ｄ変換器２３、量子化によって得られた画像デー
タＤに対して画質改善や画像編集のための処理を施す画
像処理部２４、主として走査光のムラに起因した光電変
換信号ＯＳのバラツキを補うためのシェーディング補正
部２５、ＣＣＤイメージセンサ１の制御信号を生成する
制御信号発生部２６、基準画像を読み取ったときの画像
データＤを格納するためのラインメモリ３０、プログラ
ムに従って後述の出力補正処理を含む各種の処理を行う
ＣＰＵ３１、及び、制御信号発生部２６によるリセット
信号ＲＳの生成を規定するリセット信号調整部３２から
構成されている。

【００２９】信号処理部２０では、奇数画素Ｇｏと偶数
画素Ｇｅとの間（厳密には奇数画素群と偶数画素群との
間）で差が生じるというデュアルチャネルレジスタ構成
に特有の光電変換信号ＯＳのバラツキに対して、リセッ
ト信号ＲＳのタイミング調整による補正が行われる。

【００３０】すなわち、ＣＰＵ３１は、１ライン内の全
ての画素について２つずつ順に注目し、ラインメモリ３
０から読み出した画像データＤに基づいて、互いに隣接
する奇数画素Ｇｏと偶数画素Ｇｅとの間の光電変換信号
ＯＳの差を検出し、個々の検出結果の累積情報に基づい
て調整内容を設定する。

【００３１】リセット信号調整部３２は、電源が投入さ
れている間において、ＣＰＵ３１が設定した調整内容を
記憶する。そして、制御信号発生部２６は、実際の原稿
画像の読取りに際して、調整内容に応じたタイミングの
リセット信号ＲＳを生成する。

【００３２】以下、このようなＣＣＤイメージセンサ１
に対する出力補正について、フローチャートに基づいて
さらに詳しく説明する。図３及び図４はＣＰＵ３１が実
行する出力補正処理のフローチャートである。

【００３３】まず、ＣＰＵ３１は、リセット信号調整部
３２に調整内容としてデフォルト値である無調整（印加
タイミングを基準タイミングとするもの）を登録し、バ
ラツキの度合いを示す３つのパラメータα，β，γの値
を全て「０」とする（＃１，２）。

【００３４】次に、図示しない原稿台ガラスの端部に基
準画像として設けられている白色板を読み取ったときの
画像データＤである基準画像データをラインメモリ３０
から読み込む（＃３）。なお、白色板の読取りはシェー
ディング補正処理において行われ、その際に基準画像デ
ータがラインメモリ３０及びシェーディング補正部２５
に格納される。

【００３５】基準画像データを読み込むと、ＣＰＵ３１
は、１ラインの先頭から順に２つの画素（互いに隣接す
る奇数画素及び偶数画素）に注目し、それらの基準画像
データの値を比較する（＃４）。

【００３６】奇数画素の値と偶数画素の値とが等しい場
合には、パラメータαの値に１を加える（＃５）。奇数
画素の値が偶数画素の値よりも大きい場合にはパラメー
タβの値に１を加える（＃６，７）。また、奇数画素の
値が偶数画素の値よりも小さい場合にはパラメータγの
値に１を加える（＃６，８）。

【００３７】このように１組の画素について基準画像デ
ータ値の比較及び比較結果に応じたパラメータ値の更新
を終えると、ＣＰＵ３１は次の２つの画素に注目して同
様の処理を繰り返す（＃９，１０）。

【００３８】続いて、ＣＰＵ３１は、３つのパラメータ
α、β、γの値に基づいて、補正の内容を決定する。す
なわち、最も値の大きいパラメータがいずれであるかを
調べ（＃１１〜１３）、パラメータαの値が最も大きい
場合はそのまま処理を終える。この場合、調整内容は無
調整となり、リセット信号ＲＳは基準タイミングでＣＣ
Ｄイメージセンサ１に印加されることになる。

【００３９】パラメータβの値が最も大きい場合（奇数
画素の出力レベルが偶数画素より高いという傾向がある
場合）には、偶数画素についてリセット信号ＲＳの印加
タイミングを一定時間だけ遅らすという調整内容をリセ
ット信号調整部３２に登録する。

【００４０】また、パラメータγの値が最も大きい場合
（偶数画素の出力レベルが奇数画素より高いという傾向
がある場合）には、奇数画素についてリセット信号ＲＳ
の印加タイミングを一定時間だけ遅らすという調整内容
をリセット信号調整部３２に登録する。

【００４１】図５はＣＣＤイメージセンサ１の出力補正
の様子を示す各信号のタイミングチャートである。図中
のリセット信号ＲＳ及び光電変換信号ＯＳにおいて、実
線は出力補正後の波形を示し、破線は出力補正前の波形
を示している。

【００４２】上述のように、リセット信号ＲＳの印加に
呼応して、アナログシフトレジスタ１３，１４の出力部
１３Ｂ，１４Ｂの電荷が放電し、光電変換信号ＯＳの出
力レベル（波高値の絶対値）は接地レベル（０レベル）
になる。そして、リセット信号ＲＳの印加が終わると、
光電変換信号ＯＳの出力レベルは暗電流によってほぼ一
定の黒レベルＶｂになる。

【００４３】一方のシフトクロック信号φ１がアクティ
ブ（図では２値論理のハイレベル）になると、光電変換
信号ＯＳの出力レベルは、信号φ１の位相反転タイミン
グから若干遅れて、黒レベルから画素濃度に応じたレベ
ルへ指数関数曲線を描くように上昇を続け、画素濃度に
応じたレベルにほぼ達した１画素の転送期間Ｔｇの後半
でリセット信号ＲＳに呼応して０レベルになる。

【００４４】次の転送期間Ｔｇでは、他方のシフトクロ
ック信号φ２がアクティブになり、光電変換信号ＯＳの
出力レベルは、再び黒レベルから指数関数曲線を描くよ
うに上昇した後、リセット信号ＲＳに呼応して０レベル
になる。

【００４５】図２で説明したＣＣＤイメージセンサ１の
構成から明らかなように、シフトクロック信号φ１がア
クティブである転送期間Ｔｇでは、光電変換信号ＯＳの
出力レベルは奇数画素Ｇｏの濃度を示し、シフトクロッ
ク信号φ２がアクティブである転送期間Ｔｇでは、光電
変換信号ＯＳの出力レベルは偶数画素Ｇｅの濃度を示
す。

【００４６】さて、出力補正前のリセット信号ＲＳは、
奇数画素Ｇｏと偶数画素Ｇｅとを区別することなく生成
されており、その周期は一定である。このため、アナロ
グシフトレジスタ１３，１４の特性の微妙な差異に起因
して、光電変換信号ＯＳの出力レベルの上昇の急峻の度
合いが異なる場合には、一様な濃度の画素列を読み取っ
たとしても、奇数画素Ｇｏと偶数画素Ｇｅとの間で、転
送期間Ｔｇ内の光電変換信号ＯＳの出力レベルの最大値
が異なる。

【００４７】図５の例では、奇数画素Ｇｏの出力レベル
が偶数画素Ｇｅに比べて小さく、レベル差Δｖが生じて
いる。そこで、本実施例では、出力レベルの小さい奇数
画素Ｇｏについて、リセット信号ＲＳが出力補正前の基
準タイミングに対して一定時間Δｔだけ遅らせて印加さ
れる。つまり、奇数画素Ｇｏについては、リセット信号
ＲＳの周期がＴｇから（Ｔｇ＋Δｔ）に延長される。な
お、これにともなって、必然的に偶数画素Ｇｅに対応し
たリセット信号ＲＳの周期は（Ｔｇ−Δｔ）になり、１
画素おきに周期の異なるリセット信号ＲＳによってＣＣ
Ｄイメージセンサ１が駆動されることになる。

【００４８】リセット信号ＲＳの印加タイミングの遅延
により、光電変換信号ＯＳの出力レベルが上昇するレベ
ル推移時間が長くなることから、奇数画素Ｇｏの出力レ
ベルの最大値が増大し、奇数画素Ｇｏと偶数画素Ｇｅと
の間で出力レベルが均一化される。

【００４９】図６は他の実施例に係る画像読取り装置の
信号処理部２０Ｓの構成を示すブロック図である。同図
において、図１と同一の機能を有した構成要素には同一
の符号を付し、その説明を省略する。

【００５０】信号処理部２０Ｓは、ＣＣＤイメージセン
サ１の各制御信号を生成する制御信号発生部２６Ｓと、
リセット信号ＲＳの生成を規定する調整内容の記憶を担
うリセット調整部３２と、シフトクロック信号φ１，φ
２の生成を規定する調整内容の記憶を担うシフトクロッ
ク信号調整部３３と、奇数画素Ｇｏと偶数画素Ｇｅとの
間の出力レベル差に応じて各調整内容を設定するＣＰＵ
３１Ｓとを有して構成されている。

【００５１】ＣＰＵ３１Ｓは、上述のＣＰＵ３１と同様
に、１ラインの全ての画素について２つずつ注目して基
準画像データの値を比較し、光電変換信号ＯＳのバラツ
キの度合いを示す３つのパラメータα，β，γの値に基
づいて、リセット信号ＲＳ及びシフトクロック信号φ
１，φ２の調整内容を決定し、決定した調整内容をリセ
ット調整部３２及びシフトクロック信号調整部３３にそ
れぞれ登録する。

【００５２】図７は図６の信号処理部２０ＳによるＣＣ
Ｄイメージセンサ１の出力補正の様子を示す各信号のタ
イミングチャートである。同図において、実線は出力補
正後の信号波形を示し、破線は出力補正前の信号波形を
示している。

【００５３】濃度の均一な画素列を読み取ったときの光
電変換信号ＯＳの出力レベルに、奇数画素Ｇｏと偶数画
素Ｇｅとの間で出力レベル差Δｖが生じた場合におい
て、出力レベルの小さい方（図では奇数画素Ｇｏ）につ
いては、リセット信号ＲＳが出力補正前の基準タイミン
グに対して一定時間Δｔ１だけ遅れて印加される。これ
により、奇数画素Ｇｏの出力レベルの最大値が所定値ｖ
１だけ増大する。

【００５４】また、出力レベルの大きい方（図では偶数
画素Ｇｅ）については、シフトクロック信号φ２の立上
りタイミング（インアクティブからアクティブに切り換
わる位相反転タイミング）が一定時間Δｔ２だけ遅延さ
れる。なお、シフトクロック信号φ１，φ２は相補関係
を有するので、シフトクロック信号φ２の遅延にともな
って、シフトクロック信号φ１の立下りタイミング（ア
クティブからインアクティブに切り換わる位相反転タイ
ミング）も遅延される。

【００５５】シフトクロック信号φ２の位相反転タイミ
ングの遅延によって、光電変換信号ＯＳの出力レベルの
推移期間が短縮され、出力レベルの最大値が所定値ｖ２
だけ小さくなる。

【００５６】つまり、リセット信号ＲＳの印加タイミン
グと、その直後のシフトクロック信号φ１，φ２の位相
反転タイミングとを、両方のタイミングを遅らせるか又
は早めるというように同一時間方向にシフトすることに
より、奇数画素Ｇｏ及び偶数画素Ｇｅのそれぞれの最大
値が互いの中間値に近づくように、光電変換信号ＯＳの
出力レベルが補正される。

【００５７】上述の実施例によれば、１ラインの全画素
について２つずつ注目して出力レベルを比較し、それら
比較結果の累積情報となるパラメータα，β，γの値に
基づいて補正の内容を設定するので、補正の高精度化を
図ることができる。

【００５８】図６の実施例によれば、出力レベル差Δｖ
の値が比較的に大きい場合にも、容易にリセット信号Ｒ
Ｓとシフトクロック信号φ１，φ２との間のマージンを
確保しつつ出力レベルを均一化することができる。

【００５９】上述の実施例において、タイミングのシフ
ト量である一定時間Δｔ，Δｔ１，Δｔ２は、実験結果
などに基づいて実用に支障のないように最適化すればよ
い。上述の実施例においては、出力レベルの小さい画素
について、リセット信号ＲＳの印加を遅らせるようにし
たが、逆に出力レベルの大きい画素について、リセット
信号ＲＳの印加を早めるようにしても、同様の効果が生
じる。

【００６０】上述の実施例においては、出力レベルのバ
ラツキの傾向に応じて、一定時間Δｔ，Δｔ１，Δｔ２
だけタイミングをシフトするという定性的な補正を行う
ものとして説明したが、レベル差Δｖの値に応じてシフ
ト量を変更するという定量的な補正を行うこともでき
る。

【００６１】上述の実施例においては、リセット信号Ｒ
Ｓのタイミングのみを、又はリセット信号ＲＳ及びとシ
フトクロック信号φ１，φ２のタイミングを調整する補
正方法を例示したが、シフトクロック信号φ１，φ２の
タイミングのみを調整して奇数画素Ｇｏと偶数画素Ｇｅ
との間の出力レベルの均一化を図ることもできる。

【００６２】

【発明の効果】本発明によれば、デュアルチャネル構成
のイメージセンサに特有の縦縞模様の発生を可及的に抑
えることができ、画像の再現性を高めることができる。

【図面の簡単な説明】

【図１】本発明を適用した画像読取り装置の信号処理部
の構成を示すブロック図である。

【図２】図１のＣＣＤイメージセンサの概略の構成を模
式的に示す図である。

【図３】図１のＣＰＵが実行する出力補正処理のフロー
チャートである。

【図４】図１のＣＰＵが実行する出力補正処理のフロー
チャートである。

【図５】ＣＣＤイメージセンサの出力補正の様子を示す
各信号のタイミングチャートである。

【図６】他の実施例に係る画像読取り装置の信号処理部
の構成を示すブロック図である。

【図７】図６の信号処理部によるＣＣＤイメージセンサ
の出力補正の様子を示す各信号のタイミングチャートで
ある。

【符号の説明】

１ ＣＣＤイメージセンサ（イメージセンサ） １３，１４ アナログシフトレジスタ １３Ｂ，１４Ｂ 出力部 φ１，φ２ シフトクロック信号 ＯＳ 光電変換信号 ＲＳ リセット信号 α，β，γ 累積情報

Claims (4)

【特許請求の範囲】
1. 【請求項１】奇数画素及び偶数画素のそれぞれに対応し
   た２個のアナログシフトレジスタ（１３）（１４）を有
   し、互いに逆相の２つのシフトクロック信号（φ１）
   （φ２）に同期して各画素の光電変換信号（ＯＳ）を順
   に出力するように構成された電荷転送方式のイメージセ
   ンサ（１）の出力補正方法であって、 濃度の均一な画素列を読み取ったときの前記奇数画素と
   前記偶数画素との間の前記光電変換信号（ＯＳ）の差に
   応じて、画素毎に前記各アナログシフトレジスタ（１
   ３）（１４）の出力部（１３Ｂ）（１４Ｂ）の電荷を放
   電するために前記イメージセンサ（１）に印加するリセ
   ット信号（ＲＳ）の印加タイミングを調整することを特
   徴とするイメージセンサの出力補正方法。
2. 【請求項２】奇数画素及び偶数画素のそれぞれに対応し
   た２個のアナログシフトレジスタ（１３）（１４）を有
   し、互いに逆相の２つのシフトクロック信号（φ１）
   （φ２）に同期して各画素の光電変換信号（ＯＳ）を順
   に出力するように構成された電荷転送方式のイメージセ
   ンサ（１）の出力補正方法であって、 濃度の均一な画素列を読み取ったときの前記奇数画素と
   前記偶数画素との間の前記光電変換信号（ＯＳ）の差に
   応じて、前記２つのシフトクロック信号（φ１）（φ
   ２）の位相反転タイミングを調整することを特徴とする
   イメージセンサの出力補正方法。
3. 【請求項３】奇数画素及び偶数画素のそれぞれに対応し
   た２個のアナログシフトレジスタ（１３）（１４）を有
   し、互いに逆相の２つのシフトクロック信号（φ１）
   （φ２）に同期して各画素の光電変換信号（ＯＳ）を順
   に出力するように構成された電荷転送方式のイメージセ
   ンサ（１）の出力補正方法であって、 濃度の均一な画素列を読み取ったときの前記奇数画素と
   前記偶数画素との間の前記光電変換信号（ＯＳ）の差に
   応じて、画素毎に前記各アナログシフトレジスタ（１
   ３）（１４）の出力部（１３Ｂ）（１４Ｂ）の電荷を放
   電するために前記イメージセンサ（１）に印加するリセ
   ット信号（ＲＳ）の印加タイミングと、前記２つのシフ
   トクロック信号（φ１）（φ２）の位相反転タイミング
   とを基準タイミングに対して同一時間方向にずらすよう
   に調整することを特徴とするイメージセンサの出力補正
   方法。
4. 【請求項４】１ライン内の全ての画素について２つずつ
   順に注目して、互いに隣接する前記奇数画素及び偶数画
   素の間の前記光電変換信号（ＯＳ）の差を検出し、個々
   の検出結果の累積情報（α）（β）（γ）に基づいて調
   整内容を設定することを特徴とする請求項１乃至請求項
   ３のいずれかに記載のイメージセンサの出力補正方法。