JP3224837B2 - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JP3224837B2 JP3224837B2 JP02140292A JP2140292A JP3224837B2 JP 3224837 B2 JP3224837 B2 JP 3224837B2 JP 02140292 A JP02140292 A JP 02140292A JP 2140292 A JP2140292 A JP 2140292A JP 3224837 B2 JP3224837 B2 JP 3224837B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- photoelectric conversion
- conversion element
- element array
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はフアクシミリ、デジタル
複写機などの、光電変換素子アレイ（ＣＣＤイメージセ
ンサ）を有する画像読取装置に関する。
複写機などの、光電変換素子アレイ（ＣＣＤイメージセ
ンサ）を有する画像読取装置に関する。
【０００２】
【従来の技術】ＣＣＤイメージセンサは、Ｐｎフオトダ
イオードが受光し発生した電荷を、電位のポテンシヤル
井戸を次々に転送することによつて出力部に導くもので
あるが、１つの井戸から隣の井戸へ電荷が転送される
時、必ずしも電荷が１００％隣の井戸へ転送されるとは
限らず、僅かの電荷が元の井戸に残つてしまう。元の井
戸に存在した電荷に対して、次の井戸に転送された電荷
の割合を「転送効率」と呼ぶが、この劣化は隣接画素と
のクロストーク増大により、得られる画像信号の解像度
（ＭＴＦ）を低下させ、出力歪を生じさせる。
イオードが受光し発生した電荷を、電位のポテンシヤル
井戸を次々に転送することによつて出力部に導くもので
あるが、１つの井戸から隣の井戸へ電荷が転送される
時、必ずしも電荷が１００％隣の井戸へ転送されるとは
限らず、僅かの電荷が元の井戸に残つてしまう。元の井
戸に存在した電荷に対して、次の井戸に転送された電荷
の割合を「転送効率」と呼ぶが、この劣化は隣接画素と
のクロストーク増大により、得られる画像信号の解像度
（ＭＴＦ）を低下させ、出力歪を生じさせる。
【０００３】特に、デジタル複写機は近年、高速・高画
質・高機能化が進み、ＣＣＤイメージセンサの高速駆動
による転送効率の低下、１画素信号の多階調化、高倍率
の画像拡大による劣化画像の顕像化が重なり、この出力
歪が問題となつてきている。転送効率が１００％の時、
白→黒への画像変化は図１３のように出力値１００から
０への完全な変化として得られ、４倍の画像拡大を画素
間に直線補間して３画素を挿入して実現すると図１４に
示すようになる。
質・高機能化が進み、ＣＣＤイメージセンサの高速駆動
による転送効率の低下、１画素信号の多階調化、高倍率
の画像拡大による劣化画像の顕像化が重なり、この出力
歪が問題となつてきている。転送効率が１００％の時、
白→黒への画像変化は図１３のように出力値１００から
０への完全な変化として得られ、４倍の画像拡大を画素
間に直線補間して３画素を挿入して実現すると図１４に
示すようになる。
【０００４】
【発明が解決しようとする課題】しかし転送効率が劣化
した現実の状態においては、図１５のように出力値１０
０から０への完全な変化とならず、クロストークによる
出力が発生する。これを同様に画像拡大すると図１６の
ようになり、完全な黒に至るまでに１０画素以上を必要
とする。この画信号を２値化して可視像化していた従来
の装置ではともかく、今後の多階調プリンタにおいては
これは、はつきりボケとして観測される。また多くのＣ
ＣＤイメージセンサは、転送段数の軽減と動作の高速化
のため、複数の転送用シフトレジスタを設けているが、
各々のシフトレジスタにおいて転送効率を完全に一致さ
せることは難しいので、例えば、２つのシフトレジスタ
群を有するダブルチヤネルＣＣＤにおいて、片チヤネル
のみに転送効率劣化が生じると、図１７のように○で示
す画素出力に歪があり、△で示す画素出力には歪がない
という具合に交互に歪が現れ、これを画像拡大すると図
１０に示すものとなり、実際には縞模様として観測され
る。なお、図１４、図１６、図１８において、●は画像
拡大により補間挿入された画素を示す。
した現実の状態においては、図１５のように出力値１０
０から０への完全な変化とならず、クロストークによる
出力が発生する。これを同様に画像拡大すると図１６の
ようになり、完全な黒に至るまでに１０画素以上を必要
とする。この画信号を２値化して可視像化していた従来
の装置ではともかく、今後の多階調プリンタにおいては
これは、はつきりボケとして観測される。また多くのＣ
ＣＤイメージセンサは、転送段数の軽減と動作の高速化
のため、複数の転送用シフトレジスタを設けているが、
各々のシフトレジスタにおいて転送効率を完全に一致さ
せることは難しいので、例えば、２つのシフトレジスタ
群を有するダブルチヤネルＣＣＤにおいて、片チヤネル
のみに転送効率劣化が生じると、図１７のように○で示
す画素出力に歪があり、△で示す画素出力には歪がない
という具合に交互に歪が現れ、これを画像拡大すると図
１０に示すものとなり、実際には縞模様として観測され
る。なお、図１４、図１６、図１８において、●は画像
拡大により補間挿入された画素を示す。
【０００５】本発明はこのような背景に基づいてなされ
たものであり、前述の転送効率に起因する画像歪を補正
することにより、高解像度、高階調性が得られる画像読
取装置を提供することを目的とする。
たものであり、前述の転送効率に起因する画像歪を補正
することにより、高解像度、高階調性が得られる画像読
取装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的は、アレイ状に
配置された光電変換素子の出力電荷を順次転送し、時系
列に出力する光電変換素子アレイと、該光電変換素子ア
レイの出力をアナログ−デジタル変換する変換手段と、
該変換手段の出力に対し、前記光電変換素子アレイの転
送効率に起因する出力歪を補正する補正手段とを備え、
前記補正手段は、前記光電変換素子アレイが有する複数
の転送用シフトレジスタに対応して、各々独立にその転
送効率に起因する出力歪を補正する第１の手段により達
成される。また、上記目的は、アレイ状に配置された光
電変換素子の出力電荷を順次転送し、時系列に出力する
光電変換素子アレイと、該光電変換素子アレイの出力を
アナログ−デジタル変換する変換手段と、該変換手段の
出力に対し、前記光電変換素子アレイの転送効率に起因
する出力歪を補正する補正手段とを備え、前記変換手段
の出力ビツト数ｍと前記補正手段の出力ビツト数ｎとの
間に、 ｍ＞ｎ （ｍ，ｎ≠０） なる関係を有する第２の手段により達成される。 また、
上記目的は、アレイ状に配置された光電変換素子の出力
電荷を順次転送し、時系列に出力する光電変換素子アレ
イと、該光電変換素子アレイの出力をアナログ−デジタ
ル変換する変換手段と、該変換手段の出力に対し、前記
光電変換素子アレイの転送効率に起因する出力歪を補正
する補正手段とを備え、前記光電変換素子アレイと変換
手段と補正手段とを、あるいは前記変換手段と補正手段
とをモノリシツク化する第３の手段により達成される。
配置された光電変換素子の出力電荷を順次転送し、時系
列に出力する光電変換素子アレイと、該光電変換素子ア
レイの出力をアナログ−デジタル変換する変換手段と、
該変換手段の出力に対し、前記光電変換素子アレイの転
送効率に起因する出力歪を補正する補正手段とを備え、
前記補正手段は、前記光電変換素子アレイが有する複数
の転送用シフトレジスタに対応して、各々独立にその転
送効率に起因する出力歪を補正する第１の手段により達
成される。また、上記目的は、アレイ状に配置された光
電変換素子の出力電荷を順次転送し、時系列に出力する
光電変換素子アレイと、該光電変換素子アレイの出力を
アナログ−デジタル変換する変換手段と、該変換手段の
出力に対し、前記光電変換素子アレイの転送効率に起因
する出力歪を補正する補正手段とを備え、前記変換手段
の出力ビツト数ｍと前記補正手段の出力ビツト数ｎとの
間に、 ｍ＞ｎ （ｍ，ｎ≠０） なる関係を有する第２の手段により達成される。 また、
上記目的は、アレイ状に配置された光電変換素子の出力
電荷を順次転送し、時系列に出力する光電変換素子アレ
イと、該光電変換素子アレイの出力をアナログ−デジタ
ル変換する変換手段と、該変換手段の出力に対し、前記
光電変換素子アレイの転送効率に起因する出力歪を補正
する補正手段とを備え、前記光電変換素子アレイと変換
手段と補正手段とを、あるいは前記変換手段と補正手段
とをモノリシツク化する第３の手段により達成される。
【０００７】また、上記目的は、アレイ状に配置された
光電変換素子の出力を順次転送し、時系列にその出力を
得る光電変換素子アレイと、該光電変換素子アレイの出
力をアナログ−デジタル変換する変換手段と、前記光電
変換素子アレイの有効画素列の最後端より所定の素子分
だけ後方に配置された１画素分の感光素子出力値によ
り、前記光電変換素子アレイの転送効率を算出し、自己
設定する設定手段と、前記変換手段の出力に対して、前
記光電変換素子アレイの転送効率に起因する出力歪を補
正する補正手段とを備えた第４の手段により達成され
る。また、上記目的は、第４の手段において、Ｑ n （ｎ
＝１，２…）をＡ／Ｄ変換出力、Ｄ n （ｎ＝１，２…）
を補正後出力、εを転送効率とした時、 Ｄ n ≒（１／ε n ）・｛Ｑ n −（ｎ−１）（１−ε）・
Ｑ n - 1 ＋〔（ｎ−１）（ｎ−２）／２〕（１−ε） 2
・Ｑ n - 2 ｝ なる近似演算を行う第５の手段により達成される。 ま
た、上記目的は、第４の手段において、Ｑ n （ｎ＝１，
２…）をＡ／Ｄ変換出力、Ｄ n （ｎ＝１，２…）を補正
後出力、εを転送効率とした時、 Ｄ n ＝（１／ε n ）・｛Ｑ n − n - 1 Ｃ 1 ・（１−ε）
・Ｑ n - 1 ＋ n - 1 Ｃ 2 ・（１−ε） 2 ・Ｑ n - 2 …＋
（−１） n - 2 ・ n - 1 Ｃ n - 2 ・（１−ε） n - 2 ・
Ｑ 2 ＋（−１） n - 1 ・（１−ε） n - 1 ・Ｑ 1 ｝ なる近似演算を行うと共に、前記設定手段の設定する転
送効率の値に従い、前記補正手段が行う前記演算の項数
を決定することにより、装置の状態に応じた必要十分な
近似演算を行う第６の手段により達成される。また、上
記目的は、第４の手段において、実際の画像読取動作に
先立つて、前記設定手段により算出された転送効率に従
い前記補正手段の演算パラメータを算出しその算出結果
をデータ化し、画像読み取り時に前記補正手段がこのデ
ータを用いて補正演算を行う第７の手段により達成され
る。
光電変換素子の出力を順次転送し、時系列にその出力を
得る光電変換素子アレイと、該光電変換素子アレイの出
力をアナログ−デジタル変換する変換手段と、前記光電
変換素子アレイの有効画素列の最後端より所定の素子分
だけ後方に配置された１画素分の感光素子出力値によ
り、前記光電変換素子アレイの転送効率を算出し、自己
設定する設定手段と、前記変換手段の出力に対して、前
記光電変換素子アレイの転送効率に起因する出力歪を補
正する補正手段とを備えた第４の手段により達成され
る。また、上記目的は、第４の手段において、Ｑ n （ｎ
＝１，２…）をＡ／Ｄ変換出力、Ｄ n （ｎ＝１，２…）
を補正後出力、εを転送効率とした時、 Ｄ n ≒（１／ε n ）・｛Ｑ n −（ｎ−１）（１−ε）・
Ｑ n - 1 ＋〔（ｎ−１）（ｎ−２）／２〕（１−ε） 2
・Ｑ n - 2 ｝ なる近似演算を行う第５の手段により達成される。 ま
た、上記目的は、第４の手段において、Ｑ n （ｎ＝１，
２…）をＡ／Ｄ変換出力、Ｄ n （ｎ＝１，２…）を補正
後出力、εを転送効率とした時、 Ｄ n ＝（１／ε n ）・｛Ｑ n − n - 1 Ｃ 1 ・（１−ε）
・Ｑ n - 1 ＋ n - 1 Ｃ 2 ・（１−ε） 2 ・Ｑ n - 2 …＋
（−１） n - 2 ・ n - 1 Ｃ n - 2 ・（１−ε） n - 2 ・
Ｑ 2 ＋（−１） n - 1 ・（１−ε） n - 1 ・Ｑ 1 ｝ なる近似演算を行うと共に、前記設定手段の設定する転
送効率の値に従い、前記補正手段が行う前記演算の項数
を決定することにより、装置の状態に応じた必要十分な
近似演算を行う第６の手段により達成される。また、上
記目的は、第４の手段において、実際の画像読取動作に
先立つて、前記設定手段により算出された転送効率に従
い前記補正手段の演算パラメータを算出しその算出結果
をデータ化し、画像読み取り時に前記補正手段がこのデ
ータを用いて補正演算を行う第７の手段により達成され
る。
【０００８】また、上記目的は、アレイ状に配置された
光電変換素子の出力を順次転送し、時系列にその出力を
得る光電変換素子アレイと、該光電変換素子アレイの出
力をアナログ−デジタル変換する変換手段と、該変換手
段の出力に対して、転送効率に起因する前記光電変換素
子アレイの出力歪を補正する第１の補正手段と、該第１
の補正手段の出力に対して、前記光電変換素子アレイの
暗時の出力に基づいてデータを補正する第２の補正手段
とを備えた第８の手段により達成される。
光電変換素子の出力を順次転送し、時系列にその出力を
得る光電変換素子アレイと、該光電変換素子アレイの出
力をアナログ−デジタル変換する変換手段と、該変換手
段の出力に対して、転送効率に起因する前記光電変換素
子アレイの出力歪を補正する第１の補正手段と、該第１
の補正手段の出力に対して、前記光電変換素子アレイの
暗時の出力に基づいてデータを補正する第２の補正手段
とを備えた第８の手段により達成される。
【０００９】また、上記目的は、アレイ状に配置された
光電変換素子の出力を順次転送し、時系列にその出力を
得る光電変換素子アレイと、該光電変換素子アレイの出
力をアナログ−デジタル変換する変換手段と、該変換手
段の出力に対して、転送効率に起因する前記光電変換素
子アレイの出力歪を補正する第１の補正手段と、該第１
の補正手段の出力に対して、前記光電変換素子アレイの
出力感度ばらつきを補正する第２の補正手段とを備えた
第９の手段により達成される。
光電変換素子の出力を順次転送し、時系列にその出力を
得る光電変換素子アレイと、該光電変換素子アレイの出
力をアナログ−デジタル変換する変換手段と、該変換手
段の出力に対して、転送効率に起因する前記光電変換素
子アレイの出力歪を補正する第１の補正手段と、該第１
の補正手段の出力に対して、前記光電変換素子アレイの
出力感度ばらつきを補正する第２の補正手段とを備えた
第９の手段により達成される。
【００１０】
【作用】第１ないし第３の手段においては、Ａ／Ｄ変換
手段の出力に対し、光電変化素子アレイの転送効率に起
因する出力歪を補正する。
手段の出力に対し、光電変化素子アレイの転送効率に起
因する出力歪を補正する。
【００１１】第４ないし第７の手段においては、光電変
換素子アレイの有効画素列の最後端より所定の素子分だ
け後方に配置された１画素分の感光素子出力値により、
算出された転送効率に起因する光電変換素子アレイの出
力歪を補正する。
換素子アレイの有効画素列の最後端より所定の素子分だ
け後方に配置された１画素分の感光素子出力値により、
算出された転送効率に起因する光電変換素子アレイの出
力歪を補正する。
【００１２】第８の手段においては、第１の補正手段
で、Ａ／Ｄ変換手段の出力に対して、転送効率に起因す
る光電変換素子アレイの出力歪を補正し、また第２の補
正手段で、第１の補正手段の出力に対して、光電変換素
子アレイの暗示の出力に基づいてデータを補正する。
で、Ａ／Ｄ変換手段の出力に対して、転送効率に起因す
る光電変換素子アレイの出力歪を補正し、また第２の補
正手段で、第１の補正手段の出力に対して、光電変換素
子アレイの暗示の出力に基づいてデータを補正する。
【００１３】第９の手段においては、第１の補正手段
で、Ａ／Ｄ変換手段の出力に対して、転送効率に起因す
る光電変換素子アレイの出力歪を補正し、また第２の補
正手段で、第１の補正手段の出力に対して、光電変換素
子アレイの出力感度ばらつきを補正する。
で、Ａ／Ｄ変換手段の出力に対して、転送効率に起因す
る光電変換素子アレイの出力歪を補正し、また第２の補
正手段で、第１の補正手段の出力に対して、光電変換素
子アレイの出力感度ばらつきを補正する。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１５】図１は電荷シフトのモデルでＤ1 ，Ｄ2 ，
Ｄ3 …はフオトダイオードが発生した電荷であり、各画
素出力の真値である。１番目シフトで、Ｄ1 はＱ1 とし
てＣＣＤイメージセンサの外部に出力され、Ｄ2 はＤ
2 1 、Ｄ3 はＤ3 1 に各々シフトされる。２番目シフト
ではＤ2 1 がＱ2 として出力され、Ｄ3 1 はＤ3 2 に、
Ｄ4 1 はＤ4 2 に各々内部シフトされる。ここで転送効
率が１（１００％）であれば、Ｑ1 はＤ1 に、Ｑ2 はＤ
2 に完全に一致する。ここで、転送効率をεとすると第
１番目〜第３番目シフトは図５のようになる。
Ｄ3 …はフオトダイオードが発生した電荷であり、各画
素出力の真値である。１番目シフトで、Ｄ1 はＱ1 とし
てＣＣＤイメージセンサの外部に出力され、Ｄ2 はＤ
2 1 、Ｄ3 はＤ3 1 に各々シフトされる。２番目シフト
ではＤ2 1 がＱ2 として出力され、Ｄ3 1 はＤ3 2 に、
Ｄ4 1 はＤ4 2 に各々内部シフトされる。ここで転送効
率が１（１００％）であれば、Ｑ1 はＤ1 に、Ｑ2 はＤ
2 に完全に一致する。ここで、転送効率をεとすると第
１番目〜第３番目シフトは図５のようになる。
【００１６】そして、このＤ1 ，Ｄ2 …Ｄn をＱ1 ，Ｑ
2 …Ｑn で解くと、図６に示す補正式（１）が得られ
る。
2 …Ｑn で解くと、図６に示す補正式（１）が得られ
る。
【００１７】ところで、画素密度４００ＤＰＩでＡ３原
稿を読み取るには５０００画素程度のＣＣＤリニアセン
サが必要となり、この殆どがシフト段数の軽減、高速動
作を目的としてダブルチヤネル（転送用シフトレジスタ
が２系統あり、各々が偶数番目の画素列、奇数番目の画
素列のシフトを受け持つ）型であり、最終画素出力には
約２５００段のシフトを要する。動作周波数によるが、
一般に全転送効率ＴＴＥは０．９（９０％）以上はあ
り、この場合、シフト１段あたりで示す転送効率εは
０．９９９９５以上（ε≒０．９1 /2 5 0 0 ）である
ことを示している。ここで、（１）式においてＱn - 3
にかかる係数の値はε＝０．９９９９５とすると、ｎ＝
２５００の時が最大値となり、 〔１／（０．９９９９５）2 5 0 0 〕・2 4 9 9 Ｃ3 ・
（１−０．９９９９５）3 ≒０．０００３７ となる。ＡＤ変換が８ビツトとすると最大値は２５５
で、この時、Ｑn - 3 の項の演算結果は０．０９で完全
に無視できることとなる。一般にＡＤ変換器の量子化誤
差は±１／２ＬＳＢ、つまり±０．５であり、この半分
の値以下となる項を無視するとすると、Ｑn - 3 の項に
関しては、 〔１／ε2 5 0 0 〕・2 4 9 9 Ｃ3 ・（１−ε）3 ×２
５５≦０．２５より、ε≧０．９９９９３１７…となつ
て、ε≧０．９９９９３２の時無視できる。
稿を読み取るには５０００画素程度のＣＣＤリニアセン
サが必要となり、この殆どがシフト段数の軽減、高速動
作を目的としてダブルチヤネル（転送用シフトレジスタ
が２系統あり、各々が偶数番目の画素列、奇数番目の画
素列のシフトを受け持つ）型であり、最終画素出力には
約２５００段のシフトを要する。動作周波数によるが、
一般に全転送効率ＴＴＥは０．９（９０％）以上はあ
り、この場合、シフト１段あたりで示す転送効率εは
０．９９９９５以上（ε≒０．９1 /2 5 0 0 ）である
ことを示している。ここで、（１）式においてＱn - 3
にかかる係数の値はε＝０．９９９９５とすると、ｎ＝
２５００の時が最大値となり、 〔１／（０．９９９９５）2 5 0 0 〕・2 4 9 9 Ｃ3 ・
（１−０．９９９９５）3 ≒０．０００３７ となる。ＡＤ変換が８ビツトとすると最大値は２５５
で、この時、Ｑn - 3 の項の演算結果は０．０９で完全
に無視できることとなる。一般にＡＤ変換器の量子化誤
差は±１／２ＬＳＢ、つまり±０．５であり、この半分
の値以下となる項を無視するとすると、Ｑn - 3 の項に
関しては、 〔１／ε2 5 0 0 〕・2 4 9 9 Ｃ3 ・（１−ε）3 ×２
５５≦０．２５より、ε≧０．９９９９３１７…となつ
て、ε≧０．９９９９３２の時無視できる。
【００１８】Ｑn - 2 の項に関しては、 〔１／ε2 5 0 0 〕・2 4 9 9 Ｃ2 ・（１−ε）2 ×２
５５≦０．２５より、ε≧０．９９９９８２６…となつ
て、ε≧０．９９９９８３の時無視できる。
５５≦０．２５より、ε≧０．９９９９８２６…となつ
て、ε≧０．９９９９８３の時無視できる。
【００１９】以上より（１）式は、ε≧０．９９９９８
３の時、図７に示す（２）式と、また、ε≧０．９９９
９３２の時、図７に示す（３）式と近似できる。
３の時、図７に示す（２）式と、また、ε≧０．９９９
９３２の時、図７に示す（３）式と近似できる。
【００２０】このような近似またはεの値による適応型
の近似により、ハードウエアの規模を小さくし、かつ、
補正精度を低下させない動作が可能になる。
の近似により、ハードウエアの規模を小さくし、かつ、
補正精度を低下させない動作が可能になる。
【００２１】図２のモデルのように有効画素Ｄ1 〜Ｄ
n - 5 の最後端より４画素分の光シールド画素を隔てて
Ｄn 画素を配置すると、Ｄn に対応する出力Ｑn にはＤ
n - 5の影響が殆どないことは前述した。また、Ｄ
n - 4 〜Ｄn - 1 の値は０であるので、第ｎ番目シフト
およびｎ＋１番目シフトは図８に示すようになり、Ｑn
とＱn + 1 は図９に示すようになり、図１０に示す
（４）式が得られる。
n - 5 の最後端より４画素分の光シールド画素を隔てて
Ｄn 画素を配置すると、Ｄn に対応する出力Ｑn にはＤ
n - 5の影響が殆どないことは前述した。また、Ｄ
n - 4 〜Ｄn - 1 の値は０であるので、第ｎ番目シフト
およびｎ＋１番目シフトは図８に示すようになり、Ｑn
とＱn + 1 は図９に示すようになり、図１０に示す
（４）式が得られる。
【００２２】以上より、転送効率εは図２におけるＤn
（ＴＴＥ画素と呼ばれる）に対応する出力Ｑn と次の出
力Ｑn + 1 を観測することにより得られる。
（ＴＴＥ画素と呼ばれる）に対応する出力Ｑn と次の出
力Ｑn + 1 を観測することにより得られる。
【００２３】装置ごとのＣＣＤラインセンサの転送効率
ばらつきや駆動クロツクの位相および波形ばらつき等に
よる差異はこのようにＴＴＥ画素の観測により装置固有
の転送効率の値を求め、この値により（１）式ないしは
近似式（２），（３）で補正することにより完全に吸収
でき、装置間でばらつきのない経時変化に影響されない
画像出力信号を得ることができる。
ばらつきや駆動クロツクの位相および波形ばらつき等に
よる差異はこのようにＴＴＥ画素の観測により装置固有
の転送効率の値を求め、この値により（１）式ないしは
近似式（２），（３）で補正することにより完全に吸収
でき、装置間でばらつきのない経時変化に影響されない
画像出力信号を得ることができる。
【００２４】ＣＣＤイメージセンサは全転送効率（前述
したＱn とＱn + 1 より、Ｑn ／Ｑn ＋Ｑn + 1 で定義
される）の改善および高速動作を可能とする目的で、電
荷転送用アナログシフトレジスタを複数有するものがあ
る。例えばダブルチヤネルと呼ばれる２系統のシフトレ
ジスタを有するものは一般に奇数画素列（Ｄ1 ，Ｄ3，
Ｄ5 …）と偶数画素列（Ｄ2 ，Ｄ4 ，Ｄ6 …）の転送を
分離して行う。
したＱn とＱn + 1 より、Ｑn ／Ｑn ＋Ｑn + 1 で定義
される）の改善および高速動作を可能とする目的で、電
荷転送用アナログシフトレジスタを複数有するものがあ
る。例えばダブルチヤネルと呼ばれる２系統のシフトレ
ジスタを有するものは一般に奇数画素列（Ｄ1 ，Ｄ3，
Ｄ5 …）と偶数画素列（Ｄ2 ，Ｄ4 ，Ｄ6 …）の転送を
分離して行う。
【００２５】この場合、転送効率の低下によるクロスト
ークは奇数画素間、偶数画素間で発生するため、補正動
作も両チヤネル独立して行う必要がある。
ークは奇数画素間、偶数画素間で発生するため、補正動
作も両チヤネル独立して行う必要がある。
【００２６】画像の読取動作を開始する依然にＴＴＥ画
素の観測により転送効率εを求め、例えば（２）式にお
ける２つのパラメータ１／εn ，１／εn （ｎ−１）
（１−ε）を各転送段数に従い、１段目からｎ段目まで
演算し、それぞれレジスタないしはメモリに格納してお
く作業をマイクロプロセツサ等で行つておけば、画像読
取動作時の補正演算は２度の乗算と１度の加算で実現で
き、これをハードウエア化することにより、画素読み出
し周波数に同期した速度でリアルタイムの補正動作が実
現できる。
素の観測により転送効率εを求め、例えば（２）式にお
ける２つのパラメータ１／εn ，１／εn （ｎ−１）
（１−ε）を各転送段数に従い、１段目からｎ段目まで
演算し、それぞれレジスタないしはメモリに格納してお
く作業をマイクロプロセツサ等で行つておけば、画像読
取動作時の補正演算は２度の乗算と１度の加算で実現で
き、これをハードウエア化することにより、画素読み出
し周波数に同期した速度でリアルタイムの補正動作が実
現できる。
【００２７】通常、デジタル複写機、フアクシミリ等で
はＣＣＤイメージセンサの暗時の出力による補正（オフ
セツト補正）および画素感度、光量むらの補正（シエー
デイング補正）を行うが、転送効率に起因する出力歪を
補正し、真の画素出力を得た後、これらの補正動作を行
わせるという補正順序が正しい。
はＣＣＤイメージセンサの暗時の出力による補正（オフ
セツト補正）および画素感度、光量むらの補正（シエー
デイング補正）を行うが、転送効率に起因する出力歪を
補正し、真の画素出力を得た後、これらの補正動作を行
わせるという補正順序が正しい。
【００２８】図３は一実施例に係るブロツク図である。
【００２９】１０１は原稿であり、図示しない光源によ
る反射光をレンズ１０２により縮小し、ＣＣＤリニアイ
メージセンサ（ＣＣＤ）１０３に結像させる。ＣＣＤ１
０３はタイミング制御部１１１の駆動信号に従い、受光
した光量に応じた電荷を発生し、偶数画素、奇数画素別
々に電圧信号として時系列に出力する。１０４はアナロ
グ処理部で、ＣＣＤ１０３の出力の増幅、レベル変換、
偶数／奇数画素の合成（ミキシング）を行い、これをＡ
／Ｄ変換器１０５でデジタルデータに変換する。１１３
は制御部で、マイクロプロセツサとＲＯＭ、ＲＡＭ、Ｉ
／Ｏ等の周辺回路とで構成され、以下に記述するモード
で動作する。ここでＣＣＤ１０３は図４にモデル化した
ものとする。
る反射光をレンズ１０２により縮小し、ＣＣＤリニアイ
メージセンサ（ＣＣＤ）１０３に結像させる。ＣＣＤ１
０３はタイミング制御部１１１の駆動信号に従い、受光
した光量に応じた電荷を発生し、偶数画素、奇数画素別
々に電圧信号として時系列に出力する。１０４はアナロ
グ処理部で、ＣＣＤ１０３の出力の増幅、レベル変換、
偶数／奇数画素の合成（ミキシング）を行い、これをＡ
／Ｄ変換器１０５でデジタルデータに変換する。１１３
は制御部で、マイクロプロセツサとＲＯＭ、ＲＡＭ、Ｉ
／Ｏ等の周辺回路とで構成され、以下に記述するモード
で動作する。ここでＣＣＤ１０３は図４にモデル化した
ものとする。
【００３０】第１の動作モード 制御部１１３は実際の画像の読み取り動作に先立つて、
まず光源を点灯し、白基準板ないしは白紙原稿のような
ものをＣＣＤ１０３に結像させる。スイツチＳ１，Ｓ３
をオン、Ｓ２，Ｓ４をオフの状態にして、タイミング制
御部１１１からの主走査方向の画素カウント値をメモリ
１１２にアドレスとして与え、ＡＤＣ１０５の出力をデ
ータとしてメモリ１１２に格納させる。
まず光源を点灯し、白基準板ないしは白紙原稿のような
ものをＣＣＤ１０３に結像させる。スイツチＳ１，Ｓ３
をオン、Ｓ２，Ｓ４をオフの状態にして、タイミング制
御部１１１からの主走査方向の画素カウント値をメモリ
１１２にアドレスとして与え、ＡＤＣ１０５の出力をデ
ータとしてメモリ１１２に格納させる。
【００３１】第２の動作モード １主走査分のＡＤＣ出力を格納したら、Ｓ１，Ｓ３をオ
フ、Ｓ２，Ｓ４をオンの状態にして、メモリ１１２を制
御部１１３からリード／ライト可能にする。制御部１１
３はＣＣＤ１０３の奇数ＴＴＥ画素出力Ｑ2 n - 1 、そ
の次の奇数出力Ｑ2 n + 1 が格納されている番地２Ｎ−
１と２Ｎ＋１の内容により、（４）式で ε0 D D ＝１−｛（１／ｎ）・（２Ｎ＋１）／（２Ｎ−１）｝ として、奇数列シフトレジスタの転送効率ε0 D D を求
める。なお、（ ）はその番地に格納されたデータの値
を表す。
フ、Ｓ２，Ｓ４をオンの状態にして、メモリ１１２を制
御部１１３からリード／ライト可能にする。制御部１１
３はＣＣＤ１０３の奇数ＴＴＥ画素出力Ｑ2 n - 1 、そ
の次の奇数出力Ｑ2 n + 1 が格納されている番地２Ｎ−
１と２Ｎ＋１の内容により、（４）式で ε0 D D ＝１−｛（１／ｎ）・（２Ｎ＋１）／（２Ｎ−１）｝ として、奇数列シフトレジスタの転送効率ε0 D D を求
める。なお、（ ）はその番地に格納されたデータの値
を表す。
【００３２】同様に偶数ＴＴＥ画素出力Ｑ2 n 、その次
の偶数出力Ｑ2 n + 2 が格納されている番地２Ｎと２Ｎ
＋２の内容により、 εE V E N ＝１−｛（１／ｎ）・（２Ｎ＋２）／（２Ｎ）｝ を求める。
の偶数出力Ｑ2 n + 2 が格納されている番地２Ｎと２Ｎ
＋２の内容により、 εE V E N ＝１−｛（１／ｎ）・（２Ｎ＋２）／（２Ｎ）｝ を求める。
【００３３】この時、ＣＣＤ１０３の出力が暗時におい
ても値を有するようであれば（≠０、オフセツト）、Ｑ
2 n + 9 ，Ｑ2 n + 1 0 あたりの出力を暗時出力値とし
て、格納されている番地２Ｎ＋９，２Ｎ＋１０の内容に
より、図１１に示すように、演算する必要がある。
ても値を有するようであれば（≠０、オフセツト）、Ｑ
2 n + 9 ，Ｑ2 n + 1 0 あたりの出力を暗時出力値とし
て、格納されている番地２Ｎ＋９，２Ｎ＋１０の内容に
より、図１１に示すように、演算する必要がある。
【００３４】また、第１の動作モードと第２の動作モー
ドを複数回繰り返して、その平均より、ε0 D D ，ε
E V E N を求めると、一層精度が向上する。
ドを複数回繰り返して、その平均より、ε0 D D ，ε
E V E N を求めると、一層精度が向上する。
【００３５】第３の動作モード Ｓ１，Ｓ３をオフ、Ｓ２，Ｓ４をオンの状態にし、第２
の動作モードで求めたε0 D D ，εE V E N の値に従
い、（２）式の演算パラメータ（１／εn ）（ｎ−１）
（１−ε）と１／εn をｎ＝１，２…ｎ−５まで計算
し、結果をε0 D Dによる場合はメモリの番地１，３，
５，…２Ｎ−１１に、εE V E N による場合は２，４，
６…２Ｎ−１０にそれぞれ格納する。２つのパラメータ
はそれぞれ同一番地の上位ワード、下位ワードに設定す
る。
の動作モードで求めたε0 D D ，εE V E N の値に従
い、（２）式の演算パラメータ（１／εn ）（ｎ−１）
（１−ε）と１／εn をｎ＝１，２…ｎ−５まで計算
し、結果をε0 D Dによる場合はメモリの番地１，３，
５，…２Ｎ−１１に、εE V E N による場合は２，４，
６…２Ｎ−１０にそれぞれ格納する。２つのパラメータ
はそれぞれ同一番地の上位ワード、下位ワードに設定す
る。
【００３６】第４の動作モード Ｓ１をオン、Ｓ２〜Ｓ４をオフ状態にする。メモリ１１
２はタイミング制御部１１１からの主走査方向の画素カ
ウント値をアドレスとしてリードアクセスされ、第３の
動作モードで予め設定された演算パラメータが順に読み
出される。（１／εn ）（ｎ−１）（１−ε）は乗算器
１０７ａに、１／εn は乗算器１０７ｂに供給される。
１０８は加算器で、（乗算器１０７ｂの出力値）−（乗
算器１０７ａの出力値）の計算を行う。遅延回路１０６
は２画素分の遅延を実現するため、遅延回路１０６、乗
算器１０７ａ，１０７ｂ、加算器１０８の動作は図１２
の数式に示すようになり、補正動作を行うこととなる。
２はタイミング制御部１１１からの主走査方向の画素カ
ウント値をアドレスとしてリードアクセスされ、第３の
動作モードで予め設定された演算パラメータが順に読み
出される。（１／εn ）（ｎ−１）（１−ε）は乗算器
１０７ａに、１／εn は乗算器１０７ｂに供給される。
１０８は加算器で、（乗算器１０７ｂの出力値）−（乗
算器１０７ａの出力値）の計算を行う。遅延回路１０６
は２画素分の遅延を実現するため、遅延回路１０６、乗
算器１０７ａ，１０７ｂ、加算器１０８の動作は図１２
の数式に示すようになり、補正動作を行うこととなる。
【００３７】上記に示したのは有効画素範囲内のみの補
正動作であり、この範囲を越えて補正しても何ら問題は
ない。１０９は暗時出力補正部で、ＣＣＤ１０３の出力
にオフセツトが存在する場合、これを除去する動作を行
う。具体的には黒基準板を読み取つた時の画素出力、あ
るいは光源ランプが消灯している時の画素出力を記憶
し、転送効率による劣化補正後のデータから減算するこ
とで実現する。１１０はシエーデイング補正部で、光源
による照度分布むら、画素感度ばらつき等を白基準板読
み取り時の出力データにより補正する。
正動作であり、この範囲を越えて補正しても何ら問題は
ない。１０９は暗時出力補正部で、ＣＣＤ１０３の出力
にオフセツトが存在する場合、これを除去する動作を行
う。具体的には黒基準板を読み取つた時の画素出力、あ
るいは光源ランプが消灯している時の画素出力を記憶
し、転送効率による劣化補正後のデータから減算するこ
とで実現する。１１０はシエーデイング補正部で、光源
による照度分布むら、画素感度ばらつき等を白基準板読
み取り時の出力データにより補正する。
【００３８】
【発明の効果】請求項１記載の発明においては、ＣＣＤ
の各転送用シフトレジスタに対応して独立に補正動作を
行うことにより、チヤネル間で差のない高品質画像を実
現できる。
の各転送用シフトレジスタに対応して独立に補正動作を
行うことにより、チヤネル間で差のない高品質画像を実
現できる。
【００３９】請求項２記載の発明においては、ＡＤ変換
器の出力ビツト数を補正回路の出力ビツト数より大きく
とることにより補正演算精度を上げ、高品位画像を得ら
れる。
器の出力ビツト数を補正回路の出力ビツト数より大きく
とることにより補正演算精度を上げ、高品位画像を得ら
れる。
【００４０】請求項３記載の発明においては、モノリシ
ツク化により装置の小型化を実現できる。
ツク化により装置の小型化を実現できる。
【００４１】請求項４記載の発明においては、装置が自
己の転送効率を認識し、装置ごとに最適な補正動作を行
うので、ばらつきのない高品位画像が得られる。
己の転送効率を認識し、装置ごとに最適な補正動作を行
うので、ばらつきのない高品位画像が得られる。
【００４２】請求項５記載の発明においては、補正動作
を近似演算によつて行うので、１画素あたりの演算回数
が大幅に減少し、小型で高速動作が可能となる。
を近似演算によつて行うので、１画素あたりの演算回数
が大幅に減少し、小型で高速動作が可能となる。
【００４３】請求項６記載の発明においては、装置が自
己認識した転送効率の値により補正演算式の高次項を最
適なところでカツトし近似するため、装置の状態に応じ
た最適近似演算が行え、かつ、高速動作が実現できる。
己認識した転送効率の値により補正演算式の高次項を最
適なところでカツトし近似するため、装置の状態に応じ
た最適近似演算が行え、かつ、高速動作が実現できる。
【００４４】請求項７記載の発明においては、装置が自
己認識した転送効率の値により、画像読取動作以前に予
め演算パラメータを算出しておくことで、装置の小型化
と高速動作を実現できる。
己認識した転送効率の値により、画像読取動作以前に予
め演算パラメータを算出しておくことで、装置の小型化
と高速動作を実現できる。
【００４５】
【００４６】請求項８，９記載の発明においては、転送
効率に起因する画像劣化を補正した後、暗時の出力（オ
フセツト出力）補正、シエーデイング補正を行うことに
より、高品位な画像を実現できる。
効率に起因する画像劣化を補正した後、暗時の出力（オ
フセツト出力）補正、シエーデイング補正を行うことに
より、高品位な画像を実現できる。
【図１】電荷シフトのモデルを示す説明図である。
【図２】電荷シフトのモデルを示す説明図である。
【図３】本発明の実施例に係る画像読取装置のブロツク
図である。
図である。
【図４】ＣＣＤの概念図である。
【図５】数式を示す図である。
【図６】数式を示す図である。
【図７】数式を示す図である。
【図８】数式を示す図である。
【図９】数式を示す図である。
【図１０】数式を示す図である。
【図１１】数式を示す図である。
【図１２】数式を示す図である。
【図１３】転送効率が１００％の時の白から黒への画像
変化を示す説明図である。
変化を示す説明図である。
【図１４】その４倍の画像拡大を示す説明図である。
【図１５】転送効率が劣化した時の白から黒への画像変
化を示す説明図である。
化を示す説明図である。
【図１６】その４倍の画像拡大を示す説明図である。
【図１７】ダフルチヤネルＣＣＤにおいて片チヤネルの
みに転送効率劣化が生じた場合の白から黒への画像変化
を示す説明図である。
みに転送効率劣化が生じた場合の白から黒への画像変化
を示す説明図である。
【図１８】その４倍の画像拡大を示す説明図である。
１０１ 原稿 １０２ レンズ １０３ ＣＣＤ １０４ アナログ処理部 １０５ Ａ／Ｄ変換器 １０６ 遅延回路 １０７ａ，１０７ｂ 乗算器 １０８ 加算器 １０９ オフセツト補正部 １１０ シエーデイング補正部 １１１ タイミング制御部 １１２ メモリ １１３ 制御部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/40 - 1/409 H04N 1/46 H04N 1/60
Claims (9)
- 【請求項１】 アレイ状に配置された光電変換素子の出
力電荷を順次転送し、時系列に出力する光電変換素子ア
レイと、 該光電変換素子アレイの出力をアナログ−デジタル変換
する変換手段と、 該変換手段の出力に対し、前記光電変換素子アレイの転
送効率に起因する出力歪を補正する補正手段と、 を備え、 前記補正手段は、前記光電変換素子アレイが有する複数
の転送用シフトレジスタに対応して、各々独立にその転
送効率に起因する出力歪を補正する ことを特徴とする画
像読取装置。 - 【請求項２】 アレイ状に配置された光電変換素子の出
力電荷を順次転送し、時系列に出力する光電変換素子ア
レイと、 該光電変換素子アレイの出力をアナログ−デジタル変換
する変換手段と、 該変換手段の出力に対し、前記光電変換素子アレイの転
送効率に起因する出力歪を補正する補正手段と、 を備え、 前記変換手段の出力ビツト数ｍと前記補正手段の出力ビ
ツト数ｎとの間に、 ｍ＞ｎ （ｍ，ｎ≠０） なる関係を有する ことを特徴とする画像読取装置。 - 【請求項３】 アレイ状に配置された光電変換素子の出
力電荷を順次転送し、時系列に出力する光電変換素子ア
レイと、 該光電変換素子アレイの出力をアナログ−デジタル変換
する変換手段と、該変換手段の出力に対し、前記光電変換素子アレイの転
送効率に起因する出力歪を補正する補正手段と、 を備え、 前記光電変換素子アレイと変換手段と補正手段とを、あ
るいは前記変換手段と補正手段とをモノリシツク化する
ことを特徴とする画像読取装置。 - 【請求項４】 アレイ状に配置された光電変換素子の出
力を順次転送し、時系列にその出力を得る光電変換素子
アレイと、 該光電変換素子アレイの出力をアナログ−デジタル変換
する変換手段と、 前記光電変換素子アレイの有効画素列の最後端より所定
の素子分だけ後方に配置された１画素分の感光素子出力
値により、前記光電変換素子アレイの転送効率を算出
し、自己設定する設定手段と、 前記変換手段の出力に対して、前記光電変換素子アレイ
の転送効率に起因する出力歪を補正する補正手段と、 を備えたことを特徴とする画像読取装置。 - 【請求項５】 請求項４記載において、Ｑ n （ｎ＝１，
２…）をＡ／Ｄ変換出力、Ｄ n （ｎ＝１，２…）を補正
後出力、εを転送効率とした時、 Ｄ n ≒（１／ε n ）・｛Ｑ n −（ｎ−１）（１−ε）・
Ｑ n - 1 ＋〔（ｎ−１）（ｎ−２）／２〕（１−ε） 2
・Ｑ n - 2 ｝ なる近似演算を行う ことを特徴とする画像読取装置。 - 【請求項６】 請求項４記載において、Ｑ n （ｎ＝１，
２…）をＡ／Ｄ変換出力、Ｄ n （ｎ＝１，２…）を補正
後出力、εを転送効率とした時、 Ｄ n ＝（１／ε n ）・｛Ｑ n − n - 1 Ｃ 1 ・（１−ε）
・Ｑ n - 1 ＋ n - 1 Ｃ 2 ・（１−ε） 2 ・Ｑ n - 2 …＋
（−１） n - 2 ・ n - 1 Ｃ n - 2 ・（１−ε） n - 2 ・
Ｑ 2 ＋（−１） n - 1 ・（１−ε） n - 1 ・Ｑ 1 ｝ なる近似演算を行うと共に、前記設定手段の設定する転
送効率の値に従い、前記補正手段が行う前記演算の項数
を決定することにより、装置の状態に応じた必要十分な
近似演算を行う ことを特徴とする画像読取装置。 - 【請求項７】 請求項４記載において、実際の画像読取
動作に先立つて、前記設定手段により算出された転送効
率に従い前記補正手段の演算パラメータを算出しその算
出結果をデータ化し、画像読み取り時に前記補正手段は
このデータを用いて補正演算を行うことを特徴とする画
像読取装置。 - 【請求項８】 アレイ状に配置された光電変換素子の出
力を順次転送し、時系列にその出力を得る光電変換素子
アレイと、 該光電変換素子アレイの出力をアナログ−デジタル変換
する変換手段と、 該変換手段の出力に対して、転送効率に起因する前記光
電変換素子アレイの出力歪を補正する第１の補正手段
と、 該第１の補正手段の出力に対して、前記光電変換素子ア
レイの暗時の出力に基づいてデータを補正する第２の補
正手段と、 を備えた ことを特徴とする画像読取装置。 - 【請求項９】 アレイ状に配置された光電変換素子の出
力を順次転送し、時系列にその出力を得る光電変換素子
アレイと、 該光電変換素子アレイの出力をアナログ−デジタル変換
する変換手段と、 該変換手段の出力に対して、転送効率に起因する前記光
電変換素子アレイの出力歪を補正する第１の補正手段
と、 該第１の補正手段の出力に対して、前記光電変換素子ア
レイの出力感度ばらつきを補正する第２の補正手段と、 を備えた ことを特徴とする画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02140292A JP3224837B2 (ja) | 1992-02-06 | 1992-02-06 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02140292A JP3224837B2 (ja) | 1992-02-06 | 1992-02-06 | 画像読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05219373A JPH05219373A (ja) | 1993-08-27 |
| JP3224837B2 true JP3224837B2 (ja) | 2001-11-05 |
Family
ID=12054062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02140292A Expired - Fee Related JP3224837B2 (ja) | 1992-02-06 | 1992-02-06 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224837B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4664118B2 (ja) * | 2005-05-16 | 2011-04-06 | 富士フイルム株式会社 | 固体撮像装置 |
| JP2008147758A (ja) | 2006-12-06 | 2008-06-26 | Fujifilm Corp | 撮像装置及び信号処理方法 |
| JP4900199B2 (ja) * | 2007-11-08 | 2012-03-21 | コニカミノルタセンシング株式会社 | 測光装置および測光方法 |
-
1992
- 1992-02-06 JP JP02140292A patent/JP3224837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05219373A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974072A (en) | Image reading apparatus having a plurality of line sensors and means for correcting crosstalk therebetween | |
| KR100468169B1 (ko) | 위색(僞色)신호발생이억제가능한단판식컬러카메라 | |
| JPH09326930A (ja) | リニアイメージセンサの出力画像信号の補正方法 | |
| US20060001921A1 (en) | System and method for high-performance scanner calibration | |
| US4954913A (en) | Image reading apparatus | |
| JP3224837B2 (ja) | 画像読取装置 | |
| GB2243971A (en) | Video signal correction algorithm for contiguous ccd element leakage | |
| JPH0787284A (ja) | ２次元イメ−ジセンサ及び画素信号の補間方法 | |
| JP4059500B2 (ja) | 画像読取装置 | |
| JP3037839B2 (ja) | イメージスキャナ | |
| JP4121981B2 (ja) | 画像読取装置 | |
| JPH0614188A (ja) | 画像処理装置 | |
| JPH10164363A (ja) | 画像読取装置 | |
| JP4630562B2 (ja) | 固体撮像装置 | |
| JPH10233900A (ja) | 画像読取装置 | |
| JPH10243220A (ja) | 画像データ処理装置 | |
| JP2748825B2 (ja) | 画像処理装置 | |
| JPH10327293A (ja) | 画像読み取り装置 | |
| JP4101192B2 (ja) | 画像読取装置及び画像処理装置 | |
| JP3256569B2 (ja) | 画像読取装置 | |
| JPH0566060B2 (ja) | ||
| JP3936696B2 (ja) | 画像読取り装置 | |
| JPH08223486A (ja) | Ｃｃｄ固体撮像装置 | |
| JP3207544B2 (ja) | 画像読取装置 | |
| JPH04217171A (ja) | 電荷結合素子のｍｔｆ補正方法及び画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |