JP2000224392A - 撮像装置、方法及びコンピュータ読み取り可能な記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＣＤ撮像素子及びＣＤＳ回路を有する撮像
装置においてＳＳＣＧを用いる場合に、ＣＣＤ出力の振
幅変動をなくし、ＳＳＣＧによるＥＭＩ対策の効果をよ
り充分なものにする。 【解決手段】 水晶発振器４からの基準周波数信号は、
ＳＳＣＧ３により周波数変調されて拡大スペクトル・ク
ロック信号となる。タイミング発生回路２は、上記クロ
ック信号に同期したＣＣＤ撮像素子１の駆動信号とサン
プルホールド回路７、８、９のための２つのサンプルホ
ールド信号とを生成する。これらのサンプルホールド信
号は、遅延器５、６でそれぞれ所定時間遅延されてサン
プルホールド信号ＳＨ１、ＳＨ２となり、各サンプルホ
ールド回路７、８、９に供給される。サンプルホールド
回路８、９の出力信号は、差動増幅器１０に供給され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、撮像装置、方法及
びそれらに用いられるコンピュータ読み取り可能な記憶
媒体に関し、特に、ＳＳＣＧ（スペクトラム拡散クロッ
クジェネレータ）を用いて、ＣＣＤセンサ等の撮像素子
を駆動する撮像装置に用いて好適なものである。

【０００２】

【従来の技術】一般に、ファクシミリ、デジタル複写
機、イメージスキャナ等の画像入力装置には、図５に示
すようなＢＩＬＩＮＡＲ構造のＣＣＤラインセンサが広
く利用されている。このようなラインセンサには、図５
に示すように偶数画素と奇数画素の信号電荷を別々に読
み出して転送し、奇数画素信号（以下ＯＤＤ信号と略
す）及び偶数画素信号（以下ＥＶＥＮ信号と略す）とし
て撮像信号を分離出力するものがある。また、その後段
には、ＣＣＤ転送時に生じたリセットノイズ成分を除去
するためのＣＤＳ（相関２重サンプリング）回路５４、
５５を有している。

【０００３】上記ラインセンサを構成するＣＣＤ（電荷
結合素子）は、１ライン上の受光素子の電荷を、奇数番
目、偶数番目のシフトゲートがそれぞれ開くことによ
り、ＯＤＤ信号用、ＥＶＥＮ信号用のＣＣＤシフトレジ
スタ５０、５１に１画素ごとに交互に振り分けて、転送
パルスに応じて電荷を出力部のフローティングキャパシ
タにそれぞれ転送するようにしている。

【０００４】そして、１画素の信号がフローティングキ
ャパシタから出力バッファ５２、５３に与えられて、こ
の出力バッファ５２、５３により電圧レベルに変換され
て、１画素単位の映像信号がそれぞれ出力されるように
なされている。上記フローティングキャパシタは１画素
の信号を出力するごとにリセットパルスによりクリアさ
れる。従って、ＣＣＤ出力信号は、１画素ごとに、フロ
ーティングキャパシタのリセット動作により発生するリ
セット成分と、リセットパルスの相関ノイズが重畳する
フィールドスルー部分と、映像信号部分とからなる。

【０００５】上記ＣＤＳ回路は、ＣＣＤ出力信号のうち
フィールドスルー部分のリセットレベルと映像信号部分
の画素レベルとの差分を求め、これによって相関ノイズ
成分を映像信号から排除するノイズ除去回路である。

【０００６】図６にＣＤＳ回路の基本構成、図７に入力
するラインセンサと上記リセットレベルと画素レベルの
それぞれを抽出するためのサンプルホールド回路の制御
タイミングを示す。図６において、ＣＤＳ回路は、直列
接続されたサンプルホールド回路６０、６１とサンプル
ホールド回路６２とを有し、それぞれサンプルホールド
信号ＳＨ１、ＳＨ２を用いてＣＣＤ撮像素子の出力をサ
ンプルホールドする。そして、差動増幅器６３でサンプ
ルホールド回路６０、６１の各出力の差分がとられるよ
うに構成されている。

【０００７】ＣＤＳ回路５４、５５を介して出力された
撮像信号は、それぞれ増幅器５６、５７で後段のＡＤ変
換器５８、５９の入力レンジに合わせて、所定の信号レ
ベルに増幅された後に、ＡＤ変換器５８、５９によりデ
ジタル信号に変換されて、それぞれ後段のデジタル画像
処理回路（不図示）に伝送される。

【０００８】ところで、デジタル複写機やイメージスキ
ャナ等の原稿読取りに係る解像度やスピードは、近年の
高画質、高精細化の市場ニーズを受けて、年々、高まる
傾向にある。そして、解像度やスピードの向上に合わせ
て、上記画像入力装置を構成するＣＣＤ撮像素子を駆動
するための転送パルスや、ＣＤＳ回路を駆動するための
サンプルホールドパルスの駆動周波数や、さらに、これ
に連動するＡＤ変換器を含めた後段の全てのデジタル信
号処理回路に対する駆動周波数の高速化が急速に進んで
いる。

【０００９】これらの高速駆動回路は、この回路が生成
し放出する電磁干渉（ＥＭＩ）に関して特に敏感になる
必要がある。ＥＭＩ放出のスペクトル成分は、普通はそ
のピーク振幅を、クロック回路の基本周波数の高調波に
有している。そこで、アメリカのＦＣＣのような数多く
の規制制定組織は、このような製品に対して試験手順と
最大許容放出量を定めている。例えば、電気技術合理化
委員会（国際無線干渉特別委員会（Ｃ．Ｉ．Ｓ．Ｐ．
Ｒ））は、規制に対する適合性を決めるために、測定装
置と技術を定めるガイドラインを備えている。特に、ク
ロック回路の対象となる周波数帯域の場合、測定される
６ｄＢ帯域は比較的広い１２０ＫＨｚである。

【００１０】このようなＥＭＩ放出に対する行政機関の
制限に適合するためには、高コストの抑制素子又は大型
の遮蔽部品が要求されると思われる。ＥＭＩを減少する
他の対策として、ループ及び他に潜在する放射構造を最
小限にするために、プリント基板上の信号経路を慎重に
検討して作成する方法がある。残念ながら、このような
対策は、しばしば内部接地面を備えた非常に大型の多層
回路ボードを要することになる。その上、ＥＭＩ放出量
を減少するために多大な技術的な労力を投入しなければ
ならない。

【００１１】ＥＭＩ放出に起因する欠点は、回路の駆動
クロック速度の高速化により特に悪くなることである。
このような高速クロック機器の増大するＥＭＩ対策とし
て、例えば、特開平０７−２３５８６２号公報により、
マイクロプロセッサ又は他のデジタル回路を比較的高い
周波数でドライブするようにしてクロック信号を生成
し、なおかつ、比較的広い帯域幅に対して測定されるＥ
ＭＩ成分のスペクトル振幅を減少させるようにしたクロ
ック生成回路に関連する方法が開示されている。

【００１２】即ち、上記公報におけるクロック生成回路
は、基準周波数信号を生成するための発振器と、基本又
は中心周波数信号発生器と、減少された振幅のＥＭＩス
ペクトル成分を基本周波数の高調波に有する拡大スペク
トル・クロック出力信号を生成するための拡大スペクト
ル・クロック生成手段を搭載するクロック回路とから構
成される。特に、上記拡大スペクトル・クロック生成手
段は、クロック・パルスのシリーズを生成するためのク
ロック・パルス生成手段と、クロック・パルス生成手段
に依って生成されると考えられるＥＭＩスペクトル成分
の振幅を拡大し、且つ平らにするクロック・パルス生成
手段を変調するための拡大スペクトル変調手段を好都合
に搭載している。

【００１３】図８にクロック信号の変調プロファイルの
一例と、図９にこのときの基準クロック信号波形（実
線）に対する変調クロック信号波形（破線）の変動の様
子を示す。図８において、横軸は時間を表わし、縦軸は
クロック信号の周波数偏移量を表わしている。変調クロ
ック信号は、基準クロック信号を中心に、周期的に所定
の偏移幅および軌跡により、周波数変動を繰り返すもの
である。

【００１４】そして、当該技術である拡大スペクトル・
クロック生成回路を搭載する電子デバイスにおいては、
高価な遮蔽構造又は他のＥＭＩ抑制技術の大幅な減少又
は除去が、効果として得られることが明示されている。

【００１５】このようなＥＭＩ抑制効果から、近年、コ
ンピュータを初めとする高速クロックで作動する各種デ
ジタル機器分野において、上記拡大スペクトル・クロッ
ク生成回路（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏ
ｃｋ Ｇｅｎｅｒａｔｏｒ、以降略してＳＳＣＧと記
す）は特に注目を集めている。当然のことながら、前述
したデジタル複写機やイメージスキャナ等の画像入力装
置の分野においても、ＳＳＣＧは、その高速化に際して
同様のＥＭＩ抑制効果を期待し得るものである。

【００１６】

【発明が解決しようとする課題】しかしながら、本発明
者が、画像入力装置を構成するＣＣＤ撮像素子及びＣＤ
Ｓ回路を含む信号処理回路において、上記ＳＳＣＧをそ
の駆動クロック信号に対して実施・適用を試みたとこ
ろ、撮像信号の処理過程において、上述したＥＭＩスペ
クトル成分の振幅を拡大し且つ平らにするために、駆動
クロック信号に施したクロック変調成分に呼応して、信
号振幅が周期的に変動するという問題が発生した。

【００１７】そして、本発明者の解析によれば、上記変
調周期による振幅変動の主要因（要因は複数あるが）
が、上記ＣＤＳ回路にあることが判明している。変調ク
ロックによる振幅変動の発生過程を具体的に説明するた
めに、ＣＣＤ撮像信号の出力とＣＤＳ回路のサンプルホ
ールド信号とのタイミング関係を図１０に示す。

【００１８】図１０において、ＣＣＤ撮像素子の信号電
荷を駆動・転送するための各駆動信号及びＣＤＳ回路の
サンプルホールド信号は、基準クロック信号を分周（あ
るいは逓倍）し、同期回路により所望の同期タイミング
によって生成するのが通例であり、この場合には、ＣＣ
Ｄ出力及び各タイミング信号は固定周期（実線）とな
り、ＳＳＣＧを介した変調クロック信号を用いた場合に
は、各信号ともに連動して、所定の変調周波数によるク
ロック周期のぶれ（破線）を生じる結果となる。

【００１９】この時、ＣＣＤ出力もＣＣＤ駆動信号その
他のクロック信号に同期連動して周期ぶれを生じるが、
ＣＣＤ出力の出力応答特性である出力遅延時間ｔ１、ｔ
２は、クロック周期Ｔによらず一定である。そのため
に、後段のＣＤＳ回路のサンプルホールド信号によりサ
ンプルホールドされるＣＣＤ出力信号のフィードスルー
期間と、光量に応じた出力を行う映像信号期間のタイミ
ングが、上記サンプルホールド信号の周期のぶれに伴っ
て微妙にずれる。

【００２０】フィードスルー期間、光信号出力（映像）
期間のＣＣＤ信号波形は、厳密に見れば、フラットでは
ないため、フィードスルー期間のサンプルホールド出力
値と光信号出力期間のサンプルホールド出力値とがそれ
ぞれ変動して、結果的に、上記ＣＤＳ回路の出力信号の
振幅も、上記周期ぶれに連動して、ＣＤＳ回路から出力
される撮像信号の出力振幅にずれ（振幅変動）を生じて
いた。

【００２１】以上のような理由から、上記ＳＳＣＧの周
期ぶれに連動する振幅変動は、装置の高速化により、ま
た、ＳＳＣＧの変調度（周波数偏移量）の増大により、
より一層大きなものとなり、これにより著しい画像劣化
を生ずるようになる。

【００２２】従って、本発明の目的は、デジタル複写機
やイメージスキャナ等の画像入力装置を構成するＣＣＤ
撮像素子およびＣＤＳ回路を含む信号処理回路におい
て、上記ＳＳＣＧを用いた際の振幅変動の弊害を排除
し、ＥＭＩ対策に極めて有効な撮像装置を提供すること
にある。

【００２３】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明による撮像装置においては、被写体を撮像
する撮像素子と、上記撮像素子の出力信号をそれぞれサ
ンプルホールドする第１及び第２のサンプルホールド手
段と、基準周波数信号を発生する発生手段と、上記基準
周波数信号を変調し拡大スペクトル・クロック信号を生
成する生成手段と、上記生成された拡大スペクトル・ク
ロック信号に同期して上記撮像素子の駆動信号と上記第
１、第２のサンプルホールド手段を駆動する第１、第２
のサンプルホールド信号とを生成する駆動信号生成手段
と、上記第１、第２のサンプルホールド信号のうちの少
なくとも一つを所定時間だけ遅延させて上記第１、第２
のサンプルホールド手段の少なくとも一つに供給する遅
延手段と、上記第１、第２のサンプルホールド手段の出
力信号のサンプルホールド出力間の差分を求める差動増
幅手段とを設けている。

【００２４】また、本発明による他の撮像装置において
は、被写体を撮像する撮像素子と、上記撮像素子の出力
信号をサンプルホールドするサンプルホールド手段と、
基準周波数信号を発生する発生手段と、上記基準周波数
信号を変調し拡大スペクトル・クロック信号を生成する
生成手段と、上記生成された拡大スペクトル・クロック
信号に同期して上記撮像素子の駆動信号と上記サンプル
ホールド手段を駆動するサンプルホールド信号とを生成
する駆動信号生成手段と、上記サンプルホールド信号を
所定時間だけ遅延させて上記サンプルホールド手段に供
給する遅延手段と、上記サンプルホールド手段の出力信
号を増幅する増幅手段とを設けている。

【００２５】また、本発明による撮像方法においては、
基準周波数信号を発生する手順と、上記基準周波数信号
を変調し拡大スペクトル・クロック信号を生成する手順
と、上記生成された拡大スペクトル・クロック信号に同
期して撮像素子の駆動信号と第１、第２のサンプルホー
ルド信号とを生成する手順と、上記駆動信号で駆動され
る上記撮像素子を用いて被写体を撮像する手順と、上記
第１、第２のサンプルホールド信号のうちの少なくとも
一つを所定時間だけ遅延させる手順と、上記撮像素子の
出力信号を上記少なくとも一つが遅延された第１及び第
２のサンプルホールド信号を用いてそれぞれサンプルホ
ールドする手順と、上記第１、第２のサンプルホールド
信号によるサンプルホールド出力間の差分を求める手順
とを設けている。

【００２６】また、本発明による他の撮像方法において
は、基準周波数信号を発生する手順と、上記基準周波数
信号を変調し拡大スペクトル・クロック信号を生成する
手順と、上記生成された拡大スペクトル・クロック信号
に同期して撮像素子の駆動信号とサンプルホールド信号
とを生成する手順と、上記駆動信号で駆動される上記撮
像素子により被写体を撮像する手順と、上記サンプルホ
ールド信号を所定時間だけ遅延させる手順と、上記遅延
されたサンプルホールド信号を用いて上記撮像素子の出
力信号をサンプルホールドする手順と、上記サンプルホ
ールドされた信号を増幅する手順とを設けている。

【００２７】また、本発明による記憶媒体においては、
基準周波数信号を発生する処理と、上記基準周波数信号
を変調し拡大スペクトル・クロック信号を生成する処理
と、上記生成された拡大スペクトル・クロック信号に同
期して撮像素子の駆動信号と第１、第２のサンプルホー
ルド信号とを生成する処理と、上記駆動信号で駆動され
る上記撮像素子を用いて被写体を撮像する処理と、上記
第１、第２のサンプルホールド信号のうちの少なくとも
一つを所定時間だけ遅延させる処理と、上記撮像素子の
出力信号を上記少なくとも一つが遅延された第１及び第
２のサンプルホールド信号を用いてそれぞれサンプルホ
ールドする処理と、上記第１、第２のサンプルホールド
信号によるサンプルホールド出力間の差分を求める処理
とを実行するためのプログラムを記憶している。

【００２８】また、本発明による他の記憶媒体において
は、基準周波数信号を発生する処理と、上記基準周波数
信号を変調し拡大スペクトル・クロック信号を生成する
処理と、上記生成された拡大スペクトル・クロック信号
に同期して撮像素子の駆動信号とサンプルホールド信号
とを生成する処理と、上記駆動信号で駆動される上記撮
像素子により被写体を撮像する処理と、上記サンプルホ
ールド信号を所定時間だけ遅延させる処理と、上記遅延
されたサンプルホールド信号を用いて上記撮像素子の出
力信号をサンプルホールドする処理と、上記サンプルホ
ールドされた信号を増幅する処理とを実行するためのプ
ログラムを記憶している。

【００２９】また、本発明による他の撮像装置において
は、被写体を撮像する撮像素子と、上記撮像素子の出力
信号をサンプルホールドするサンプルホールド手段と、
基準周波数信号を発生する発生手段と、上記基準周波数
信号を変調し拡大スペクトル・クロック信号を生成する
生成手段と、上記生成された拡大スペクトル・クロック
信号に同期して上記撮像素子の駆動信号と上記サンプル
ホールド手段を駆動するサンプルホールド信号とを生成
する駆動信号生成手段と、上記サンプルホールド信号を
所定時間だけ遅延させて上記サンプルホールド手段に供
給する遅延手段とを設けている。

【００３０】また、本発明による他の撮像方法において
は、基準周波数信号を発生する手順と、上記基準周波数
信号を変調し拡大スペクトル・クロック信号を生成する
手順と、上記生成された拡大スペクトル・クロック信号
に同期して撮像素子の駆動信号とサンプルホールド信号
とを生成する手順と、上記生成されたサンプルホールド
信号を所定時間遅延させる手順と、上記遅延されたサン
プルホールド信号により上記撮像素子の出力信号をサン
プルホールドする手順とを設けている。

【００３１】さらに、本発明による他の記憶媒体におい
ては、基準周波数信号を発生する処理と、上記基準周波
数信号を変調し拡大スペクトル・クロック信号を生成す
る処理と、上記生成された拡大スペクトル・クロック信
号に同期して撮像素子の駆動信号とサンプルホールド信
号とを生成する処理と、上記生成されたサンプルホール
ド信号を所定時間遅延させる処理と、上記遅延されたサ
ンプルホールド信号により上記撮像素子の出力信号をサ
ンプルホールドする手順とを実行するためのプログラム
を記憶している。

【００３２】

【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。図１は、本発明の第１の実施の形態に
よる撮像装置を示すブロック図、図２はその動作を説明
するための各信号のタイミングチャートである。図１に
おいて、まず、ＣＣＤ撮像素子１の出力信号がサンプル
ホールド回路７及び９に供給される。サンプルホールド
回路７でサンプルホールドされた出力は、さらにサンプ
ルホールド回路８でサンプルホールドされ、その出力が
差動増幅器１０の正極に入力される。また、サンプルホ
ールド回路９でサンプルホールドされた出力は差動増幅
器１０の負極に入力される。

【００３３】また、水晶発振器４の出力が基準クロック
信号として、ＳＳＣＧ（拡大スペクトル・クロック生成
回路）３を介してタイミング信号発生回路２のクロック
信号として供給されている。タイミング信号発生回路２
からはＣＣＤ撮像素子１に対する複数の転送・駆動信号
が供給されると共に、上記サンプルホールド回路７、
８、９に供給されるサンプルホールド信号の元になる２
つのトリガ信号がそれぞれアナログ遅延器５、６に入力
されている。そして、アナログ遅延器５の遅延出力がサ
ンプルホールド回路７にサンプルホールドパルスＳＨ１
として供給され、アナログ遅延器６の遅延出力がサンプ
ルホールド回路８、９にサンプルホールドパルスＳＨ２
として供給される。

【００３４】差動増幅器１０からは、正負の入力端子か
らの信号の引き算出力が、後段のＡＤ変換器（不図示）
に対する入力レンジに合わせた信号レベルに増幅されて
出力されるようになされている。

【００３５】次に、上記構成による動作について図２に
示す各部の信号波形図を参照して説明する。水晶発振器
４の出力は周波数固定で一定周期の基準クロック信号で
あり、図８、９において説明したように、ＳＳＣＧ３を
介して出力されたクロック信号は、上記基準クロック信
号の周波数を所定の周期で偏移させた変調クロック信号
となっている。この変調クロック信号は、タイミング信
号発生器２のクロック信号として使用される。

【００３６】タイミング信号発生器２は内部が同期回路
で構成されており、このタイミング信号発生器２から
は、上記変調クロック信号を分周（あるいは逓倍）した
信号に同期をとりながら、ＣＣＤ撮像素子１の各種駆動
信号や、サンプルホールド信号の元になるトリガ信号が
生成される。

【００３７】従って、タイミング信号発生器２から生成
されるこれらの出力信号は全て、入力変調クロック信号
に同期連動して周期の増減するタイミング信号になる。
そして、このときＣＣＤ出力波形もまた、タイミング信
号発生器２からの駆動信号により、図２に示すように、
変調クロック信号に同期連動して１画素周期Ｔで増減す
る信号になっている。

【００３８】ＣＣＤ出力は、ＣＣＤシフトレジスタの最
終転送段の転送クロック信号（各種駆動信号の中の一
つ）に同期して出力信号を発生するまでに、その回路応
答特性から所定の遅延時間を必要とする。このとき、転
送動作を開始してからＣＣＤ出力のフィードスルー信号
レベルが確定するまでの時間がｔ２であり、光出力信号
（映像信号）レベルが確定するまでの時間がｔ１であ
る。

【００３９】そして、このようなＣＣＤ出力波形に対し
て、フイドスルー信号レベル及び光出力信号レベルを適
切にサンプルホールドできるように、まず、上記最終転
送段の転送クック信号に同期したトリガ信号をタイミン
グ発生回路２によりそれぞれ生成し、その後、これらの
トリガ信号をアナログ的に遅延させている。即ち、上記
トリガ信号を時間ｔ１だけ遅延させて光出力信号レベル
をサンプルホールドするＳＨ１信号が生成され、時間ｔ
２だけ遅延させてフイドスルー信号レベルをサンプルホ
ールドするＳＨ２信号が生成される。尚、アナログ遅延
器５、６には、インダクタやコンデンサなどの受動素子
を用いたパルスディレーを利用できる。

【００４０】以上のように、本実施の形態による撮像装
置によれば、ＳＳＣＧの変調クック信号に連動してＣＣ
Ｄ出力波形に対し１画素周期Ｔの増減が生じても、ＣＤ
Ｓ回路のサンプルホールド動作により、確実にＣＣＤ出
力のフイドスルー信号レベル及び光出力信号レベルを捉
えることができる。

【００４１】次に、第２の実施の形態を説明する。本発
明は、ＣＤＳ回路だけではなく、撮像素子出力段の単純
なサンプルホールド回路に対しても、ＣＣＤ出力信号の
ＳＳＣＧによる周期変動に対して同様の効果が得ること
ができる。

【００４２】図３は、第２の実施の形態による撮像装置
を示すブロック図であり、図４はその動作を説明するた
めの各信号のタイミングチャートである。図３におい
て、ＣＣＤ撮像素子３１の出力信号がサンプルホールド
回路３６に供給される。サンプルホールド回路３６でサ
ンプルホールドされた出力は増幅器３７に入力される。
また、水晶発振器４４の出力が基準クロック信号として
ＳＳＣＧ（拡大スペクトル・クロック生成回路）３３を
介してタイミング信号発生器３２のクロック信号として
供給されている。

【００４３】タイミング信号発生器３２からは、ＣＣＤ
撮像素子３１に対する複数の転送・駆動信号が供給され
ると共に、上記サンプルホールド回路３６に供給される
サンプルホールド信号の元になるトリガ信号がアナログ
遅延器３５に入力されている。そして、アナログ遅延器
３５の遅延出力がサンプルホールド回路３６にサンプル
ホールドパルスＳＨとして供給される。増幅器７は、入
力信号を後段のＡＤ変換器（不図示）に対する入力レン
ジに合わせた信号レベルに増幅して出力するようになさ
れている。

【００４４】次に、上記構成による動作について図４に
示す各部の信号波形図を参照して説明する。水晶発振器
３４の出力は周波数固定で一定周期の基準クロック信号
であり、図８、９において説明したように、ＳＳＣＧ３
３を介して出力されたクロック信号は、上記基準クロッ
ク信号の周波数を所定の周期で偏移させた変調クロック
信号となっている。この変調クロック信号は、タイミン
グ信号発生器３２のクロック信号として使用される。

【００４５】タイミング信号発生器３２は内部が同期回
路で構成されており、このタイミング信号発生器３２か
らは、上記変調クロック信号を分周（あるいは逓倍）し
た信号に同期をとりながら、ＣＣＤ撮像素子３１の各種
駆動信号や、サンプルホールド信号の元になるトリガ信
号が生成される。

【００４６】従って、タイミング信号発生器２から生成
されるこれらの出力信号は全て、入力変調クロック信号
に同期連動して周期の増減するタイミング信号になる。
そして、このときＣＣＤ出力波形もまた、タイミング信
号発生器３２からの駆動信号により、図４に示すよう
に、変調クロック信号に同期連動して１画素周期Ｔで増
減する信号になっている。

【００４７】ＣＣＤ出力は、ＣＣＤシフトレジスタの最
終転送段の転送クロック信号（各種駆動信号の中の一
つ）に同期して出力信号を発生するまでに、その回路応
答特性から所定の遅延時間を必要とする。このとき、転
送動作を開始してからＣＣＤ出力の光出力信号レベルが
確定するまでの時間がｔである。

【００４８】このようなＣＣＤ出力波形に対して、光出
力信号レベルを適切にサンプルホールドできるように、
まず、上記最終転送段の転送クロック信号に同期したト
リガ信号をタイミング発生回路３２により生成し、その
後に、これらのトリガ信号をアナログ的に遅延させてい
る。即ち、上記トリガ信号を時間ｔだけ遅延させて光出
力信号レベルをサンプルホールドするＳＨ信号が生成さ
れる。尚、アナログ遅延器３５には、インダクタやコン
デンサなどの受動素子を用いたパルスディレーを利用で
きる。

【００４９】本実施の形態によれば、ＳＳＣＧの変調ク
ロック信号に連動してＣＣＤ出力波形に対し１画素周期
Ｔの増減が生じても、ＣＣＤ出力段のサンプルホールド
動作により、確実にＣＣＤ出力の光出力信号レベルを捉
えることができる。

【００５０】次に本発明の他の実施の形態としての記憶
媒体について説明する。本発明の目的は、ハードウェア
構成により達成することも可能であり、また、ＣＰＵと
メモリとで構成されるコンピュータシステムで達成する
こともできる。コンピュータシステムで構成する場合、
上記メモリは本発明による記憶媒体を構成する。即ち、
上述した各実施の形態において説明した動作を実行する
ためのソフトウェアのプログラムコードを記憶した記憶
媒体をシステムや装置で用い、そのシステムや装置のＣ
ＰＵが上記記憶媒体に格納されたプログラムコードを読
み出し、実行することにより、本発明の目的を達成する
ことができる。

【００５１】また、この記憶媒体としては、ＲＯＭ、Ｒ
ＡＭ等の半導体メモリ、光ディスク、光磁気ディスク、
磁気媒体等を用いてよく、これらをＣＤ−ＲＯＭ、フロ
ッピィディスク、磁気媒体、磁気カード、不揮発性メモ
リカード等に構成して用いてよい。

【００５２】従って、この記憶媒体を図１、図３に示し
たシステムや装置以外の他のシステムや装置で用い、そ
のシステムあるいはコンピュータがこの記憶媒体に格納
されたプログラムコードを読み出し、実行することによ
っても、前述した各実施の形態と同等の機能を実現でき
ると共に、同等の効果を得ることができ、本発明の目的
を達成することができる。

【００５３】また、コンピュータ上で稼働しているＯＳ
等が処理の一部又は全部を行う場合、あるいは記憶媒体
から読み出されたプログラムコードが、コンピュータに
挿入された拡張機能ボードやコンピュータに接続された
拡張機能ユニットに備わるメモリに書き込まれた後、そ
のプログラムコードの指示に基づいて、上記拡張機能ボ
ードや拡張機能ユニットに備わるＣＰＵ等が処理の一部
又は全部を行う場合にも、各実施の形態と同等の機能を
実現できると共に、同等の効果を得ることができ、本発
明の目的を達成することができる。

【００５４】

【発明の効果】以上説明したように、本発明によれば、
基準クロック周波数及びＳＳＣＧの変調周波数に依ら
ず、ＣＣＤ出力信号の所定の立ち上りポイントを確実に
サンプルホールドすることが可能となり、ＳＳＣＧの変
調周波数の影響を受けることのない、安定かつ良好な撮
像信号の画質を得ることができる。

【００５５】さらに、ＣＣＤの駆動周波数の高速化や、
ＳＳＣＧによるクロック信号の周波数偏移量の増加に際
しても、タイミング余裕が容易に得られるようになった
ので、デジタル複写機やイメージスキャナ等の撮像装置
において、より一層の高速化の実現と、それに伴う機器
の放射の増大に対して、ＳＳＣＧによるＥＭＩ効果を、
十分に引き出すことができ、これにより装置全体に係る
ＥＭＩ対策コストの大幅な削減を実現することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による撮像装置の構
成を示すブロック図である。

【図２】第１の実施の形態の動作を説明するためのタイ
ミングチャートである。

【図３】本発明の第２の実施の形態による撮像装置の構
成を示すブロック図である。

【図４】第２の実施の形態の動作を説明するためのタイ
ミングチャートである。

【図５】従来のラインセンサの構成図である。

【図６】ＣＤＳ回路の基本構成を示すブロック図であ
る。

【図７】ＣＤＳ回路の信号波形図である。

【図８】ＳＳＣＧによるクロック信号の変調プロファイ
ルを示す図である。

【図９】ＳＳＣＧによるクロック信号の信号波形図であ
る。

【図１０】ＳＳＣＧによるＣＤＳ回路の信号波形図であ
る。

【符号の説明】

１、３１ ＣＣＤ ２、３２ タイミング発生回路 ３、３３ ＳＳＣＧ ４、３４ 水晶発振器 ５、６、３５ アナログ遅延器 ７、８、９ サンプルホールド回路 １０ 差動増幅器 ３６ 増幅器

Claims (15)

【特許請求の範囲】
1. 【請求項１】 被写体を撮像する撮像素子と、 上記撮像素子の出力信号をそれぞれサンプルホールドす
   る第１及び第２のサンプルホールド手段と、 基準周波数信号を発生する発生手段と、 上記基準周波数信号を変調し拡大スペクトル・クロック
   信号を生成する生成手段と、 上記生成された拡大スペクトル・クロック信号に同期し
   て上記撮像素子の駆動信号と上記第１、第２のサンプル
   ホールド手段を駆動する第１、第２のサンプルホールド
   信号とを生成する駆動信号生成手段と、 上記第１、第２のサンプルホールド信号のうちの少なく
   とも一つを所定時間だけ遅延させて上記第１、第２のサ
   ンプルホールド手段の少なくとも一つに供給する遅延手
   段と、 上記第１、第２のサンプルホールド手段のサンプルホー
   ルド出力間の差分を求める差動増幅手段とを設けたこと
   を特徴とする撮像装置。
2. 【請求項２】 上記差動増幅手段は、画素信号を生成す
   るＣＤＳ（相関２重サンプリング）回路を構成すること
   を特徴とする請求項１記載の撮像装置。
3. 【請求項３】 上記第１のサンプルホールド手段は、上
   記撮像素子の出力信号のリセットレベルを保持するフィ
   ードスルー期間をサンプルホールドするものであること
   を特徴とする請求項１記載の撮像装置。
4. 【請求項４】 上記第２のサンプルホールド手段は、上
   記撮像素子の出力信号における光信号出力期間をサンプ
   ルホールドするものであることを特徴とする請求項１記
   載の撮像装置。
5. 【請求項５】 上記駆動信号生成手段から得られる第
   １、第２のサンプルホールド信号は、上記撮像素子の最
   終転送段における転送駆動信号であることを特徴とする
   請求項１記載の撮像装置。
6. 【請求項６】 被写体を撮像する撮像素子と、 上記撮像素子の出力信号をサンプルホールドするサンプ
   ルホールド手段と、 基準周波数信号を発生する発生手段と、 上記基準周波数信号を変調し拡大スペクトル・クロック
   信号を生成する生成手段と、 上記生成された拡大スペクトル・クロック信号に同期し
   て上記撮像素子の駆動信号と上記サンプルホールド手段
   を駆動するサンプルホールド信号とを生成する駆動信号
   生成手段と、 上記サンプルホールド信号を所定時間だけ遅延させて上
   記サンプルホールド手段に供給する遅延手段と、 上記サンプルホールド手段の出力信号を増幅する増幅手
   段とを設けたことを特徴とする撮像装置。
7. 【請求項７】 上記サンプルホールド手段は、上記撮像
   素子の出力信号における光信号出力期間をサンプルホー
   ルドするものであることを特徴とする請求項６記載の撮
   像装置。
8. 【請求項８】 上記駆動信号生成手段から得られるサン
   プルホールド信号は、上記撮像素子の最終転送段におけ
   る転送駆動信号であることを特徴とする請求項６記載の
   撮像装置。
9. 【請求項９】 基準周波数信号を発生する手順と、 上記基準周波数信号を変調し拡大スペクトル・クロック
   信号を生成する手順と、 上記生成された拡大スペクトル・クロック信号に同期し
   て撮像素子の駆動信号と第１、第２のサンプルホールド
   信号とを生成する手順と、 上記駆動信号で駆動される上記撮像素子を用いて被写体
   を撮像する手順と、 上記第１、第２のサンプルホールド信号のうちの少なく
   とも一つを所定時間だけ遅延させる手順と、 上記撮像素子の出力信号を上記少なくとも一つが遅延さ
   れた第１及び第２のサンプルホールド信号を用いてそれ
   ぞれサンプルホールドする手順と、 上記第１、第２のサンプルホールド信号によるサンプル
   ホールド出力間の差分を求める手順とを設けたことを特
   徴とする撮像方法。
10. 【請求項１０】 基準周波数信号を発生する手順と、 上記基準周波数信号を変調し拡大スペクトル・クロック
    信号を生成する手順と、 上記生成された拡大スペクトル・クロック信号に同期し
    て撮像素子の駆動信号とサンプルホールド信号とを生成
    する手順と、 上記駆動信号で駆動される上記撮像素子により被写体を
    撮像する手順と、 上記サンプルホールド信号を所定時間だけ遅延させる手
    順と、 上記遅延されたサンプルホールド信号を用いて上記撮像
    素子の出力信号をサンプルホールドする手順と、 上記サンプルホールドされた信号を増幅する手順とを設
    けたことを特徴とする撮像方法。
11. 【請求項１１】 基準周波数信号を発生する処理と、 上記基準周波数信号を変調し拡大スペクトル・クロック
    信号を生成する処理と、 上記生成された拡大スペクトル・クロック信号に同期し
    て撮像素子の駆動信号と第１、第２のサンプルホールド
    信号とを生成する処理と、 上記駆動信号で駆動される上記撮像素子を用いて被写体
    を撮像する処理と、 上記第１、第２のサンプルホールド信号のうちの少なく
    とも一つを所定時間だけ遅延させる処理と、 上記撮像素子の出力信号を上記少なくとも一つが遅延さ
    れた第１及び第２のサンプルホールド信号を用いてそれ
    ぞれサンプルホールドする処理と、 上記第１、第２のサンプルホールド信号によるサンプル
    ホールド出力間の差分を求める処理とを実行するための
    プログラムを記憶したコンピュータ読み取り可能な記憶
    媒体。
12. 【請求項１２】 基準周波数信号を発生する処理と、 上記基準周波数信号を変調し拡大スペクトル・クロック
    信号を生成する処理と、 上記生成された拡大スペクトル・クロック信号に同期し
    て撮像素子の駆動信号とサンプルホールド信号とを生成
    する処理と、 上記駆動信号で駆動される上記撮像素子により被写体を
    撮像する処理と、 上記サンプルホールド信号を所定時間だけ遅延させる処
    理と、 上記遅延されたサンプルホールド信号を用いて上記撮像
    素子の出力信号をサンプルホールドする処理と、 上記サンプルホールドされた信号を増幅する処理とを実
    行するためのプログラムを記憶したコンピュータ読み取
    り可能な記憶媒体。
13. 【請求項１３】 被写体を撮像する撮像素子と、 上記撮像素子の出力信号をサンプルホールドするサンプ
    ルホールド手段と、 基準周波数信号を発生する発生手段と、 上記基準周波数信号を変調し拡大スペクトル・クロック
    信号を生成する生成手段と、 上記生成された拡大スペクトル・クロック信号に同期し
    て上記撮像素子の駆動信号と上記サンプルホールド手段
    を駆動するサンプルホールド信号とを生成する駆動信号
    生成手段と、 上記サンプルホールド信号を所定時間だけ遅延させて上
    記サンプルホールド手段に供給する遅延手段とを設けた
    ことを特徴とする撮像装置。
14. 【請求項１４】 基準周波数信号を発生する手順と、 上記基準周波数信号を変調し拡大スペクトル・クロック
    信号を生成する手順と、 上記生成された拡大スペクトル・クロック信号に同期し
    て撮像素子の駆動信号とサンプルホールド信号とを生成
    する手順と、 上記生成されたサンプルホールド信号を所定時間遅延さ
    せる手順と、 上記遅延されたサンプルホールド信号により上記撮像素
    子の出力信号をサンプルホールドする手順とを設けたこ
    とを特徴とする撮像方法。
15. 【請求項１５】 基準周波数信号を発生する処理と、 上記基準周波数信号を変調し拡大スペクトル・クロック
    信号を生成する処理と、 上記生成された拡大スペクトル・クロック信号に同期し
    て撮像素子の駆動信号とサンプルホールド信号とを生成
    する処理と、 上記生成されたサンプルホールド信号を所定時間遅延さ
    せる処理と、 上記遅延されたサンプルホールド信号により上記撮像素
    子の出力信号をサンプルホールドする手順とを実行する
    ためのプログラムを記憶したコンピュータ読み取り可能
    な記憶媒体。