JPS63200679A - Ccdイメ−ジセンサの駆動処理回路 - Google Patents

Ccdイメ−ジセンサの駆動処理回路

Info

Publication number
JPS63200679A
JPS63200679A JP62031441A JP3144187A JPS63200679A JP S63200679 A JPS63200679 A JP S63200679A JP 62031441 A JP62031441 A JP 62031441A JP 3144187 A JP3144187 A JP 3144187A JP S63200679 A JPS63200679 A JP S63200679A
Authority
JP
Japan
Prior art keywords
pulse
image sensor
ccd image
signal
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62031441A
Other languages
English (en)
Inventor
Tetsuzo Tanimoto
谷本 哲三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62031441A priority Critical patent/JPS63200679A/ja
Publication of JPS63200679A publication Critical patent/JPS63200679A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCCDイメージセンサを駆動し、出力信。
号を処理する回路に関する。
〔従来の技術〕
CCDイメージセンサはファクシミリ等多くの装。
置に画像検出用として用いられている。第3図は。
CCDイメージセンサの内部構造を原理的に示すも゛の
である。受光部11は一連の独立したセル構造(゛画素
と呼ぶ)となっており、ここに光が入射されると光の明
暗に応じ、各画素に電荷が蓄積される。
これらの電荷は転送ゲートクロックBにより転送ゲート
12を通過し、アナログシフトレジスタ16に転送され
る。次に画素転送パルスBが与えられる゛と入力パルス
毎にアナログシフトレジスタ13に記憶された電荷は1
画素ずつ順番に出力ゲート14を゛通過し、出力アンプ
15前段にチャージされる。このチャージ電圧が出力ア
ンプ15の入力電圧となり一入力端子を増幅した電圧が
出力アンプ15の出力に・現われる。従って、出力アン
プ15から画素毎の情・報を出力するには、画素を出力
する前に(画素を。
出力した後で)必ず出力アンプ15前段のチャージ。
分をリセット(放電)する必要がある。これを行。
なうのがリセットパルスCである。更に、ノイズ。
等の影響を補償するために出力アンプ15の他に補、□
償アンプ16が設けられており、ここにもリセットパル
スCを印加することで、リセットパルスCによる出力ア
ンプ15でのチャージのもれ込みと同等のもれ込みを持
つ補償信号Eを得る。このようにして得られる画素信号
りと補償信号Eを差動増幅すると原理的にはノイズの少
ない正味の画像信号が得られるはずである。以上説明し
た動作のタイミングを図示すると第4図の(8)、(Q
、(1)、(E)、(Gのようになる。ここで(5)、
(Q、CD、(Iは第3図の信号の記号に対応し、(G
lは期待される上記説明の差動増幅信号を1′示す。と
ころが、出力アンプ15と補償アンカ6の。
特性が一致しないために、リセットパルスCによ“るリ
セット後のレベルがOVとならず、オフセット。
を有する。このような不都合を解消するため、実。
開昭61−28442ではリセットパルスCの後に、ク
ラ1−゛ンプパルスF(第4図)を導入し、このタイミ
ン。
グでリセット後のレベルをOV(第4図(G )とする
・直流再生方式を実施している。しかし、直流再生・そ
のものはテレビ画像信号処理において周知の技・術であ
り、技術とするクランプパルスを与える手2+・、 3 段が不明確でかつ走査度が変化したときの対応が。
なされていない。また、特開昭61−137460には
、。
出力アンプ15の出力りからリセット部の信号を抽゛出
し、これを遅延させてクランプパルスFと、画像信号G
をサンプリングするサンプルパルス(第4図には図示せ
ず)を得る方法が記載されている。
しかし、この方法は前述したように出力アンプ15と補
償アンプ16の特性のちがい(あるいはCCDイメージ
センサ素子間の特性のちがい)により、画素出力は異な
るオフセットを有するので、リセット部の信号の抽出の
安定化は困難で、かつ、CCD −イメージセンサの走
査速度が変化したときの上記タイミングパルスの安定性
の考察がなされていな℃1゜ 〔発明が解決しようとする問題点〕 このように従来技術は、CCDイメージセンサを。
駆動し出力を処理するタイミング信号を安定して発生さ
せる方策は十分なされておらず、安定した。
画像信号が得られないという危険性があった。
本発明の目的は、CCDイメージセンサのいかな。
、4゜ る走査速度においても、確実な制御タイミングパルスを
得、安定した画像信号を得ることができるようにしたC
CDイメージセンサの駆動処理回路を提供することにあ
る。
〔問題点を解決するための手段〕
本発明は上記目的のため、マスタークロックを利用し、
これを分周することにより画素転送パルスを得、更にこ
の画素転送パルス内でマスターフ。
ロックをパルス分配してリセットパルスとクランプパル
スとサンプリングパルスを時経列に得る回路構成とした
〔作用〕
このように構成することにより、マスタークロ。
ツクの周波数を変えることで、CODイメージセン″“
すの走査速度を変えるができ、このいかなる場合11で
も画素転送パルスとリセットパルスとクランプ。
パルスとサンプリングパルスの出力タイミングの・相互
関係は不変なのでCCDイメージセンサかう安・定した
画像信号が得られる。
〔実施例〕
以下、本発明の一実施例を第1図と第2図で説゛明する
。第1図は本発明の構成を示す図、第2図。
は第1図の主要部の入出力信号波形を示す図である。
第1図において、1はCCDイメージセンサで内部は第
3図に示した通りである。2はクロック発生器、3は分
周器、4はパルス分配器、5は差動アンプ、6はコンデ
ンサ、7はスナログスイッチ。
等のスイッチ、8はサンプルホールド回路である。
第1図、第2図で動作を以下に詳述する。クロック発生
器2はマスタークロック■を発生する。
分局器3はマスタークロック■を受けて、これを174
分周して画業転送パルスAとする。CCDイメージセン
サ1は画素転送パルスAの立上がりと立下がりのタイミ
ングで画素信号D(第2図には図示せず。第4図参M)
を出力する。マスタークロック■と画素転送パルスAは
、またパルス分配器。
4に入力され、パルス分配器4は画素転送パルス。
AのONの部分とOFFの部分に存在するそれぞ才し4
゜個のマスタークロック■をパルス分配して、インター
パルパルスJ、サンプリングパルスH1リセットハルス
C,クランプパルスFの順ニタイはングパルスを作成す
る。リセットパルスCはCcDイ゛メージセンサ1に印
加され、内部の出力アンプ15前段の画素電荷のディス
チャージ(放電)を行な″って次の画素の出力に備える
と同時に、補償アン。
プ16にも動作して補償信号Eを得る。このように゛し
て得られた画素信号りと補償信号Eは次段の差。
動アンプ5で差動増幅され、画素信号りがらノイ。
ズが取り除かれる。しがし差動増幅後の信号にお1゛い
て前にも述べたよ5にCODイメージセンサ1内。
の出力アンプ15と補償アンプ16の特性の不一致の。
ためリセットパルスCによるリセット後のレベル。
がOVとならない。そこで、差動増幅後の画素信号゛。
をコンデンサ6にチャージし、リセットパルスc1−″
の後に出力されるクランプパルスFでコンデンサ。
6の一端につながるスイッチ7を閉じてコンデン・す6
の電荷を完全に放電させると、リセット後の・レベルを
OV (基準)とすることができる。スイン・チはアナ
ログスイッチ、トランジスタ等高速のも2(のがよい。
一万、インターバルパルスJとサンプリングパルスHは
正味のmi累倍信号Gの斜線部)の出力期間に出力され
るタイミングパルスである。インターバルパルスJから
サンプリングパルスHまでの期間は、画素信号G(斜線
部)の安定時間を考慮したもので画素信号Gの出力安定
期間にサンプリングパルスHをサンプルホールド回路8
に与える゛ことにより、リセット期間とOvレベル期間
のない画像信号を連続波Iとして得ることができる。
CODイメージセンサ1の走査速度を変えるにはマスタ
ークロックαの周波数を変えればよい。このときもデジ
タル信号処理の性格から第2図に示したタイミングは損
われることがなく、上記した・動作が正確に実行できる
〔発明の効果〕
本発明によれば、画素転送周期の間(画素転送から次の
画素転送までの時間)で、画素出力安定インターバル、
サンプリング、リセット、クランプの各タイミング信号
を時系列に作り出せるので、CODイメージセンサの走
査速度に関係なく、安定した画像信号が得られる。
【図面の簡単な説明】
第1図は本発明一実施例の構成図、第2図は第。 1図の主要部の入出力波形図、第3図はCCDイメ−−
ジセンサ内部の構成図、第4図は一般的なCCD’CD
−ジセンサの駆動と出力信号の処理を示すタイミング図
である。 1・・・CODイメージセンサ 2・・・クロック発生器            ”′
3・・・分周器 4・・・パルス分配器 5・・・差動アンプ 7・・・スイッチ 8・・・サンプルホールド回路 第 1 図 第2曲

Claims (1)

    【特許請求の範囲】
  1. CCDイメージセンサの駆動と出力信号の処理において
    、クロック発生器と、このクロック発生器のパルス出力
    を分周して画素転送パルスを得る分周器と、上記画素転
    送パルスのON、OFF各期間で上記クロック発生器の
    パルス出力をパルス分配してサンプルホールドと画素リ
    セットと直流再生クランプの各タイミングパルスを得る
    パルス分配器と、上記サンプルホールドパルスと直流再
    生クランプパルスのタイミングでそれぞれ動作するサン
    プルホールド手段と直流再生手段を具備したことを特徴
    とするCCDイメージセンサの駆動処理回路。
JP62031441A 1987-02-16 1987-02-16 Ccdイメ−ジセンサの駆動処理回路 Pending JPS63200679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62031441A JPS63200679A (ja) 1987-02-16 1987-02-16 Ccdイメ−ジセンサの駆動処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62031441A JPS63200679A (ja) 1987-02-16 1987-02-16 Ccdイメ−ジセンサの駆動処理回路

Publications (1)

Publication Number Publication Date
JPS63200679A true JPS63200679A (ja) 1988-08-18

Family

ID=12331328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62031441A Pending JPS63200679A (ja) 1987-02-16 1987-02-16 Ccdイメ−ジセンサの駆動処理回路

Country Status (1)

Country Link
JP (1) JPS63200679A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0458460A2 (en) * 1990-04-23 1991-11-27 Canon Kabushiki Kaisha Photoelectric conversion apparatus
JPH0775021A (ja) * 1993-09-01 1995-03-17 Nec Corp 固体撮像素子の駆動パルス発生回路
US5946033A (en) * 1996-05-28 1999-08-31 Gatan, Inc. Method and apparatus for multiple read-out speeds for a CTD

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0458460A2 (en) * 1990-04-23 1991-11-27 Canon Kabushiki Kaisha Photoelectric conversion apparatus
US5184006A (en) * 1990-04-23 1993-02-02 Canon Kabushiki Kaisha Photoelectric conversion apparatus having clock signals of different frequencies
JPH0775021A (ja) * 1993-09-01 1995-03-17 Nec Corp 固体撮像素子の駆動パルス発生回路
US5946033A (en) * 1996-05-28 1999-08-31 Gatan, Inc. Method and apparatus for multiple read-out speeds for a CTD

Similar Documents

Publication Publication Date Title
US4544848A (en) Photo-electric conversion device with accumulation time control and leakage current compensation
JPH04179996A (ja) サンプルホールド回路およびこれを用いた液晶ディスプレイ装置
JPH0654961B2 (ja) サンプルホ−ルド回路
GB2071959A (en) Signal pick-up circuit arrangements
US4689808A (en) Low noise signal detection for a charge transfer device by quadrature phasing of information and reset noise signals
JPS63200679A (ja) Ccdイメ−ジセンサの駆動処理回路
US4954703A (en) Color line sensor apparatus
EP0848546B1 (en) Solid-state imaging device and method for driving the same
US6694063B2 (en) Offset correction of the output of a charge coupled device
US5467130A (en) Ground driven delay line correlator
EP0719038B1 (en) Noise removing circuit using a low pass filter
JP2605699B2 (ja) 表示制御回路及びカラー画像表示装置
JPH0746844B2 (ja) 固体撮像装置の信号読み出し装置
EP0755149B1 (en) Method and system for digitizing ccd data
JPS6332315B2 (ja)
JPS6128442Y2 (ja)
JP2809008B2 (ja) Ccdの信号処理回路
JPH04339477A (ja) 電荷結合素子の雑音除去回路
JPH0451787A (ja) Ccd遅延差雑音除去回路
JP3595700B2 (ja) 画像読み取り装置、方法及びコンピュータ読み取り可能な記憶媒体
JPS62185458A (ja) イメ−ジセンサ読取装置
JPS5991786A (ja) カラ−撮像装置の駆動方法
JPH0484576A (ja) 固体撮像素子のノイズ除去回路
JPH0955492A (ja) 固体撮像装置
JPH01284070A (ja) 画像入力装置