JPH0775021A - 固体撮像素子の駆動パルス発生回路 - Google Patents
固体撮像素子の駆動パルス発生回路Info
- Publication number
- JPH0775021A JPH0775021A JP5240349A JP24034993A JPH0775021A JP H0775021 A JPH0775021 A JP H0775021A JP 5240349 A JP5240349 A JP 5240349A JP 24034993 A JP24034993 A JP 24034993A JP H0775021 A JPH0775021 A JP H0775021A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- master clock
- frequency
- solid
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 ＣＣＤの駆動パルスやその出力信号処理用の
各種パルスを、ＩＣ化可能な回路構成とすると共に、所
望のスキャン速度に無調整で対応する様にする。 【構成】 ＣＣＤの水平駆動パルスφH の６倍の周波数
のマスタークロックをマスタークロック発振器４にて発
生させる。このマスタークロックを１／６分周器３１で
分周してφH を得る。また、マスタークロックを、φH
に同期して動作するデコーダ３２でデコードして、φH
の１／３周期毎に順次アクティブとなるリセットパルス
φR ，フィールドスルークランプパルスφF ，サンプル
ホールドパルスφSHを夫々得る。 【効果】 カウンタ３１とデコーダ３２とのみにて構成
しているので、ＩＣ化が容易でかつマスタークロック周
波数を変えても自動的に各パルスのパルス幅，位相関係
は一定に維持され無調整となる。
各種パルスを、ＩＣ化可能な回路構成とすると共に、所
望のスキャン速度に無調整で対応する様にする。 【構成】 ＣＣＤの水平駆動パルスφH の６倍の周波数
のマスタークロックをマスタークロック発振器４にて発
生させる。このマスタークロックを１／６分周器３１で
分周してφH を得る。また、マスタークロックを、φH
に同期して動作するデコーダ３２でデコードして、φH
の１／３周期毎に順次アクティブとなるリセットパルス
φR ，フィールドスルークランプパルスφF ，サンプル
ホールドパルスφSHを夫々得る。 【効果】 カウンタ３１とデコーダ３２とのみにて構成
しているので、ＩＣ化が容易でかつマスタークロック周
波数を変えても自動的に各パルスのパルス幅，位相関係
は一定に維持され無調整となる。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像素子の駆動パル
ス発生回路に関し、特に撮像カメラの駆動やその出力信
号の処理に必要なパルスを発生する固体撮像素子の駆動
パルス発生回路に関する。
ス発生回路に関し、特に撮像カメラの駆動やその出力信
号の処理に必要なパルスを発生する固体撮像素子の駆動
パルス発生回路に関する。
【０００２】
【従来の技術】従来の固体撮像素子を使用したテレビカ
メラでは、マスタークロック発振器として、固体撮像素
子の電荷転送用の水平駆動クロック周波数の２倍の周波
数のクロック発振器を用いている。そして、同期信号等
のテレビジョン用の駆動信号は、このマスタークロック
の周波数を分周，デコードして発生されるようになって
いるが、マスタークロックよりも短い周期を有する固体
撮像素子のリセットパルス、直流成分除去用フィールド
スルークランプパルス、更には信号処理用サンプルホー
ルドパルス等は、ＣＲによる時定数を用いた遅延回路に
よってパルス幅、パルス位相を決定するようにして生成
されている。
メラでは、マスタークロック発振器として、固体撮像素
子の電荷転送用の水平駆動クロック周波数の２倍の周波
数のクロック発振器を用いている。そして、同期信号等
のテレビジョン用の駆動信号は、このマスタークロック
の周波数を分周，デコードして発生されるようになって
いるが、マスタークロックよりも短い周期を有する固体
撮像素子のリセットパルス、直流成分除去用フィールド
スルークランプパルス、更には信号処理用サンプルホー
ルドパルス等は、ＣＲによる時定数を用いた遅延回路に
よってパルス幅、パルス位相を決定するようにして生成
されている。
【０００３】図４（Ａ）は固体撮像素子及びその出力信
号処理回路を示し、（Ｂ）は各駆動パルスの概略タイム
チャートを示している。
号処理回路を示し、（Ｂ）は各駆動パルスの概略タイム
チャートを示している。
【０００４】この固体撮像素子４０は２相クロックφH
1，φH2により駆動されるものとし、α点の電位変化は
トランジスタ４１と抵抗４２とによるソースフォロワを
介して読出され、コンデンサ４７，４５，スイッチ４
３，４４による直流成分やノイズ除去及びサンプルホー
ルド処理を受けてバッファ４６を介して出力されるよう
になっている。
1，φH2により駆動されるものとし、α点の電位変化は
トランジスタ４１と抵抗４２とによるソースフォロワを
介して読出され、コンデンサ４７，４５，スイッチ４
３，４４による直流成分やノイズ除去及びサンプルホー
ルド処理を受けてバッファ４６を介して出力されるよう
になっている。
【０００５】この撮像素子４０による一画素分の信号出
力は、水平クロックパルスφH1，φH2の１周期ＴH にて
生成されるもので、最初の１／３の周期の間リセットパ
ルスφR にて素子４０のα点の電位がリセットされ、続
く１／３の周期の間フィールドスルークランプパルスφ
F にてスイッチ４３がオンとなって直流成分が除去さ
れ、更に続く１／３の周期の間サンプルホールドパルス
φSHにてスイッチ４４がオンとなってサンプルホールド
が行われ、このサンプルホールド出力が一画素分の信号
として導出されるのである。
力は、水平クロックパルスφH1，φH2の１周期ＴH にて
生成されるもので、最初の１／３の周期の間リセットパ
ルスφR にて素子４０のα点の電位がリセットされ、続
く１／３の周期の間フィールドスルークランプパルスφ
F にてスイッチ４３がオンとなって直流成分が除去さ
れ、更に続く１／３の周期の間サンプルホールドパルス
φSHにてスイッチ４４がオンとなってサンプルホールド
が行われ、このサンプルホールド出力が一画素分の信号
として導出されるのである。
【０００６】これ等リセットパルスφR ，フィールドス
ルークランプパルスφF ，サンプルホールドパルスφSH
は、上述した如く、マスタークロックよりも短い周期を
有するために、ＣＲ時定数を用いた遅延回路によりパル
ス幅，パルス位相を夫々決定して発生される構成となっ
ている。
ルークランプパルスφF ，サンプルホールドパルスφSH
は、上述した如く、マスタークロックよりも短い周期を
有するために、ＣＲ時定数を用いた遅延回路によりパル
ス幅，パルス位相を夫々決定して発生される構成となっ
ている。
【０００７】
【発明が解決しようとする課題】この様に、従来の固体
撮像素子駆動用のリセットパルス，信号処理用のフィー
ルドスルークランプパルスやサンプルホールドパルス等
は、ＣＲ時定数による遅延回路を用いて生成されている
ために、ＣＲの定数のバラツキや経時変化，温度変化等
によりタイミングずれが生じるという欠点がある。
撮像素子駆動用のリセットパルス，信号処理用のフィー
ルドスルークランプパルスやサンプルホールドパルス等
は、ＣＲ時定数による遅延回路を用いて生成されている
ために、ＣＲの定数のバラツキや経時変化，温度変化等
によりタイミングずれが生じるという欠点がある。
【０００８】また、高精度なＣＲ素子はモノリシックＩ
Ｃ化が不可能なために、全ての回路をＩＣ化することが
困難となっている。更に、ＣＲによる遅延回路は、定数
が一定であれば遅延時間は一定であるので、例えば目的
に応じて複数あるいは任意のスキャン速度を得たい場合
に、マスタークロックの周波数を変更すれば、ＣＲの再
調整が必要となるという欠点がある。
Ｃ化が不可能なために、全ての回路をＩＣ化することが
困難となっている。更に、ＣＲによる遅延回路は、定数
が一定であれば遅延時間は一定であるので、例えば目的
に応じて複数あるいは任意のスキャン速度を得たい場合
に、マスタークロックの周波数を変更すれば、ＣＲの再
調整が必要となるという欠点がある。
【０００９】本発明の目的はＣＲ素子を用いることな
く、高精度でかつＩＣ化容易な固体撮像素子の駆動パル
ス発生回路を提供することである。
く、高精度でかつＩＣ化容易な固体撮像素子の駆動パル
ス発生回路を提供することである。
【００１０】本発明の他の目的は、目的に応じて任意あ
るいは複数のスキャン速度を得たい場合にも何等回路調
整を必要としない固体撮像素子の駆動パルス発生回路を
提供することである。
るいは複数のスキャン速度を得たい場合にも何等回路調
整を必要としない固体撮像素子の駆動パルス発生回路を
提供することである。
【００１１】
【課題を解決するための手段】本発明による固体撮像素
子の駆動パルス発生回路は、固体撮像素子の電荷転送用
の水平クロックパルス周波数の３ｎ倍（ｎは正の整数）
の周波数のマスタークロックパルスを発生する手段と、
このマスタークロックパルスを１／３ｎに分周して前記
水平クロックパルスを発生する第１の分周手段と、この
第１の分周出力の一周期の略１／３期間ずつ順次イネー
ブルとなるよう、前記固体撮像素子のリセットパルス、
前記固体撮像素子からの撮像出力から直流成分を除去す
るフィールドスルークランプパルス、更にはこの直流成
分除去後の出力をサンプルホールドするサンプルホール
ドパルスの３組のパルスを、前記マスタークロックをカ
ウントしつつデコードして発生するデコード手段とを含
むことを特徴とする。
子の駆動パルス発生回路は、固体撮像素子の電荷転送用
の水平クロックパルス周波数の３ｎ倍（ｎは正の整数）
の周波数のマスタークロックパルスを発生する手段と、
このマスタークロックパルスを１／３ｎに分周して前記
水平クロックパルスを発生する第１の分周手段と、この
第１の分周出力の一周期の略１／３期間ずつ順次イネー
ブルとなるよう、前記固体撮像素子のリセットパルス、
前記固体撮像素子からの撮像出力から直流成分を除去す
るフィールドスルークランプパルス、更にはこの直流成
分除去後の出力をサンプルホールドするサンプルホール
ドパルスの３組のパルスを、前記マスタークロックをカ
ウントしつつデコードして発生するデコード手段とを含
むことを特徴とする。
【００１２】
【実施例】以下、図面を用いて本発明の実施例について
詳述する。
詳述する。
【００１３】図１は本発明の実施例のブロック図であ
る。固体撮像素子１の出力信号は信号処理回路２により
信号処理を受けて画像信号となって出力される。この固
体撮像素子１や信号処理回路２における各駆動パルスφ
H ，φR ，φF ，φSHは、駆動パルス発生回路３にて発
生される。
る。固体撮像素子１の出力信号は信号処理回路２により
信号処理を受けて画像信号となって出力される。この固
体撮像素子１や信号処理回路２における各駆動パルスφ
H ，φR ，φF ，φSHは、駆動パルス発生回路３にて発
生される。
【００１４】この駆動パルス発生回路３のためのマスタ
ークロックとしてマスタークロック発振器４からのクロ
ックが用いられる。
ークロックとしてマスタークロック発振器４からのクロ
ックが用いられる。
【００１５】また、分周器５が設けられており、マスタ
ークロック発振器４からのマスタークロックはこの分周
器５にて分周され、テレビジョン駆動信号発生回路６に
て従来と同一の同期信号等の一般的な駆動信号が発生さ
れる。
ークロック発振器４からのマスタークロックはこの分周
器５にて分周され、テレビジョン駆動信号発生回路６に
て従来と同一の同期信号等の一般的な駆動信号が発生さ
れる。
【００１６】本発明の特徴とする部分は固体撮像素子用
駆動パルス発生回路３であり、その具体例が図２に示さ
れている。
駆動パルス発生回路３であり、その具体例が図２に示さ
れている。
【００１７】本発明では、リセットパルス，フィールド
スルークランプパルス，サンプルホールドパルス等の各
パルス幅が、図４（Ｂ）に示す如く、固体撮像素子の水
平駆動クロックパルスの周期の略１／３であることに着
目し、固体撮像素子の水平駆動クロック周波数の３倍ま
たは６倍（一般には、３ｎ倍であり、ｎは正の整数とす
る）の周波数をマスタークロックとして、マスタークロ
ック発振器４にて発生させ、このマスタークロックによ
り、リセットパルスφR ，フィールドスルークランプパ
ルスφF ，サンプルホールドパルスφSHをデコーダ３２
（図２参照）により生成し、また水平駆動パルスφH1，
φH2をカウンタ３１にて生成するものである。
スルークランプパルス，サンプルホールドパルス等の各
パルス幅が、図４（Ｂ）に示す如く、固体撮像素子の水
平駆動クロックパルスの周期の略１／３であることに着
目し、固体撮像素子の水平駆動クロック周波数の３倍ま
たは６倍（一般には、３ｎ倍であり、ｎは正の整数とす
る）の周波数をマスタークロックとして、マスタークロ
ック発振器４にて発生させ、このマスタークロックによ
り、リセットパルスφR ，フィールドスルークランプパ
ルスφF ，サンプルホールドパルスφSHをデコーダ３２
（図２参照）により生成し、また水平駆動パルスφH1，
φH2をカウンタ３１にて生成するものである。
【００１８】図２を参照すると、本例ではマスタークロ
ックとして水平駆動パルスφH1，φH2の６倍の周波数ク
ロックａを用いる。このマスタークロックａは分周器３
１にて１／６に分周され、インバータ４４にて正逆一対
の２相水平駆動パルスφH1，φH2が生成される。
ックとして水平駆動パルスφH1，φH2の６倍の周波数ク
ロックａを用いる。このマスタークロックａは分周器３
１にて１／６に分周され、インバータ４４にて正逆一対
の２相水平駆動パルスφH1，φH2が生成される。
【００１９】また、マスタークロックａはφR ，φF ，
φSHを生成するデコーダ３２のクロック入力となってお
り、このデコーダ３２は水平駆動パルスｂに同期してリ
セットされる様になっている。
φSHを生成するデコーダ３２のクロック入力となってお
り、このデコーダ３２は水平駆動パルスｂに同期してリ
セットされる様になっている。
【００２０】このデコーダ３２は、基本的には、１／２
分周器３３と１／２分周器３４との２段縦続構成の他
に、１／２分周器３３と１／２分周器３５との２段縦続
構成からなっている。
分周器３３と１／２分周器３４との２段縦続構成の他
に、１／２分周器３３と１／２分周器３５との２段縦続
構成からなっている。
【００２１】分周器３３のクロック入力にマスタークロ
ックａが印加され、分周器３１の出力ｂのインバータ３
７による反転出力を微分回路（コンデンサ３８，抵抗３
９）にて微分したパルスｃがそのクリア入力となってい
る。
ックａが印加され、分周器３１の出力ｂのインバータ３
７による反転出力を微分回路（コンデンサ３８，抵抗３
９）にて微分したパルスｃがそのクリア入力となってい
る。
【００２２】この分周器３３の出力ｄは分周器３４，３
５の各クロック入力となっており、分周器３４のクリア
入力には、分周器３１の出力ｂのインバータ４０による
反転出力が印加されている。また、分周器３５のクリア
入力には、分周器３４の出力ｆのインバータ４１による
反転出力を微分回路（コンデンサ４２，抵抗４３）にて
微分したパルスｇが印加されている。
５の各クロック入力となっており、分周器３４のクリア
入力には、分周器３１の出力ｂのインバータ４０による
反転出力が印加されている。また、分周器３５のクリア
入力には、分周器３４の出力ｆのインバータ４１による
反転出力を微分回路（コンデンサ４２，抵抗４３）にて
微分したパルスｇが印加されている。
【００２３】分周器３４の出力ｆがサンプルホールドパ
ルスφSHとなり、分周器３５の出力ｈがリセットパルス
φR となる。また、サンプルホールドパルスφSHとリセ
ットパルスφR とを２入力とするノアゲート３６の出力
ｉがフィールドスルークランプパルスφF となってい
る。
ルスφSHとなり、分周器３５の出力ｈがリセットパルス
φR となる。また、サンプルホールドパルスφSHとリセ
ットパルスφR とを２入力とするノアゲート３６の出力
ｉがフィールドスルークランプパルスφF となってい
る。
【００２４】図３は図２の回路の動作波形図であり、図
３（ａ）〜（ｉ）は図２の各部信号ａ〜ｉの波形を夫々
対応して示している。
３（ａ）〜（ｉ）は図２の各部信号ａ〜ｉの波形を夫々
対応して示している。
【００２５】こうすることにより、１／６分周器３１か
らは所望の周波数の水平駆動パルスφH が得られ、デコ
ーダ３２からは、水平駆動パルスφH の一周期におい
て、リセットパルスφR ，フィールドスルークランプパ
ルスφF ，サンプルホールドパルスφSHが、夫々１／３
期間ずつ順次イネーブル（図２，３ではハイレベル）と
なるように発生されることになる。
らは所望の周波数の水平駆動パルスφH が得られ、デコ
ーダ３２からは、水平駆動パルスφH の一周期におい
て、リセットパルスφR ，フィールドスルークランプパ
ルスφF ，サンプルホールドパルスφSHが、夫々１／３
期間ずつ順次イネーブル（図２，３ではハイレベル）と
なるように発生されることになる。
【００２６】
【発明の効果】以上述べた如く、本発明によれば、水平
駆動クロックパルスの３ｎ倍の周波数を有するマスター
クロックを発生させ、このマスタークロックを分周し、
またデコードすることにより、リセットパルス、フィー
ルドスルークランプパルス，サンプルホールドパルスを
得ているので、ＣＲ素子が不要となり、ＩＣ化が容易と
なると共に、マスタークロックを変更しても自動的に他
のパルスの位相やパルス幅が決定されるので、調整が不
要となるという効果がある。
駆動クロックパルスの３ｎ倍の周波数を有するマスター
クロックを発生させ、このマスタークロックを分周し、
またデコードすることにより、リセットパルス、フィー
ルドスルークランプパルス，サンプルホールドパルスを
得ているので、ＣＲ素子が不要となり、ＩＣ化が容易と
なると共に、マスタークロックを変更しても自動的に他
のパルスの位相やパルス幅が決定されるので、調整が不
要となるという効果がある。
【図１】本発明の原理を示す概略ブロック図である。
【図２】本発明の一実施例の回路図である。
【図３】図２の回路の各部動作波形図である。
【図４】（Ａ）は固体撮像素子とその信号処理部とを示
す回路図，（Ｂ）は（Ａ）の回路の駆動パルスの波形を
示す図である。
す回路図，（Ｂ）は（Ａ）の回路の駆動パルスの波形を
示す図である。
１ 固体撮像素子 ２ 信号処理回路 ３ 固体撮像素子用駆動パルス発生回路 ４ マスタークロック発振器 ５ 分周器 ６ テレビジョン駆動信号発生回路 ３１ １／６分周器 ３３〜３５ １／２分周器 ３６ ノアゲート ３７，４０，４１，４４ インバータ φR リセットパルス φF フィールドスルークランプパルス φSH サンプルホールドパルス
Claims (2)
- 【請求項１】 固体撮像素子の電荷転送用の水平クロッ
クパルス周波数の３ｎ倍（ｎは正の整数）の周波数のマ
スタークロックパルスを発生する手段と、このマスター
クロックパルスを１／３ｎに分周して前記水平クロック
パルスを発生する第１の分周手段と、この第１の分周出
力の一周期の略１／３期間ずつ順次イネーブルとなるよ
う、前記固体撮像素子のリセットパルス、前記固体撮像
素子からの撮像出力から直流成分を除去するフィールド
スルークランプパルス、更にはこの直流成分除去後の出
力をサンプルホールドするサンプルホールドパルスの３
組のパルスを、前記マスタークロックをカウントしつつ
デコードして発生するデコード手段とを含むことを特徴
とする固体撮像素子の駆動パルス発生回路。 - 【請求項２】 前記デコード手段は、前記マスタークロ
ックを１／ｎに分周する手段と、前記第１の分周出力の
一周期に相当する期間において、当該１／ｎ分周出力の
最初の一周期、次の一周期及び更に次の一周期の間順次
イネーブルとなる３組のパルスを発生する手段とを含
み、この３組のパルスを前記リセットパルス、フィール
ドスルークランプパルス及びサンプルホールドパルスと
することを特徴とする請求項１記載の固体撮像素子の駆
動パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240349A JPH0775021A (ja) | 1993-09-01 | 1993-09-01 | 固体撮像素子の駆動パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240349A JPH0775021A (ja) | 1993-09-01 | 1993-09-01 | 固体撮像素子の駆動パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0775021A true JPH0775021A (ja) | 1995-03-17 |
Family
ID=17058169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240349A Pending JPH0775021A (ja) | 1993-09-01 | 1993-09-01 | 固体撮像素子の駆動パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775021A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200679A (ja) * | 1987-02-16 | 1988-08-18 | Hitachi Ltd | Ｃｃｄイメ−ジセンサの駆動処理回路 |
-
1993
- 1993-09-01 JP JP5240349A patent/JPH0775021A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200679A (ja) * | 1987-02-16 | 1988-08-18 | Hitachi Ltd | Ｃｃｄイメ−ジセンサの駆動処理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4208892B2 (ja) | 固体撮像装置 | |
| JPH02185173A (ja) | Ｃｃｄカメラ | |
| US4498106A (en) | Pulse generator for solid-state television camera | |
| JPH0775021A (ja) | 固体撮像素子の駆動パルス発生回路 | |
| US5144432A (en) | Synchronizing circuit for an image pickup system | |
| JP2901829B2 (ja) | Ｃｃｄ固体撮像装置のパルス発生器 | |
| JPH04184509A (ja) | サンプルホールド回路 | |
| JPH09233393A (ja) | １チップ固体撮像装置 | |
| JP4549040B2 (ja) | 撮像装置 | |
| JP3642953B2 (ja) | ヘッド分離型ｃｃｄカメラの同期調整方法 | |
| JP3182303B2 (ja) | 固体撮像素子及びこれを用いた撮像装置 | |
| JPS63127679A (ja) | 固体撮像装置 | |
| KR200169006Y1 (ko) | 3판식 전하 축적 소자 카메라의 타이밍 아이.씨 | |
| JP3595700B2 (ja) | 画像読み取り装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
| JPH0646341A (ja) | 固体撮像装置 | |
| JP3159720B2 (ja) | ビデオカメラ用自動位相調整装置 | |
| JP2838878B2 (ja) | 固体撮像装置のパルス発生回路 | |
| JPH06233054A (ja) | Ｃｃｄラインセンサ駆動装置 | |
| JPH0370277A (ja) | 固体撮像装置 | |
| JPS63276977A (ja) | 発振装置 | |
| JPH0750918B2 (ja) | 固体撮像素子の駆動装置 | |
| JPH10322604A (ja) | 固体撮像装置 | |
| JP2000078485A (ja) | Ｃｃｄ制御装置 | |
| JPH08195900A (ja) | 固体撮像カメラ | |
| JPH06291934A (ja) | イメージセンサ |