JP2003332997A - クロック伝送装置およびそれを用いる画像形成装置 - Google Patents
クロック伝送装置およびそれを用いる画像形成装置Info
- Publication number
- JP2003332997A JP2003332997A JP2002136083A JP2002136083A JP2003332997A JP 2003332997 A JP2003332997 A JP 2003332997A JP 2002136083 A JP2002136083 A JP 2002136083A JP 2002136083 A JP2002136083 A JP 2002136083A JP 2003332997 A JP2003332997 A JP 2003332997A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- clock transmission
- transmission device
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Noise Elimination (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
クを共用するにあたって、EMIノイズを確実に抑制し
つつ、一部のデバイス31,41間のタイミングを厳密
に一致させる。 【解決手段】 クロック発振回路2で作成されたクロッ
クCLK1を変調回路3でスペクトラム拡散したクロッ
クCLK2を伝送することでEMIノイズを抑制する。
そして、前記タイミングを厳密に一致させる必要のある
デバイス31,41には、復調回路33,43を設け、
前記スペクトラム拡散されたクロックCLK2を逆拡散
して、周波数ゆらぎのないクロックCLK3,CLK4
を復調する。
Description
用するクロックを伝送する装置におけるEMI対策に関
し、特にそのクロックには一部の回路間でタイミングを
厳密に一致させる必要があるものに関し、さらにそのよ
うなタイミングを厳密に一致させる必要があるクロック
を使用する画像形成装置に関する。
クの周波数が高くなり、EMI(Electromagnetic Inte
rference)の対策が必要になっている。そして、EMI
ノイズは、回路基板等に対してはシールド板等で或る程
度の対策が可能であるが、相互に離間した回路間で共通
のクロックを使用するためにクロック伝送線路を引回し
た場合には、シールド筐体の隙間からの漏れなどによっ
て、充分に対策することは容易ではない。
等の画像形成装置では、原稿画像を読取るCCDの基準
クロックは、構造的に複数の基板間にまたがって配置さ
れる場合が多く、また周波数自体も比較的高いものとな
るので、EMIとして問題となるケースが頻発してい
る。
受信した電磁波を各周波数成分毎に所定時間積分した値
であり、そこで従来からのEMI対策では、クロックの
周波数を常に変動させておくことで、特定の周波数の輻
射ノイズを抑制するというスペクトラム拡散の手法が用
いられている。前記スペクトラム拡散によるEMI対策
は、たとえばUSP.5,488,627号で示されて
いる。
イクロプロッセッサ等のクロック周波数に或る程度のゆ
らぎが許容されるような回路には適用することができる
けれども、前記画像形成装置では、たとえばポリゴンミ
ラーと前記CCDとのように、一部に、タイミングを厳
密に一致させる必要のある回路がある。
来技術は、図8で示される。このクロック伝送装置81
では、クロック発振回路82で発生されたクロックCL
Kは、送信バッファ83からクロック伝送路84および
受信バッファ85を介して、タイミングを厳密に一致さ
せる必要のあるデバイス86に直接供給される。また、
前記クロックCLKは、変調回路87において、前記ス
ペクトラム拡散されたクロックCLKaに変調された
後、送信バッファ88からクロック伝送路89および受
信バッファ90を介して、周波数ゆらぎの許容されるデ
バイス91に供給される。
ような従来技術では、スペクトラム拡散の変調が加えら
れていないクロック伝送路84が残ることになり、EM
Iノイズを確実に抑制できないという問題がある。
つ、特定の回路間の厳密なタイミングも維持することが
できるクロック伝送装置および画像形成装置を提供する
ことである。
置は、共通のクロックを複数の回路間で使用するために
該クロックを伝送する装置において、送信側回路に設け
られ、前記クロックをスペクトラム拡散する変調回路
と、前記スペクトラム拡散されたクロックを前記複数の
受信側回路に分配するクロック伝送路と、周波数ゆらぎ
の許されない一部の受信側回路に設けられ、前記クロッ
ク伝送路からの前記スペクトラム拡散されたクロックを
逆拡散して、前記周波数ゆらぎのないクロックを復元す
る復調回路とを含むことを特徴とする。
を一致させるために引回されるクロックにEMIノイズ
の対策を施すにあたって、先ずスペクトラム拡散の手法
を用い、総てのクロック伝送路における前記EMIノイ
ズを確実に抑制する。そして、画像形成装置の一部の回
路間のように、タイミングを厳密に一致させる必要があ
り、周波数ゆらぎが許容されない回路間では、スペクト
ラム拡散されたクロックを逆拡散して、前記周波数ゆら
ぎのないクロックを復元して共通に使用する。
て、EMIノイズを確実に抑制しつつ、特定の回路間の
厳密なタイミングも維持することができる。
記分周比は、整数であることを特徴とする。
などの簡単な構成で実現することができる。
は、前記分周比は、2の階乗単位で設定されることを特
徴とする。
される分周器を、簡単なバイナリカウンタで構成するこ
とができる。
記復調回路は、相互に等しい分周比に設定され、かつ前
記クロック伝送路からの前記スペクトラム拡散されたク
ロックを受信して分周する分周器からの分周信号が入力
され、該分周信号のデューティに応答して、前記分周器
をリセットするデューティ判別回路を備えることを特徴
とする。
れるクロック間の位相まで、厳密に一致させることがで
きる。
記の何れかのクロック伝送装置を用いることを特徴とす
る。
リゴンミラーと画像読取り素子との間などのように、厳
密にタイミングを一致させなければならず、EMI対策
にスペクトラム拡散の手法を用いることができない回路
が搭載されており、したがって上記の手法がEMI対策
に特に効果的である。
て、図1および図2に基づいて説明すれば、以下のとお
りである。
ック伝送装置1の電気的構成を示すブロック図である。
このクロック伝送装置1は、各部のデバイス11,2
1,31,41間に、クロック発振回路2で発生された
クロックCLK1を共用するために用いられる。注目す
べきは、このクロック伝送装置1では、前記クロックC
LK1の伝送にあたってはスペクトラム拡散変調が用い
られ、デバイス11,21は、その変調されたクロック
CLK2をそのまま用いて動作を行い、これに対してデ
バイス31,41は、前記ポリゴンミラーとCCDとの
ように、タイミングが厳密に一致した周波数ゆらぎのな
いクロックCLK3,CLK4をそれぞれ用いて動作を
行うことである。
クロック発振回路2で発生されたクロックCLK1を1
/m(mは整数)に分周する分周器4と、前記クロック
CLK2を発生するVCO(電圧制御型発振器)5と、
前記VCO5で発生されたクロックCLK2を前記1/
mに分周する分周器6と、前記分周器4,6からの分周
信号S1,S2の位相を相互に比較する位相比較器7
と、前記位相比較器7からの出力を平滑化するループフ
ィルタ8と、前記分周器4からの分周信号S1を積分す
る積分器9と、前記積分器9からの積分出力S3を前記
位相比較器7からの出力に加算して前記VCO5に与え
る加算器10とを備えて構成される。
バッファ51からクロック伝送路52へ出力される。こ
れに対して、前記デバイス11,21の受信側は、受信
バッファ12,22で前記クロックCLK2を受信し、
それぞれ対応するデバイス11,21に与える。一方、
前記デバイス31,41の受信側では、受信バッファ3
2,42で受信された前記クロックCLK2は、復調回
路33,43においてクロックCLK3,CLK4に復
調された後、それぞれ対応するデバイス31,41に与
えられる。
ックCLK2を前記1/mに分周する分周器34と、前
記クロックCLK3を発生するVCO35と、前記VC
O35で発生されたクロックCLK3を前記1/mに分
周する分周器36と、前記分周器34,36からの分周
信号S4,S5の位相を相互に比較する位相比較器37
と、前記位相比較器37からの出力を平滑化して前記V
CO35に与えるループフィルタ38とを備えて構成さ
れる。
れたクロックCLK2を1/n(nは整数)に分周する
分周器44と、前記クロックCLK4を発生するVCO
45と、前記VCO45で発生されたクロックCLK4
を前記1/nに分周する分周器46と、前記分周器4
4,46からの分周信号S6,S7の位相を相互に比較
する位相比較器47と、前記位相比較器47からの出力
を平滑化して前記VCO45に与えるループフィルタ4
8とを備えて構成される。
伝送装置1の動作を説明するための波形図である。前記
変調回路3において、前記積分器9および加算器10を
除いた構成は通常のフェイズロックループ回路の構成で
あり、この場合、クロック発振回路2で発生されたクロ
ックCLK1と、VCO5で発生されたクロックCLK
2とは、分周器4,6の分周比が共に1/mで等しいの
で、相互に等しい周波数で、かつ相互に位相が一致した
信号となる。
分周器4からの分周信号S1のレベルが切換わること
で、その分周信号S1が与えられる前記積分器9の積分
出力S3も、前記分周信号S1のレベルに応答して増減
が切換わっている。このため、その積分出力S3をルー
プフィルタ8からの出力に加算することで、前記クロッ
クCLK2は、中心周波数が前記クロックCLK1に等
しく、その周波数に分周信号S1の周期でゆらぎが与え
られた信号となっている。
るEMIノイズレベルを確実に抑制することができる。
前記分周信号S1と分周信号S2とは、位相比較器7が
両者の位相が相互に等しくなるように出力を導出するの
で、伝送開始時に位相差があっても、定常状態となる
と、図2で示すように、相互に同期している。
イズロックループ回路の構成である。そして、位相比較
器37,47が分周信号S4と分周信号S5との間およ
び分周信号S6と分周信号S7との間の位相がそれぞれ
相互に等しくなるように出力を導出するので、伝送開始
時に位相差があっても、定常状態となると、図2で示す
ように、相互に同期している。また、分周器34,3
6;44,46間の分周比がそれぞれ1/mおよび1/
nで相互に等しいので、前記クロックCLK3,CLK
4は、図2で示すように、周波数が前記クロックCLK
2の前記中心周波数と等しく、かつ毎パルスの周期が一
定の周波数ゆらぎのない信号、すなわち前記クロックC
LK1と等しい信号となる。これによって、デバイス3
1,41間の厳密なタイミングも維持することができ
る。
記分周器4,6;34,36;44,46を、カウンタ
などの簡単な構成で実現することができる。
K4は、上述のように相互に等しい周波数でなくてもよ
く、前記分周器34と36との間および分周器44と4
6との間の分周比を相互に異なる値に設定することで、
相互に異なる周波数に設定することができる。
と分周器44,46との分周比をm,nとしているけれ
ども、図2で示すように、復調されるクロックCLK3
とクロックCLK4との周波数が等しければ、通常、同
一の分周比に選ばれる(n=m)。
調されるクロックCLK3とクロックCLK4との周波
数が等しく、受信側の分周信号S6,S7を分周信号S
4,S5と等しく示しているけども、たとえばn=2m
のように、送信側の分周比の1/mに対して、受信側の
分周比の1/nを、整数分の1としてもよい。しかしな
がら、前記n=mの場合は、伝送開始時に前記分周信号
S1,S2(S4,S5)と分周信号S6,S7との間
に位相差があっても、位相比較器47が該分周信号S
1,S2(S4,S5)と分周信号S6,S7との間の
デューティを50%に維持するように出力を導出するの
で、定常状態となると、図2で示すように、相互に同期
しているのに対して、分周比nを、mの2k(kは整
数)倍とすると、分周信号S6,S7はクロックCLK
2の任意の切換わりタイミングで切換わっても前記分周
信号S1,S2(S4,S5)のデューティの50%を
維持できるので、該分周信号S1,S2(S4,S5)
と位相がずれて安定することもある。k=1、すなわち
前記n=2mの場合の一例を、前記図2において、参照
符S6’,S7’で示す。
に基づいて説明すれば、以下のとおりである。
ック伝送装置61の電気的構成を示すブロック図であ
る。このクロック伝送装置61は、上述のクロック伝送
装置1に類似し、対応する部分には同一の参照符号を付
して、その説明を省略する。注目すべきは、このクロッ
ク伝送装置61では、送信側の変調回路3aの分周器4
a,6aおよび受信側の復調回路33a,43aの分周
器34a,36a;44a,46aの分周比が、2の階
乗単位で設定されることである。
れらの分周器4a,6a;34a,36a;44a,4
6aを、簡単なバイナリカウンタで構成することができ
る。
〜図7および前述の図2に基づいて説明すれば、以下の
とおりである。
ック伝送装置71の電気的構成を示すブロック図であ
る。このクロック伝送装置71は、上述のクロック伝送
装置61に類似し、対応する部分には同一の参照符号を
付して、その説明を省略する。注目すべきは、このクロ
ック伝送装置71では、受信側の復調回路33b,43
bの分周器34b,44bが、該分周器34b,44b
からの分周信号S4'',S6''に応答して、デューティ
判別回路39,49によってリセットされることであ
る。そして、復調回路33b,43bは、分周比が相互
に等しい(この図4では1/2n としている)分周器3
4b,36b;44b,46b を使用している。
成例を示すブロック図である。この位相比較器37,4
7は、モトローラ社製のPLLIC14046などで実
現され、大略的に、Dフリップフロップ72と、ORゲ
ート73,74と、排他的論理和ゲート75とを備えて
構成される。
bからの分周信号S5'',S7''である入力PCBin
と、前記クロックCLK2側の分周器34b,44bか
らの分周信号S4'',S6''である入力PCAinとの
2つの入力に対して、前記排他的論理和ゲート75は、
図6で示すような出力PC1outを、前記デューティ
判別回路39,49に与える。
inはORゲート73,74の一方の入力にそれぞれ与
えられており、これらのORゲート73,74の他方の
入力にはDフリップフロップ72の出力/Q,Q(/は
反転出力であることを表す)がそれぞれ与えられてお
り、これらのORゲート73,74の出力は前記Dフリ
ップフロップ72のセット入力Sおよびリセット入力R
にそれぞれ与えられる。したがって、Dフリップフロッ
プ72の出力Qからは、図7で示すような出力PC2o
utが出力され、前記ループフィルタ38,48に入力
される。このループフィルタ38,48からの平滑出力
もVCOinとして、図7に示す。
7,47によって、ループフィルタへの出力PC2ou
tは、2つの入力PCBin,PCAinの立ち上がり
のエッジを一致させるようにVCO35,45を制御す
る。
O35,45の出力を分周しているので、デューティは
50%で一定であり、前記排他的論理和ゲート75の出
力PC1outは、分周信号S4'',S6''の立ち上が
りが分周信号S5'',S7''に一致して、かつ該分周信
号S4'',S6''のデューティが50%になれば常に出
力はローとなり、分周信号S4'',S6''のデューティ
が50%からずれていると、前記分周信号S5'',S
7''との差分だけハイになる。
9,49は、排他的論理和ゲート75の出力PC1ou
tと分周信号S4'',S6''とを相互に比較することに
よって、デューティが50%より上か下かを判定でき、
前記出力PC1outとVCO35,45からのクロッ
クCLK3,CLK4との比較によって、デューティの
ずれの量を判定することができる。これによって、前記
デューティ判別回路39,49は、前記積分器9からの
積分出力S3の立ち上がりタイミングまたは立ち下がり
タイミングで前記分周器34b,44bをリセットする
ことで、分周信号S4'',S6''と分周信号S5'',S
7''との位相、したがってクロックCLK3とクロック
CLK4との位相まで、厳密に一致させることができ
る。前記分周信号S4'',S5'',S6'',S7''が前
記分周信号S1,S2に位相が一致した状態を、前記図
2に合わせて示す。
は、前述のようにクロックCLK1をスペクトラム拡散
したクロックCLK2を伝送することでEMI対策を行
うにあたって、復調されたクロックCLK3,CLK4
の間および/またはそれらのクロックCLK3,CLK
4とクロックCLK1との間のタイミングを厳密に一致
させなければならない画像形成装置に対して、特に効果
的である。
うに、回路間のタイミングを一致させるために引回され
るクロックにEMIノイズの対策を施すにあたって、先
ずスペクトラム拡散の手法を用い、総てのクロック伝送
路における前記EMIノイズを確実に抑制し、さらにタ
イミングを厳密に一致させる必要があり、周波数ゆらぎ
が許容されない回路間では、スペクトラム拡散されたク
ロックを逆拡散して、前記周波数ゆらぎのないクロック
を復元して共通に使用する。
つ、特定の回路間の厳密なタイミングも維持することが
できる。
のように、前記分周比を整数とする。
な構成で実現することができる。
は、以上のように、前記分周比を2の階乗単位で設定す
る。
器を、簡単なバイナリカウンタで構成することができ
る。
のように、前記復調回路を、相互に等しい分周比に設定
し、かつ前記クロック伝送路からの前記スペクトラム拡
散されたクロックを受信して分周する分周器からの分周
信号が入力され、該分周信号のデューティに応答して、
前記分周器をリセットするデューティ判別回路を備え
る。
ク間の位相まで、厳密に一致させることができる。
うに、上記の何れかのクロック伝送装置を用いる。
ラーと画像読取り素子との間などのように、厳密にタイ
ミングを一致させなければならず、EMI対策にスペク
トラム拡散の手法を用いることができない回路が搭載さ
れており、特に効果的である。
の電気的構成を示すブロック図である。
明するための波形図である。
の電気的構成を示すブロック図である。
の電気的構成を示すブロック図である。
器の一構成例を示すブロック図である。
波形図である。
波形図である。
すブロック図である。
回路 34,34a,34b;36,36a,36b 分周
器 39,49 デューティ判別回路 44,44a,44b;46,46a,46b 分周
器 51 送信バッファ 52 クロック伝送路 72 Dフリップフロップ 73,74 ORゲート 75 排他的論理和ゲート
Claims (5)
- 【請求項1】共通のクロックを複数の回路間で使用する
ために該クロックを伝送する装置において、 送信側回路に設けられ、前記クロックをスペクトラム拡
散する変調回路と、 前記スペクトラム拡散されたクロックを前記複数の受信
側回路に分配するクロック伝送路と、 周波数ゆらぎの許されない一部の受信側回路に設けら
れ、前記クロック伝送路からの前記スペクトラム拡散さ
れたクロックを逆拡散して、前記周波数ゆらぎのないク
ロックを復元する復調回路とを含むことを特徴とするク
ロック伝送装置。 - 【請求項2】前記分周比は、整数であることを特徴とす
る請求項1記載のクロック伝送装置。 - 【請求項3】前記分周比は、2の階乗単位で設定される
ことを特徴とする請求項2記載のクロック伝送装置。 - 【請求項4】前記復調回路は、相互に等しい分周比に設
定され、かつ前記クロック伝送路からの前記スペクトラ
ム拡散されたクロックを受信して分周する分周器からの
分周信号が入力され、該分周信号のデューティに応答し
て、前記分周器をリセットするデューティ判別回路を備
えることを特徴とする請求項1〜3の何れかに記載のク
ロック伝送装置。 - 【請求項5】前記請求項1〜4の何れかに記載のクロッ
ク伝送装置を用いることを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002136083A JP4040357B2 (ja) | 2002-05-10 | 2002-05-10 | クロック伝送装置およびそれを用いる画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002136083A JP4040357B2 (ja) | 2002-05-10 | 2002-05-10 | クロック伝送装置およびそれを用いる画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003332997A true JP2003332997A (ja) | 2003-11-21 |
JP4040357B2 JP4040357B2 (ja) | 2008-01-30 |
Family
ID=29698234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002136083A Expired - Fee Related JP4040357B2 (ja) | 2002-05-10 | 2002-05-10 | クロック伝送装置およびそれを用いる画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4040357B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006009159A1 (ja) * | 2004-07-22 | 2006-01-26 | Rohm Co., Ltd | クロック生成回路および通信装置 |
KR100895511B1 (ko) | 2007-05-10 | 2009-04-30 | 삼성전자주식회사 | Dll패스를 가지는 반도체 칩 패키지 및 그에 따른dll클럭신호 공유방법 |
JP2016224089A (ja) * | 2015-05-27 | 2016-12-28 | キヤノン株式会社 | 回路基板、および表示装置 |
JP2018132785A (ja) * | 2018-06-01 | 2018-08-23 | キヤノン株式会社 | 回路基板、および表示装置 |
-
2002
- 2002-05-10 JP JP2002136083A patent/JP4040357B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006009159A1 (ja) * | 2004-07-22 | 2006-01-26 | Rohm Co., Ltd | クロック生成回路および通信装置 |
KR100895511B1 (ko) | 2007-05-10 | 2009-04-30 | 삼성전자주식회사 | Dll패스를 가지는 반도체 칩 패키지 및 그에 따른dll클럭신호 공유방법 |
JP2016224089A (ja) * | 2015-05-27 | 2016-12-28 | キヤノン株式会社 | 回路基板、および表示装置 |
US9984613B2 (en) | 2015-05-27 | 2018-05-29 | Canon Kabushiki Kaisha | Substrate and display apparatus |
JP2018132785A (ja) * | 2018-06-01 | 2018-08-23 | キヤノン株式会社 | 回路基板、および表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4040357B2 (ja) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chang et al. | A spread-spectrum clock generator with triangular modulation | |
US5448193A (en) | Normalization of apparent propagation delay | |
EP0909035B1 (en) | Phase synchronisation device and phase quadrature signal generating apparatus | |
JP2004153637A (ja) | クロック生成装置 | |
KR19990077940A (ko) | 위상검출기 | |
US5691660A (en) | Clock synchronization scheme for fractional multiplication systems | |
JP2008263508A (ja) | クロックアンドデータリカバリ回路 | |
US5281863A (en) | Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output | |
JP2003332997A (ja) | クロック伝送装置およびそれを用いる画像形成装置 | |
US7199624B2 (en) | Phase locked loop system capable of deskewing | |
JP2005244876A (ja) | Pll回路 | |
US5870592A (en) | Clock generation apparatus and method for CMOS microprocessors using a differential saw oscillator | |
JP4037138B2 (ja) | 画像形成装置 | |
EP0881775A1 (en) | A clock generator | |
US5745004A (en) | FPLL with third multiplier in an AC path in the FPLL | |
JP3968996B2 (ja) | 信号処理装置および信号処理方法 | |
JP2703676B2 (ja) | ディジタルダイバーシチ装置 | |
JP2000066761A (ja) | ディジタル回路 | |
JP2002246900A (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
JPH088701A (ja) | クロック配給装置 | |
JP2736702B2 (ja) | 非同期検出回路 | |
JPH09261019A (ja) | 同期回路 | |
JP2708352B2 (ja) | インテグラル・ディレイロックループ | |
KR200188612Y1 (ko) | 새로운 위상검출방식의 듀얼 위상주파수검출기 | |
JP3263200B2 (ja) | 同期信号生成回路及び分周回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4040357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |