JP2708352B2 - インテグラル・ディレイロックループ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はスペクトラム拡散通信
の拡散符号の同期を保持するＤＬＬに関し、特にハード
ウエア（以下Ｈ／Ｗと略す）の簡略化を実現し、かつ明
確な同期保持理論に基づいた構成としたインテグラル・
ディレイロックループ（Ｉ−ＤＬＬ）に関するものであ
る。

【０００２】

【従来の技術】図７は従来のスペクトラム拡散通信にお
けるＤＬＬの構成を示すブロック図である。図７におい
て、１００は該ＤＬＬの入力端子，２００は該ＤＬＬの
出力端子，１０は受信機内拡散符号発生器（以下、ＰＮ
・ＧＥＮ（０）と称す）であり、シフトレジスタにより
構成されている。１１はＰＮ・ＧＥＮ（０）１０で発生
される拡散符号よりも位相が１／２チップ（１チップは
拡散符号の１データ分の幅であり、以下１チップをΔ、
１／２チップをΔ／２と表す）分遅延した拡散符号を発
生する拡散符号発生器であり、以下ＰＮ・ＧＥＮ（−Δ
／２）と呼ぶ。１２はこれと逆に１／２Δ分進んだ拡散
符号を発生する拡散符号発生器であり、以下ＰＮ・ＧＥ
Ｎ（＋Δ／２）と呼ぶ。２ａ，２ｂはそれぞれＰＮ・Ｇ
ＥＮ（−Δ／２）１１，ＰＮ・ＧＥＮ（＋Δ／２）１２
の拡散符号と、受信信号の拡散符号との相関をとる相関
器である。１３は相関器２ａの出力である相関電圧波形
を極性反転する反転器である。７ａ，７ｂは電圧加算
器、４はＶＣＯ（電圧制御発振器）、５は基準電圧発生
器であり、この基準電圧はＶＣＯ４が規定周波数のクロ
ックを出力する時の電圧値に対応している。

【０００３】従来のディレーロックループの動作につい
て図７，図８に基づき説明する。まず、入力端子１００
に入力された受信信号の拡散符号とＰＮ・ＧＥＮ（−Δ
／２）１１の拡散符号との相関を相関器２ａでとると、
その相関出力は図７に示した波形１４のようになる。ま
た同時に、上記受信信号の拡散符号とＰＮ・ＧＥＮ（＋
Δ／２）１２の拡散符号との相関を相関器２ｂでとる
と、波形１５のような相関出力となる。さらに、上記波
形１４を反転器１３によりその極性を反転させ、図７に
示した波形１６のような形にする。そして、上記波形１
５と上記波形１６とを電圧加算器７ａにより加算する。
すると、上記電圧加算器７ａの出力信号は波形１７に示
したようになる。

【０００４】次に、上記波形１７と基準電圧発生器５の
出力電圧とを電圧加算器７ｂで加算し、その出力を制御
電圧としてＶＣＯ４に供給し、該制御電圧を受けたＶＣ
Ｏ４のクロック出力をＰＮ・ＧＥＮ（０）１０，ＰＮ・
ＧＥＮ（−Δ／２）１１及びＰＮ・ＧＥＮ（＋Δ／２）
１２へそれぞれ供給する。すると、上記クロック出力に
より上記受信信号の拡散符号は、その位相誤差が補正さ
れて上記ＰＮ・ＧＥＮ（０）１０の拡散符号と同期す
る。

【０００５】即ち、図８を用いて詳述すると、受信信号
の拡散符号がＰＮ・ＧＥＮ（０）１０の拡散符号に対し
その位相が遅れた場合（負の位相誤差）、上記制御電圧
は図８における領域Ｂとなり、上記ＰＮ・ＧＥＮ（０）
１０の位相進みを補正するために上記ＶＣＯ４に対して
負の制御電圧を加え、上記ＶＣＯ４のクロック周波数を
減少させて上記ＰＮ・ＧＥＮ（０）１０の位相を遅らせ
ることとなる。これとは逆に、上記受信信号の拡散符号
が上記ＰＮ・ＧＥＮ（０）１０の拡散符号に対しその位
相が進んだ場合（正の位相誤差）、上記制御電圧は図８
における領域Ａとなり、上記ＰＮ・ＧＥＮ（０）１０の
位相遅れを補正するために上記ＶＣＯ４に対して正の制
御電圧を加え、上記ＶＣＯ４のクロック周波数を増加さ
せて上記ＰＮ・ＧＥＮ（０）１０の位相を進ませること
となる。上述のように、上記受信信号の拡散符号と上記
ＰＮ・ＧＥＮ（０）１０の拡散符号とを同期させて出力
端子２００から同期した拡散符号を出力する。

【０００６】

【発明が解決しようとする課題】従来のＤＬＬは以上の
ように構成されているため、ＤＬＬの同期性能は図７に
おける上記ＰＮ・ＧＥＮ（−Δ／２）１１の相関系統と
上記ＰＮ・ＧＥＮ（＋Δ／２）１２の相関系統との対称
性に大きく左右される。従って下記の原因によって性能
の劣化が生じやすい構成となっている。即ち、 (1) 上記ＰＮ・ＧＥＮ（−Δ／２）１１と、上記ＰＮ・
ＧＥＮ（＋Δ／２）１２との上記ＰＮ・ＧＥＮ（０）１
０に対するそれぞれの位相差Δ／２を全く等しいΔ／２
の位相量にすることが困難である。 (2) ２つの相関系統に上記相関器２ａと上記相関器２ｂ
とがそれぞれ存在し、それぞれの相関系統の特性を全く
同一の特性にすることが難しい。 (3) 上記反転器１３が片側の相関系統にしか存在しない
ため、一方の相関系統に対しオフセット電圧等を生じや
すい。 (4) 該ＤＬＬを備えた通信装置の動作時の発熱による温
度上昇等、その環境の変化によって両系統の対称性がく
ずれやすい。 また今後、携帯電話等でスペクトラム拡散通信を用いる
可能性が高いと思われるが、その場合は通信装置を小型
化する必要があり、上記(1) 〜(4) の原因により、さら
に性能劣化が生じやすいという問題がある。

【０００７】この発明は上記のような問題点を解消する
ためになされたもので、通信装置の動作時の発熱による
温度上昇や、使用環境温度の上昇等の環境条件の変化，
通信装置の小型化，および回路構成素子の密集化等によ
り生じる性能劣化を非常に小さいものとすることがで
き、またさらに、データ再生時のＣ／Ｎ（Ｃ／Ｎ：搬送
波電力対雑音電力比）を改善することのできるスペクト
ラム拡散通信用のインテグラル・ディレイロックループ
を得ることを目的とする。

【０００８】

【課題を解決するための手段】この発明に係るインテグ
ラル・ディレイロックループは、基準電圧発生器と、Ｖ
ＣＯと、該ＶＣＯの制御電圧を周期的に変化させる正弦
波発生器と、上記ＶＣＯの出力クロックを用いて受信機
内で拡散符号を発生する拡散符号発生器と、受信信号の
拡散符号と上記受信機内で発生する拡散符号との相関を
とる相関器と、上記正弦波発生器の正弦波出力をデジタ
ルクロックに変換するコンパレータと、上記相関器によ
る相関の交流成分と上記コンパレータによるデジタルク
ロックとの積を積分する積分器と、該積分器の積分結果
と上記基準電圧発生器からの基準電圧と上記正弦波発生
器の出力とを加算する電圧加算器とを備え、上記電圧加
算器の出力を上記ＶＣＯにその制御電圧として加え、上
記積分器の積分結果に基いて同期を保持するようにした
ものである。

【０００９】また、この発明に係るインテグラル・ディ
レイロックループは、上記基準電圧と上記積分器の積分
結果とを加算する電圧加算器と、該電圧加算器の出力を
その制御電圧とするＶＣＯと、該ＶＣＯの出力クロック
を用いて受信機内で拡散符号を発生するデータ再生用の
拡散符号発生器とを更に備え、上記正弦波発生器の出力
経路と、上記データ再生用の拡散符号発生器の入力経路
とを分離したものである。

【００１０】また、この発明に係るインテグラル・ディ
レイロックループは、上記積分器の積分結果をＡ／Ｄ変
換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力を入力信
号とするＣＰＵと、該ＣＰＵの出力をＤ／Ａ変換して上
記電圧加算器に与えるＤ／Ａ変換器とを備え、上記積分
結果を所要の電圧に変換して上記ＶＣＯの制御電圧に加
えるようにしたものである。

【００１１】

【作用】この発明においては、基準電圧発生器と、ＶＣ
Ｏと、該ＶＣＯの制御電圧を周期的に変化させる正弦波
発生器と、上記ＶＣＯの出力クロックを用いて受信機内
で拡散符号を発生する拡散符号発生器と、受信信号の拡
散符号と上記受信機内で発生する拡散符号との相関をと
る相関器と、上記正弦波発生器の正弦波出力をデジタル
クロックに変換するコンパレータと、上記相関器による
相関の交流成分と上記コンパレータによるデジタルクロ
ックとの積を積分する積分器と、該積分器の積分結果と
上記基準電圧発生器からの基準電圧と上記正弦波発生器
の出力とを加算する電圧加算器とを備え、上記電圧加算
器の出力を上記ＶＣＯにその制御電圧として加え、上記
積分器の積分結果に基づいて同期を保持するようにした
から、明確かつ簡易な同期理論により、対称性を必要と
しない簡易な回路で拡散符号の同期をとることとなり、
これによりＨ／Ｗの小型化を行い易く、かつＨ／Ｗの小
型化，回路構成素子の密集化，発熱等による環境変化に
対する性能劣化を少なくすることができる。

【００１２】また、この発明においては、上記基準電圧
と上記積分器の積分結果とを加算する電圧加算器と、該
電圧加算器の出力をその制御電圧とするＶＣＯと、該Ｖ
ＣＯの出力クロックを用いて受信機内で拡散符号を発生
するデータ再生用の拡散符号発生器とを更に備え、上記
正弦波発生器の出力経路と、上記データ再生用の拡散符
号発生器の入力経路とを分離したものとしたから、上記
データ再生用の拡散符号発生器が発生する拡散符号に上
記正弦波発生器が出力する正弦波電圧に起因する周期的
な周波数誤差が存在しないこととなり、これによりＣ／
Ｎの劣化を防止することができる。

【００１３】また、この発明においては、上記積分器の
積分結果をＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変
換器の出力を入力信号とするＣＰＵと、該ＣＰＵの出力
をＤ／Ａ変換して上記電圧加算器に与えるＤ／Ａ変換器
とを備え、上記積分結果を所要の電圧に変換して上記Ｖ
ＣＯの制御電圧に加えるようにしたから、上記ＣＰＵに
より、上記積分結果に基づいた位相誤差の実際量を常に
把握することができる。

【００１４】

【実施例】実施例１．以下、この発明の第１の実施例を
図について説明する。図１は本発明の実施例１によるイ
ンテグラル・ディレイロックループ（以下、Ｉ−ＤＬＬ
と称す）を示すブロック図である。図１において、１は
受信機内拡散符号を発生する拡散符号発生器であり、以
下ＰＮ・ＧＥＮと呼ぶ。２は受信信号の拡散符号とＰＮ
・ＧＥＮ１で発生した拡散符号との相関をとる相関器で
ある。３は相関器２の相関出力の直流成分を除去し、相
関の交流成分だけを取り出すためのＤＣカットコンデン
サである。４はＶＣＯ、５は基準電圧発生器であり、こ
の基準電圧はＶＣＯ４が規定周波数のクロックを出力し
ている時の電圧値に対応している。６は発振器であり、
ＶＣＯ４の周波数を一定周期で変化させるための正弦波
電圧を出力する。７は電圧加算器、８はクロックと上記
相関の交流成分との積を一定時間積分する積分器であ
る。９は発振器６の正弦波出力をディジタルクロックに
変換するコンパレータである。また、図２はＶＣＯ４の
制御電圧と相関電圧との関係を説明するための図であ
り、図３は積分器８の動作を説明するための図である。
さらに、図４は積分結果とＶＣＯ４の制御電圧との関係
を説明するための図である。

【００１５】次に本実施例１によるＩ−ＤＬＬの動作に
ついて説明する。まず、基準電圧発生器５の出力電圧と
発振器６が出力する正弦波電圧２１とを電圧加算器７に
より加算すると図２(a) に示すような波形の信号とな
り、これをＶＣＯ４の制御電圧として供給する。そして
この制御電圧を供給されたＶＣＯ４の出力クロックを用
いてＰＮ・ＧＥＮ１で拡散符号を生成する。

【００１６】次に、上記ＰＮ・ＧＥＮ１で生成した拡散
符号と受信信号の拡散符号との相関を相関器２でとる。
このとき上記ＰＮ・ＧＥＮ１の拡散符号，上記受信信号
の拡散符号間の位相差による相関電圧は図２(b) に示す
ように変化するが、それと同時に、上記ＶＣＯ４の制御
電圧が図２(a) に示すように変化するため、上記位相差
にも変化を生じるものであり、その結果上記相関器２か
らは図２(c) に示すような波形の信号が出力される。

【００１７】そして、上記相関器２の出力をＤＣカット
コンデンサ３によりその直流成分を除去して積分器８に
供給する。また同時に、上記発振器６が出力する上記正
弦波電圧２１をコンパレータ９を用いてディジタル化
し、その出力のディジタルクロック２０も上記積分器８
に供給する。

【００１８】すると、上記積分器８において、上記ＤＣ
カットコンデンサ３を通した相関電圧の交流成分と、上
記ディジタルクロック２０との積がとられ、かつこれを
一定時間（Ｔ）積分したものが該積分器８の出力信号と
して出力されて上記電圧加算器７に供給される。

【００１９】ここでこの積分器８の動作を図３，図４を
用いてさらに詳しく説明すると、図３(a) は上記受信信
号の拡散符号，上記ＰＮ・ＧＥＮ１の拡散符号間の位相
誤差が０であるときの上記積分器８に供給される上記相
関電圧の交流成分と上記ディジタルクロック２０との関
係を示したものであり、また、図３(b) には上記位相誤
差が１チップ分あり、後者の位相が前者の位相に対して
遅れている場合を示し、逆に、図３(c) は上記位相誤差
が１チップ分あり、後者の位相が前者の位相に対して進
んでいる場合を示したものである。そして、各図３(a)
〜(c) におけるＡ(t) はディジタルクロック２０、Ｂ
(t) は相関電圧の交流成分を示しており、それぞれの場
合において、上記Ａ(t) と上記Ｂ(t) の積を一定時間
（Ｔ）積分して正規化（１／Ｔ）すると、上記相関電圧
の交流成分と上記ディジタルクロック２０との関係が図
３(a) の場合、次式のようになり、

【００２０】

【数１】

【００２１】さらに、図３(b) の場合あるいは図３(c)
の場合は、それぞれ以下のようになる。

【００２２】

【数２】

【００２３】

【数３】

【００２４】上記の３つの式で得られたそれぞれの解で
ある、０，２Ａ・Ｂ／π，−２Ａ・Ｂ／πに基づいて上
記受信信号の拡散符号，上記ＰＮ・ＧＥＮ１の拡散符号
間の位相誤差と、上記積分器８の積分結果出力との関係
を示すと図４のようになる。これにより上記積分器８は
上記ＰＮ・ＧＥＮ１が発生した拡散符号の位相が受信信
号の拡散符号より進んだ場合には負の電圧の出力信号を
出力し、また、遅れた場合には正の電圧の出力信号を、
一致した場合には０Ｖの出力信号を出力することがわか
る。

【００２５】そして、上記電圧加算器７により上記積分
器８の出力信号を上記ＶＣＯ４の制御電圧に加え、この
制御電圧を上記ＶＣＯ４に供給することにより上記ＰＮ
・ＧＥＮ１はその発生する拡散符号の位相と上記受信信
号の拡散符号間の位相誤差が０になるように制御され、
出力端子２００から同期した拡散符号が出力される。

【００２６】ところで従来、特開平４−２５２４１号公
報には、スペクトラム拡散通信方式における同期保持回
路において、積分器を用いた相関系統の対称性を必要と
しない同期保持回路が示されているが、この同期保持回
路の同期エラー系の回路は、局部ＰＮ符号をシフトし受
信ＰＮ符号のスペクトラム逆拡散に必要な基準局部ＰＮ
符号を取り出すとともに上記基準局部ＰＮ符号から１チ
ップ分時間的に前後にシフトした２つの同期エラー検出
用局部ＰＮ符号を取り出す３つの単位遅延素子と、上記
基準局部ＰＮ符号から１チップ分時間的に遅らせた上記
同期エラー検出用局部ＰＮ符号と受信ＰＮ符号との相関
値をとる第１の乗算器および積分器と、上記相関値の２
倍を同期エラーを示す誤差電圧として得る第２の乗算器
と、上記２つの同期エラー検出用局部ＰＮ符号の一致も
しくは不一致を検出し一致している場合は受信ＰＮ符号
と局部ＰＮ符号とが同期状態にあるとして上記積分器に
よる積分処理を禁止する排他的論理和回路とを有し、局
部ＰＮ符号を受信ＰＮ符号に同期させるものである。こ
れに対して本実施例１によるインテグラル・ディレイロ
ックループは、同期ずれを検出するために単位遅延素子
を用いておらず、また、積分器８により上記コンパレー
タ９が出力するディジタルクロック２０と、上記相関器
２の出力する相関電圧の交流成分との積を積分し、この
積分結果に基づいてＶＣＯ４の制御電圧を制御すること
により該ＶＣＯ４が出力するクロックの周波数を増加、
もしくは減少させ、該クロックを受信器内の拡散符号を
発生するＰＮ・ＧＥＮ１に供給することにより該ＰＮ・
ＧＥＮ１を駆動して受信信号の拡散符号と上記ＰＮ・Ｇ
ＥＮ１の拡散符号とを同期させるものであり、常に同期
を保つようにするため、上記積分器８が積分処理を禁止
されることもなく、相関系統の対称性を必要としないも
のの、１チップ分時間的に前後にシフトした２つの同期
エラー検出用局部ＰＮ符号を取り出して同期を保持しよ
うとする従来の同期保持理論を用いた特開平４−２５２
４１号公報記載の同期保持回路とは、構成，作用および
同期保持理論ともに全く異なるものである。

【００２７】このように、本実施例１によるＩ−ＤＬＬ
においては、上記ＶＣＯ４の制御電圧に上記発振器６が
出力する正弦波電圧を加えて上記ＶＣＯ４が出力するク
ロックの周波数を周期的に変化させ、この状態で受信信
号の拡散符号と、受信機内の上記ＰＮ・ＧＥＮ１が発生
する拡散符号との相関をとり、この相関の交流成分と、
上記正弦波電圧を上記コンパレータ９によりディジタル
クロック化したものとの積を一定時間積分し、その結果
を上記ＶＣＯ４の制御電圧に加えて該ＶＣＯ４を制御し
て同期を保持するようにしたので、回路構成がシンプル
になりＨ／Ｗを小型化でき、また、回路構成に対称性を
必要とする部分が存在しないため、Ｈ／Ｗの小型化，回
路の密集化，発熱等による環境変化に対して性能劣化を
少なくすることができる。

【００２８】実施例２．以下、この発明の第２の実施例
を図について説明する。図５は、本発明の実施例２によ
るＩ−ＤＬＬを示すブロック図であり、図５において、
上記実施例１における図１と同一符号は同一又は相当部
分を示し、１ａおよび１ｂは拡散符号発生器（ＰＮ・Ｇ
ＥＮ）、４ａおよび４ｂはＶＣＯ、７ａおよび７ｂは電
圧加算器であり、ＰＮ・ＧＥＮ１ｂ，ＶＣＯ４ｂ，電圧
加算器４ｂは上記実施例１における図１のＰＮ・ＧＥＮ
１，ＶＣＯ４，電圧加算器４にそれぞれ対応している。

【００２９】上記実施例１では、ＶＣＯ４の制御電圧と
して基準電圧発生器５の出力と、積分器８の出力と、発
振器６の出力とを加算したものを用いるため、上記ＶＣ
Ｏ４が出力するクロックの周波数には常に上記発振器６
の出力に起因した周期的な周波数誤差が存在することと
なり、これによりＰＮ・ＧＥＮ１が発生した拡散符号に
も周期的な位相誤差が現れ、これがノイズとなるために
データ再生時のＣ／Ｎを劣化させることがある。そこで
本実施例２では、図５に示したように、データ再生用の
ＰＮ・ＧＥＮ１ａ，ＶＣＯ４ａ，電圧加算器７ａを新た
に追加し、拡散符号の同期保持を行う回路とデータ再生
用の回路とを分けてＣ／Ｎ劣化の防止を実現した。

【００３０】即ち、上記拡散符号の同期保持を行う回路
は上記実施例１と同じ構成であるため、ＰＮ・ＧＥＮ１
ｂの電圧制御クロックを発生するＶＣＯ４ｂの制御電圧
には上記発振器６が出力する正弦波電圧が加わることと
なるが、上記新たに追加したＰＮ・ＧＥＮ１ａ，ＶＣＯ
４ａ，電圧加算器７ａからなるデータ再生用の回路にお
いて、上記ＰＮ・ＧＥＮ１ａのクロックを発生するＶＣ
Ｏ４ａの制御電圧には上記基準電圧発生器５の出力と上
記積分器８の出力だけを上記電圧加算器７ａにより加算
したものを用い、上記発振器６が出力する正弦波電圧を
加えないようにし、上記ＰＮ・ＧＥＮ１ａが発生する拡
散符号に上記正弦波電圧に起因した周期的な周波数誤差
が存在しないようにした。

【００３１】このように、本実施例２においては、上記
実施例１によるＩ−ＤＬＬに加えて、上記ＰＮ・ＧＥＮ
１ａ，ＶＣＯ４ａ，電圧加算器７ａからなるデータ再生
用の回路を備え、上記ＶＣＯ４ａの制御電圧に上記基準
電圧発生器５の出力と上記積分器８の出力だけを上記電
圧加算器７ａにより加算したものを用い、上記ＰＮ・Ｇ
ＥＮ１ａが発生する拡散符号に上記発振器６が出力する
正弦波電圧に起因した周期的な周波数誤差が存在しない
ようにしたので、Ｈ／Ｗを小型化でき、また、Ｈ／Ｗの
小型化，回路の密集化，発熱等による環境変化に対して
性能劣化を少なくすることができる効果に更に加えて、
Ｃ／Ｎ劣化を防止できる効果が得られる。

【００３２】なお、本実施例２によるＩ−ＤＬＬと、上
記実施例１によるＩ−ＤＬＬと、従来のＤＬＬとにおけ
るそれぞれのデータ再生時のＣ／Ｎの関係は以下のよう
になる。 （Ｃ／Ｎ）実施例２＞（Ｃ／Ｎ）実施例１≒（Ｃ／Ｎ）
従来のＤＬＬ 上記の式において、上記実施例１によるＩ−ＤＬＬは、
上記発振器６が出力する正弦波電圧の振幅を小さくし
て、図２(a) に示したＶＣＯ制御電圧の振幅を小さくす
ることにより位相誤差を減少させたものであり、その最
小の振幅は従来のＤＬＬで追尾可能なＶＣＯ制御電圧の
最小振幅に等しいものとしている。

【００３３】実施例３．上記実施例１及び実施例２で
は、積分器８による積分結果を直接ＶＣＯ４，４ｂの制
御電圧として利用しているが、図６に示したように、上
記積分結果をＡ／Ｄ変換器２３によりディジタル化して
ＣＰＵ２４に一度読み込ませ、該ＣＰＵ２４が適切な制
御電圧をＤ／Ａ変換器２５を用いて発生し、これを上記
ＶＣＯ４に供給するようにしても良い。このような本実
施例３によるＩ−ＤＬＬにおいては、上記ＣＰＵ２４は
積分結果に基づき位相誤差の実際量を常に把握すること
が可能となる効果が得られる。

【００３４】

【発明の効果】以上のように、この発明によれば、基準
電圧発生器と、ＶＣＯと、該ＶＣＯの制御電圧を周期的
に変化させる正弦波発生器と、上記ＶＣＯの出力クロッ
クを用いて受信機内で拡散符号を発生する拡散符号発生
器と、受信信号の拡散符号と上記受信機内で発生する拡
散符号との相関をとる相関器と、上記正弦波発生器の正
弦波出力をデジタルクロックに変換するコンパレータ
と、上記相関器による相関の交流成分と上記コンパレー
タによるデジタルクロックとの積を積分する積分器と、
該積分器の積分結果と上記基準電圧発生器からの基準電
圧と上記正弦波発生器の出力とを加算する電圧加算器と
を備え、上記電圧加算器の出力を上記ＶＣＯにその制御
電圧として加え、上記積分器の積分結果に基づいて同期
を保持するようにしたので、明確かつ簡易な新しい同期
理論により、対称性を必要としない簡易な回路で拡散符
号の同期をとることができ、Ｈ／Ｗの小型化を実現で
き、かつ通信装置の動作時の発熱による温度上昇や使用
環境温度の上昇等の環境条件の変化，通信装置の小型
化，および回路構成素子の密集化等により生じる性能劣
化を非常に小さくできるスペクトラム拡散通信用のイン
テグラル・ディレイロックループを得ることができる。

【００３５】また、この発明によれば、上記基準電圧と
上記積分器の積分結果とを加算する電圧加算器と、該電
圧加算器の出力をその制御電圧とするＶＣＯと、該ＶＣ
Ｏの出力クロックを用いて受信機内で拡散符号を発生す
るデータ再生用の拡散符号発生器とを更に備え、上記正
弦波発生器の出力経路と、上記データ再生用の拡散符号
発生器の入力経路とを分離したので、上記データ再生用
の拡散符号発生器が発生する拡散符号に含まれる，上記
正弦波発生器が出力する正弦波電圧に起因する周期的な
周波数誤差を無くすことができ、性能劣化を小さくでき
る効果に加えてＣ／Ｎの劣化を防止することができる効
果がある。

【００３６】また、この発明によれば、上記積分器の積
分結果をＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換
器の出力を入力信号とするＣＰＵと、該ＣＰＵの出力を
Ｄ／Ａ変換して上記電圧加算器に与えるＤ／Ａ変換器と
を備え、上記積分結果を所要の電圧に変換して上記ＶＣ
Ｏの制御電圧に加えるようにしたので、上記ＣＰＵが上
記積分結果に基づき位相誤差の実際量を常に把握するこ
とができる効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１によるＩ−ＤＬＬの構成を示
すブロック図。

【図２】本発明の実施例１によるＩ−ＤＬＬのＶＣＯ４
の制御電圧と相関電圧との関係を説明するための図。

【図３】本発明の実施例１によるＩ−ＤＬＬの積分器８
の動作を説明するための図。

【図４】本発明の実施例１によるＩ−ＤＬＬの積分器８
の積分結果出力と、拡散符号の位相誤差およびＶＣＯ４
の制御方向との関係を示す図。

【図５】本発明の実施例２によるＩ−ＤＬＬの構成を示
すブロック図。

【図６】本発明の実施例３によるＩ−ＤＬＬの構成を示
すブロック図。

【図７】従来のＤＬＬの構成を示すブロック図。

【図８】従来のＤＬＬの位相差とＶＣＯ制御電圧との関
係を示す図。

【符号の説明】

１，１ａ，１ｂ 拡散符号発生器（ＰＮ・ＧＥＮ） ２，２ａ，２ｂ 相関器 ３ ＤＣカットコンデンサ ４，４ａ，４ｂ 電圧制御クロック発生器（ＶＣＯ） ５ 基準電圧発生器 ６ 発振器（正弦波発生器） ７，７ａ，７ｂ 電圧加算器 ８ 積分器 ９ コンパレータ １０ 拡散符号発生器（（ＰＮ・ＧＥＮ
（０）） １１ 拡散符号発生器（（ＰＮ・ＧＥＮ
（−Δ／２）） １２ 拡散符号発生器（（ＰＮ・ＧＥＮ
（＋Δ／２）） １３ 反転器 １４ 相関器出力波形 １５ 相関器出力波形 １６ 反転器出力波形 １７ 電圧加算器出力波形 ２０ コンパレータ出力波形 ２１ 発振器出力波形 ２２ ＣＰＵ読み込み波形 ２３ Ａ／Ｄ変換器 ２４ ＣＰＵ ２５ Ｄ／Ａ変換器 １００ 入力端子 ２００ 出力端子

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 スペクトラム拡散通信装置における受信
   信号の拡散符号と、受信機内で発生する拡散符号との同
   期をとるディレイロックループ（以下ＤＬＬと称す）に
   おいて、 基準電圧発生器と、 電圧制御クロック発生器（以下ＶＣＯと称す）と、 上記ＶＣＯの制御電圧を周期的に変化させる正弦波発振
   器と、 上記ＶＣＯの出力クロックを用いて受信機内で拡散符号
   を発生する拡散符号発生器と、 受信信号の拡散符号と上記受信機内で発生する拡散符号
   との相関をとる相関器と、 上記正弦波発生器の正弦波出力をデジタルクロックに変
   換するコンパレータと、 上記相関器による相関の交流成分と、上記コンパレータ
   によるデジタルクロックとの積を積分する積分器と、 上記積分器の積分結果と、上記基準電圧発生器からの基
   準電圧と、上記正弦波発生器の出力とを加算する電圧加
   算器とを備え、 上記電圧加算器の出力を上記ＶＣＯにその制御電圧とし
   て加え、上記積分器の積分結果に基いて同期を保持する
   ようにしたことを特徴とするインテグラル・ディレイロ
   ックループ。
2. 【請求項２】 請求項１記載のインテグラル・ディレイ
   ロックループにおいて、 上記基準電圧と、上記積分器の積分結果とを加算する電
   圧加算器と、 上記電圧加算器の出力をその制御電圧とするＶＣＯと、 上記ＶＣＯの出力クロックを用いて受信機内で拡散符号
   を発生するデータ再生用の拡散符号発生器とを更に備
   え、 上記正弦波発生器の出力経路と、上記データ再生用の拡
   散符号発生器の入力経路とを分離したことを特徴とする
   インテグラル・ディレイロックループ。
3. 【請求項３】 請求項１または２記載のインテグラル・
   ディレイロックループにおいて、 上記積分器の積分結果をＡ／Ｄ変換するＡ／Ｄ変換器
   と、 上記Ａ／Ｄ変換器の出力を入力信号とするＣＰＵと、 上記ＣＰＵの出力をＤ／Ａ変換して上記電圧加算器に与
   えるＤ／Ａ変換器とを備え、 上記積分結果を所要の電圧に変換して上記ＶＣＯの制御
   電圧に加えることを特徴とするインテグラル・ディレイ
   ロックループ。