JPH08167865A - スペクトラム拡散同期装置 - Google Patents
スペクトラム拡散同期装置Info
- Publication number
- JPH08167865A JPH08167865A JP6308524A JP30852494A JPH08167865A JP H08167865 A JPH08167865 A JP H08167865A JP 6308524 A JP6308524 A JP 6308524A JP 30852494 A JP30852494 A JP 30852494A JP H08167865 A JPH08167865 A JP H08167865A
- Authority
- JP
- Japan
- Prior art keywords
- bit rate
- peak
- correlation
- outputs
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 回路の低速化（低消費電力化）、簡易化およ
び小規模化が行え、かつクロック発生部の周波数を低く
抑えることが可能となるスペクトラム拡散同期装置を提
供する。 【構成】 従来のＤＬＬ、ＤＰＬＬおよびビットレート
発生部を削除し、ビットレートとピーク検出信号の位相
比較を行い、ビットレート位相制御信号を出力するビッ
トレート位相制御部３と、ビットレート位相制御信号に
より、ビットレートを発生するピーク追尾型ビットレー
ト発生部５と、データ再生の前にビットレート単位で相
関値の積分を行う相関積分部６を新たに加えて構成した
ものである。
び小規模化が行え、かつクロック発生部の周波数を低く
抑えることが可能となるスペクトラム拡散同期装置を提
供する。 【構成】 従来のＤＬＬ、ＤＰＬＬおよびビットレート
発生部を削除し、ビットレートとピーク検出信号の位相
比較を行い、ビットレート位相制御信号を出力するビッ
トレート位相制御部３と、ビットレート位相制御信号に
より、ビットレートを発生するピーク追尾型ビットレー
ト発生部５と、データ再生の前にビットレート単位で相
関値の積分を行う相関積分部６を新たに加えて構成した
ものである。
Description
【０００１】
【産業上の利用分野】本発明は、回路の低速化（低消費
電力化）、簡易化および小規模化が可能となるスペクト
ラム拡散同期装置に関するものである。
電力化）、簡易化および小規模化が可能となるスペクト
ラム拡散同期装置に関するものである。
【０００２】
【従来の技術】近年、スペクトラム拡散（ＳＳ）方式
は、そのランダム多元接続性、秘話性、耐干渉性のため
に、運用通信だけでなく公共通信やパーソナル通信にも
利用されるようになってきた。その中でも、直接拡散
（ＤＳ）方式の技術の中心である同期方式の研究開発が
活発になってきている。
は、そのランダム多元接続性、秘話性、耐干渉性のため
に、運用通信だけでなく公共通信やパーソナル通信にも
利用されるようになってきた。その中でも、直接拡散
（ＤＳ）方式の技術の中心である同期方式の研究開発が
活発になってきている。
【０００３】以下、図面を参照しながら従来のスペクト
ラム拡散同期装置について説明を行う。図３において、
１は受信ベースバンド信号を入力し、逆拡散を行い、極
性を有す相関値を出力する相関部である。２は相関値の
ピークを検出し、ピーク検出信号を出力するピーク検出
部である。１２はピーク検出信号によりビット同期の捕
捉／保持の切り換えを行う同期判定部である。８はＤＰ
ＬＬ（デジタルＰＬＬ）の位相制御に必要とされる精度
のクロック（マスタークロック）を発生するクロック発
生部Ｂ（水晶発振器）である。９はビット同期の保持を
行うＤＬＬ（遅延ロックループ）である。１０は保持の
際、ＤＬＬ出力の誤差信号により、チップレート（ビッ
トレート／拡散符号長）の精度で位相制御を行い、チッ
プレートを出力するＤＰＬＬである。１１はチップレー
トを分周し、ビットレートを発生するビットレート発生
部である。７はビットレートのタイミングで、相関値の
ピークの極性から再生データを出力するデータ再生部で
ある。
ラム拡散同期装置について説明を行う。図３において、
１は受信ベースバンド信号を入力し、逆拡散を行い、極
性を有す相関値を出力する相関部である。２は相関値の
ピークを検出し、ピーク検出信号を出力するピーク検出
部である。１２はピーク検出信号によりビット同期の捕
捉／保持の切り換えを行う同期判定部である。８はＤＰ
ＬＬ（デジタルＰＬＬ）の位相制御に必要とされる精度
のクロック（マスタークロック）を発生するクロック発
生部Ｂ（水晶発振器）である。９はビット同期の保持を
行うＤＬＬ（遅延ロックループ）である。１０は保持の
際、ＤＬＬ出力の誤差信号により、チップレート（ビッ
トレート／拡散符号長）の精度で位相制御を行い、チッ
プレートを出力するＤＰＬＬである。１１はチップレー
トを分周し、ビットレートを発生するビットレート発生
部である。７はビットレートのタイミングで、相関値の
ピークの極性から再生データを出力するデータ再生部で
ある。
【０００４】以上のように構成された従来のスペクトラ
ム拡散同期装置について、以下その動作を説明する。相
関部１は受信ベースバンド信号を入力し、送信側と同一
の拡散符号で逆拡散を行い、極性を有す相関値を出力す
る。ピーク検出部２はスレッショルド判定により相関値
のピークを検出し、そのタイミング信号として、ピーク
検出信号を出力する。クロック発生部Ｂ８は一般に水晶
発振器であり、システム仕様に必要なビットレートの制
御精度に対応した周波数のマスタークロックを発生す
る。一般に用いられる周波数は、チップレート／Ｎ（Ｎ
＝数〜数十）である。ＤＬＬ９は、受信ベースバンド信
号の拡散符号に対し、位相進みのある拡散符号および位
相遅れのある拡散符号との相関値の逆相加算を誤差信号
として出力する。同期判定部１２は安定してピーク検出
信号を入力すると、同期捕捉確立信号を出力する。ＤＰ
ＬＬ１０は、同期捕捉確立信号を入力すると、誤差信号
により分周比を変化させて、マスタークロックからチッ
プレートを発生する。また、同期捕捉確立信号が入力さ
れない間は、一定の分周比でマスタークロックからチッ
プレートを発生する。ここで、相関値のピークの極性で
データ再生を行うため、マスタークロックの精度でビッ
ト同期を行う必要がある。ビットレート発生部１１は位
相制御されたチップレートを分周して、高精度なビット
レートを発生する。データ再生部７はビットレートのタ
イミングで、相関値のピークの極性から再生データを出
力する。
ム拡散同期装置について、以下その動作を説明する。相
関部１は受信ベースバンド信号を入力し、送信側と同一
の拡散符号で逆拡散を行い、極性を有す相関値を出力す
る。ピーク検出部２はスレッショルド判定により相関値
のピークを検出し、そのタイミング信号として、ピーク
検出信号を出力する。クロック発生部Ｂ８は一般に水晶
発振器であり、システム仕様に必要なビットレートの制
御精度に対応した周波数のマスタークロックを発生す
る。一般に用いられる周波数は、チップレート／Ｎ（Ｎ
＝数〜数十）である。ＤＬＬ９は、受信ベースバンド信
号の拡散符号に対し、位相進みのある拡散符号および位
相遅れのある拡散符号との相関値の逆相加算を誤差信号
として出力する。同期判定部１２は安定してピーク検出
信号を入力すると、同期捕捉確立信号を出力する。ＤＰ
ＬＬ１０は、同期捕捉確立信号を入力すると、誤差信号
により分周比を変化させて、マスタークロックからチッ
プレートを発生する。また、同期捕捉確立信号が入力さ
れない間は、一定の分周比でマスタークロックからチッ
プレートを発生する。ここで、相関値のピークの極性で
データ再生を行うため、マスタークロックの精度でビッ
ト同期を行う必要がある。ビットレート発生部１１は位
相制御されたチップレートを分周して、高精度なビット
レートを発生する。データ再生部７はビットレートのタ
イミングで、相関値のピークの極性から再生データを出
力する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のスペクトラム拡散同期装置では、ＤＬＬ出力の
誤差信号からＤＰＬＬにより、相関値のピークを保持可
能な高精度なビットレートを再生する必要があり、回路
の高速化、複雑化および大規模化につながっていた。
た従来のスペクトラム拡散同期装置では、ＤＬＬ出力の
誤差信号からＤＰＬＬにより、相関値のピークを保持可
能な高精度なビットレートを再生する必要があり、回路
の高速化、複雑化および大規模化につながっていた。
【０００６】本発明は上記問題を解決し、回路の高速
化、複雑化および大規模化につながる高精度なビットレ
ートを再生せずに、比較的精度の低いビットレートでデ
ータ再生を可能にしたスペクトラム拡散同期装置を提供
することを目的としている。
化、複雑化および大規模化につながる高精度なビットレ
ートを再生せずに、比較的精度の低いビットレートでデ
ータ再生を可能にしたスペクトラム拡散同期装置を提供
することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のスペクトラム拡散同期装置は、従来のＤＬ
Ｌ、ＤＰＬＬおよびビットレート発生部を削除し、従来
の構成に、ビットレートとピーク検出信号の位相比較を
行い、ビットレート位相制御信号を出力するビットレー
ト位相制御部と、ビットレート位相制御信号により、ビ
ットレートを発生するピーク追尾型ビットレート発生部
と、データ再生の前にビットレート単位で相関値の積分
を行う相関積分部を新たに加えて構成したものである。
に、本発明のスペクトラム拡散同期装置は、従来のＤＬ
Ｌ、ＤＰＬＬおよびビットレート発生部を削除し、従来
の構成に、ビットレートとピーク検出信号の位相比較を
行い、ビットレート位相制御信号を出力するビットレー
ト位相制御部と、ビットレート位相制御信号により、ビ
ットレートを発生するピーク追尾型ビットレート発生部
と、データ再生の前にビットレート単位で相関値の積分
を行う相関積分部を新たに加えて構成したものである。
【０００８】
【作用】本発明は上記した構成により、データ再生を相
関値ピークの極性のみで行わずに、ビットレート単位の
相関積分値の極性で行うので、高精度なビット同期を行
う必要がなく、クロック発生部の周波数を低く抑えるこ
とができるものであり、回路の低速化（低消費電力
化）、簡易化および小規模化が行える。
関値ピークの極性のみで行わずに、ビットレート単位の
相関積分値の極性で行うので、高精度なビット同期を行
う必要がなく、クロック発生部の周波数を低く抑えるこ
とができるものであり、回路の低速化（低消費電力
化）、簡易化および小規模化が行える。
【０００９】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１はスペクトラム拡散同期装置
の構成を示すブロック図である。図１において、１は受
信ベースバンド信号を入力し、逆拡散を行い、極性を有
す相関値を出力する相関部である。２は相関値のピーク
を検出し、ピーク検出信号を出力するピーク検出部であ
る。３はピーク追尾型ビットレート発生部出力のビット
レートとピーク検出部出力のピーク検出信号の位相比較
を行い、ビットレート位相制御信号を出力するビットレ
ート位相制御部である。４はビットレートの位相制御に
必要とされる精度のクロック（マスタークロック）を発
生するクロック発生部Ａ（水晶発振器）である。５はビ
ットレート位相制御信号を入力し、マスタークロックの
精度でビットレートを発生するピーク追尾型ビットレー
ト発生部である。６はビットレート長の間、チップレー
ト（ビットレート／拡散符号長）毎に相関値の積分を行
い、極性を有す相関積分値を出力する相関積分部であ
る。７はビットレート毎に相関積分値の極性により、デ
ータ再生を行い、再生データを出力するデータ再生部で
ある。
照しながら説明する。図１はスペクトラム拡散同期装置
の構成を示すブロック図である。図１において、１は受
信ベースバンド信号を入力し、逆拡散を行い、極性を有
す相関値を出力する相関部である。２は相関値のピーク
を検出し、ピーク検出信号を出力するピーク検出部であ
る。３はピーク追尾型ビットレート発生部出力のビット
レートとピーク検出部出力のピーク検出信号の位相比較
を行い、ビットレート位相制御信号を出力するビットレ
ート位相制御部である。４はビットレートの位相制御に
必要とされる精度のクロック（マスタークロック）を発
生するクロック発生部Ａ（水晶発振器）である。５はビ
ットレート位相制御信号を入力し、マスタークロックの
精度でビットレートを発生するピーク追尾型ビットレー
ト発生部である。６はビットレート長の間、チップレー
ト（ビットレート／拡散符号長）毎に相関値の積分を行
い、極性を有す相関積分値を出力する相関積分部であ
る。７はビットレート毎に相関積分値の極性により、デ
ータ再生を行い、再生データを出力するデータ再生部で
ある。
【００１０】以上のように構成されたスペクトラム拡散
同期装置について、以下その動作を説明する。図２はそ
の動作を示すタイミングチャートである。相関部１は受
信ベースバンド信号を入力し、送信側と同一の拡散符号
で逆拡散を行い、極性を有す相関値を出力する。ピーク
検出部２はスレッショルド判定により相関値のピークを
検出し、そのタイミング信号として、ピーク検出信号を
出力する。ビットレート位相制御部３は、ピーク検出部
２出力のピーク検出信号とピーク追尾型ビットレート発
生部５出力の位相比較用ビットレートとの位相比較を行
い、ピーク検出信号に対して位相比較用ビットレートの
位相が遅れていれば、位相比較用ビットレートの位相を
進相方向へ、ピーク検出信号に対して位相比較用ビット
レートの位相が進んでいれば、位相比較用ビットレート
の位相を遅相方向へ制御するようなビットレート位相制
御信号を出力する。クロック発生部Ａ４は一般に水晶発
振器であり、システム仕様に必要なビットレートの制御
精度に対応した周波数のマスタークロックを発生する。
一般に、従来例のようなビット同期を行う同期装置に対
して、約１／数〜１／数十の周波数で良い。本実施例で
はマスタークロック＝チップレートとする。ピーク追尾
型ビットレート発生部５は、ビットレート位相制御信号
を入力し、ビットレート位相制御信号に対応した分周比
で、チップレートを分周して、ビットレートを出力す
る。ここで、図２では簡単のために、時定数１の制御で
ビットレートを発生しているが、実際には適当な時定数
を設定してビットレートを発生する。図１、２ではタイ
ミングチャートを見やすくするために、位相が異なる位
相比較用ビットレートとデータ再生用ビットレートを出
力する。相関積分部６は、毎ビットレート長の間、チッ
プレート毎に相関値の積分を行い、極性を有する積分相
関値を出力する。データ再生部７はビットレート長で積
分された積分相関値の結果の極性を、データ再生用ビッ
トレートに同期して再生データとして出力する。
同期装置について、以下その動作を説明する。図２はそ
の動作を示すタイミングチャートである。相関部１は受
信ベースバンド信号を入力し、送信側と同一の拡散符号
で逆拡散を行い、極性を有す相関値を出力する。ピーク
検出部２はスレッショルド判定により相関値のピークを
検出し、そのタイミング信号として、ピーク検出信号を
出力する。ビットレート位相制御部３は、ピーク検出部
２出力のピーク検出信号とピーク追尾型ビットレート発
生部５出力の位相比較用ビットレートとの位相比較を行
い、ピーク検出信号に対して位相比較用ビットレートの
位相が遅れていれば、位相比較用ビットレートの位相を
進相方向へ、ピーク検出信号に対して位相比較用ビット
レートの位相が進んでいれば、位相比較用ビットレート
の位相を遅相方向へ制御するようなビットレート位相制
御信号を出力する。クロック発生部Ａ４は一般に水晶発
振器であり、システム仕様に必要なビットレートの制御
精度に対応した周波数のマスタークロックを発生する。
一般に、従来例のようなビット同期を行う同期装置に対
して、約１／数〜１／数十の周波数で良い。本実施例で
はマスタークロック＝チップレートとする。ピーク追尾
型ビットレート発生部５は、ビットレート位相制御信号
を入力し、ビットレート位相制御信号に対応した分周比
で、チップレートを分周して、ビットレートを出力す
る。ここで、図２では簡単のために、時定数１の制御で
ビットレートを発生しているが、実際には適当な時定数
を設定してビットレートを発生する。図１、２ではタイ
ミングチャートを見やすくするために、位相が異なる位
相比較用ビットレートとデータ再生用ビットレートを出
力する。相関積分部６は、毎ビットレート長の間、チッ
プレート毎に相関値の積分を行い、極性を有する積分相
関値を出力する。データ再生部７はビットレート長で積
分された積分相関値の結果の極性を、データ再生用ビッ
トレートに同期して再生データとして出力する。
【００１１】
【発明の効果】以上のように本発明によれば、データ再
生を相関値のピークの極性のみで行わずに、ビットレー
ト単位の相関積分値の極性で行うため、比較的周波数の
低いクロック発生部（水晶発振器）でシステムを構成で
き、従来の同期装置で必要とされていたＤＬＬ、ＤＰＬ
Ｌのような複雑、高精度かつ大規模な回路が不要とな
る。したがって、回路規模と消費電力を低減でき、かつ
設計が容易になる。
生を相関値のピークの極性のみで行わずに、ビットレー
ト単位の相関積分値の極性で行うため、比較的周波数の
低いクロック発生部（水晶発振器）でシステムを構成で
き、従来の同期装置で必要とされていたＤＬＬ、ＤＰＬ
Ｌのような複雑、高精度かつ大規模な回路が不要とな
る。したがって、回路規模と消費電力を低減でき、かつ
設計が容易になる。
【図１】本発明の一実施例におけるスペクトラム拡散同
期装置の構成を示すブロック図
期装置の構成を示すブロック図
【図２】図１で構成されるスペクトラム拡散同期信号の
動作原理を示すタイミングチャート
動作原理を示すタイミングチャート
【図３】従来のスペクトラム拡散同期装置の構成を示す
ブロック図
ブロック図
１ 相関部 ２ ピーク検出部 ３ ビットレート位相制御部 ４ クロック発生部Ａ ５ ピーク追尾型ビットレート発生部 ６ 相関積分部 ７ データ再生部
Claims (1)
- 【請求項１】 受信ベースバンド信号を入力し、逆拡散
を行い、相関値を出力する相関部と、相関値のピークを
検出し、ピーク検出信号を出力するピーク検出部と、ビ
ットレートとピーク検出信号の位相比較を行い、ビット
レート位相制御信号を出力するビットレート位相制御部
と、マスタークロックを発生するクロック発生部と、ビ
ットレート位相制御信号を入力し、マスタークロックか
らビットレートを発生するピーク追尾型ビットレート発
生部と、ビットレート区間チップレート（ビットレート
／拡散符号長）毎に相関値の積分を行い、相関積分値を
出力する相関積分部と、ビットレート毎の相関積分値に
より、データ再生を行うデータ再生部とを備えたスペク
トラム拡散同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6308524A JPH08167865A (ja) | 1994-12-13 | 1994-12-13 | スペクトラム拡散同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6308524A JPH08167865A (ja) | 1994-12-13 | 1994-12-13 | スペクトラム拡散同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167865A true JPH08167865A (ja) | 1996-06-25 |
Family
ID=17982074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6308524A Pending JPH08167865A (ja) | 1994-12-13 | 1994-12-13 | スペクトラム拡散同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493277B2 (en) | 2000-04-19 | 2002-12-10 | Oki Electric Industry Co., Ltd. | Data generation circuit and method for data generating |
-
1994
- 1994-12-13 JP JP6308524A patent/JPH08167865A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493277B2 (en) | 2000-04-19 | 2002-12-10 | Oki Electric Industry Co., Ltd. | Data generation circuit and method for data generating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032957A (ko) | Tdma 및 cdma 시스템의 심볼 및 프레임 동기 | |
| JPH0746158A (ja) | スペクトラム拡散通信装置 | |
| EP1125383B1 (en) | A variable clock rate correlation circuit and method of operation | |
| JPH08167865A (ja) | スペクトラム拡散同期装置 | |
| JP3183493B2 (ja) | スペクトル拡散受信装置 | |
| JPS6028170B2 (ja) | スペクトラム拡散信号の受信における符号同期方式 | |
| JP3183492B2 (ja) | スペクトル拡散受信装置 | |
| KR20030003340A (ko) | 소비전류와 레이아웃 면적의 감소를 위한 지연고정루프 | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JP2000165295A (ja) | スペクトラム拡散通信方式の同期捕捉判定方法、及び同期捕捉判定回路、並びに同期捕捉回路 | |
| JPH1013307A (ja) | ディジタルディレイロックループ | |
| JP2846159B2 (ja) | スペクトル拡散通信用同期捕捉保持装置 | |
| JP3234446B2 (ja) | スペクトル拡散信号復調装置 | |
| JP2708352B2 (ja) | インテグラル・ディレイロックループ | |
| JPH08223134A (ja) | 無線装置 | |
| JP3118938B2 (ja) | スペクトラム拡散通信用復調装置 | |
| JPH066323A (ja) | 同期再生装置 | |
| KR20000015266U (ko) | 씨디엠에이 수신기의 의사잡음코드 제어회로 | |
| JPH01238221A (ja) | クロック再生回路 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JPH08298477A (ja) | スペクトラム拡散同期装置 | |
| JPH08237168A (ja) | スペクトラム拡散通信装置 | |
| JPH08321772A (ja) | Ｐｌｌ回路 | |
| JPH05292060A (ja) | スペクトラム拡散通信用復調装置 | |
| JPH06237241A (ja) | 相関器同期制御方式およびその装置 |