JPH06334627A - スペクトル拡散受信機 - Google Patents
スペクトル拡散受信機Info
- Publication number
- JPH06334627A JPH06334627A JP5119950A JP11995093A JPH06334627A JP H06334627 A JPH06334627 A JP H06334627A JP 5119950 A JP5119950 A JP 5119950A JP 11995093 A JP11995093 A JP 11995093A JP H06334627 A JPH06334627 A JP H06334627A
- Authority
- JP
- Japan
- Prior art keywords
- output
- correlation
- code
- signal
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】デジタル相関を使用して同期保持する場合に、
位相を合わせる目標点の時間幅を短くし、遅延ロックル
ープの残留誤差を極力小さくする。 【構成】ベースバンド信号をその信号内の拡散符号のＮ
倍の速度でサンプリングするＡ／Ｄ変換器１４と、第１
のデジタル相関器１５と、第２のデジタル相関器１６
と、両相関器の出力を常に正とするための自乗回路１
８，２１と、この各自乗回路の出力差を求める加算器１
９と、この加算器出力をループフィルタ２２を介して入
力し、加算器出力に応じて発振周波数を変化する電圧制
御発振器２４とからなり、各相関器はベースバンド信号
内の拡散符号のＮ倍の符号長で相関を取ると共に、相関
器１５は時間Ｔ｛＝１／２・Ｔs ・（２ｍ−１）｝だけ
遅れたＰＮ符号とＡ／Ｄ変換器からのデジタル信号との
相関を取り、相関器１６は時間Ｔだけ進んだＰＮ符号と
Ａ／Ｄ変換器からのデジタル信号との相関を取る。
位相を合わせる目標点の時間幅を短くし、遅延ロックル
ープの残留誤差を極力小さくする。 【構成】ベースバンド信号をその信号内の拡散符号のＮ
倍の速度でサンプリングするＡ／Ｄ変換器１４と、第１
のデジタル相関器１５と、第２のデジタル相関器１６
と、両相関器の出力を常に正とするための自乗回路１
８，２１と、この各自乗回路の出力差を求める加算器１
９と、この加算器出力をループフィルタ２２を介して入
力し、加算器出力に応じて発振周波数を変化する電圧制
御発振器２４とからなり、各相関器はベースバンド信号
内の拡散符号のＮ倍の符号長で相関を取ると共に、相関
器１５は時間Ｔ｛＝１／２・Ｔs ・（２ｍ−１）｝だけ
遅れたＰＮ符号とＡ／Ｄ変換器からのデジタル信号との
相関を取り、相関器１６は時間Ｔだけ進んだＰＮ符号と
Ａ／Ｄ変換器からのデジタル信号との相関を取る。
Description
【０００１】
【産業上の利用分野】本発明は、スペクトル拡散受信機
に関する。
に関する。
【０００２】
【従来の技術】スペクトル拡散通信は、一旦データを１
次変調した後、疑似雑音符号（ＰＮ符号）でさらに拡散
変調して送信するため、受信機側では受信信号内のＰＮ
符号と同期を取り、これを保持する必要がある。例えば
文献「最新スペクトラム拡散通信方式」（Ｒ．Ｃ．Ｄix
on著、立野敏等訳、ジャテック出版発行）の２２５〜２
２７頁には、同期保持方式として、一般的な遅延ロック
ループが詳細に記述されている。すなわち受信信号と受
信機内のＰＮ符号の同期が合うと、相関出力は極大とな
り、一致していないと相関出力は小さくなる特性を有し
ているが、遅延ロックループは、故意に符号が１チップ
遅れたＰＮ符号による相関と１チップ進んだ相関を使用
して、位相誤差信号を生成し、同期を保持する方式を取
っている。
次変調した後、疑似雑音符号（ＰＮ符号）でさらに拡散
変調して送信するため、受信機側では受信信号内のＰＮ
符号と同期を取り、これを保持する必要がある。例えば
文献「最新スペクトラム拡散通信方式」（Ｒ．Ｃ．Ｄix
on著、立野敏等訳、ジャテック出版発行）の２２５〜２
２７頁には、同期保持方式として、一般的な遅延ロック
ループが詳細に記述されている。すなわち受信信号と受
信機内のＰＮ符号の同期が合うと、相関出力は極大とな
り、一致していないと相関出力は小さくなる特性を有し
ているが、遅延ロックループは、故意に符号が１チップ
遅れたＰＮ符号による相関と１チップ進んだ相関を使用
して、位相誤差信号を生成し、同期を保持する方式を取
っている。
【０００３】また実開平２−２６８４１号公報には、受
信信号をベースバンドに落とした後、Ａ／Ｄ変換し、デ
ジタル相関器でデジタル相関を取り、遅延ロックループ
で同期保持を行う方式が開示されている。
信信号をベースバンドに落とした後、Ａ／Ｄ変換し、デ
ジタル相関器でデジタル相関を取り、遅延ロックループ
で同期保持を行う方式が開示されている。
【０００４】
【発明が解決しようとする課題】従来の遅延ロックルー
プは、１チップ遅れたＰＮ符号と１チップ進んだＰＮ符
号による相関、或いは０．５チップ遅れたＰＮ符号と
０．５チップ進んだＰＮ符号による相関を使用してい
た。
プは、１チップ遅れたＰＮ符号と１チップ進んだＰＮ符
号による相関、或いは０．５チップ遅れたＰＮ符号と
０．５チップ進んだＰＮ符号による相関を使用してい
た。
【０００５】アナログ相関の場合には、時間的に連続的
な相関値が得られるため、位相を合わせる目標点は理論
的に１点になる。しかしデジタル相関の場合には、Ａ／
Ｄ変換器でサンプリングするために離散的な相関値を取
る。
な相関値が得られるため、位相を合わせる目標点は理論
的に１点になる。しかしデジタル相関の場合には、Ａ／
Ｄ変換器でサンプリングするために離散的な相関値を取
る。
【０００６】例えば１チップに１回の割合でサンプリン
グする場合のデジタル相関は図５に示すように制御され
る。すなわちＡ／Ｄ変換出力をシフトレジスタ１に取込
み、シフトレジスタ１の各信号と拡散符号２との相関を
取る。
グする場合のデジタル相関は図５に示すように制御され
る。すなわちＡ／Ｄ変換出力をシフトレジスタ１に取込
み、シフトレジスタ１の各信号と拡散符号２との相関を
取る。
【０００７】また１チップに２回の割合でサンプリング
する場合のデジタル相関は図６に示すように制御され
る。すなわち相関器内のシフトレジスタ３として段数が
２倍のものを使用し、このシフトレジスタ３の各信号と
２倍の拡散符号４との相関を取る。
する場合のデジタル相関は図６に示すように制御され
る。すなわち相関器内のシフトレジスタ３として段数が
２倍のものを使用し、このシフトレジスタ３の各信号と
２倍の拡散符号４との相関を取る。
【０００８】そして１チップに１回の割合でサンプリン
グする場合の相関出力は、図７の(a) に示すようにな
り、１チップに２回の割合でサンプリングする場合の相
関出力は、図７の(b) に示すようになり、１チップに３
回の割合でサンプリングする場合の相関出力は、図７の
(c) に示すようになる。なお、図中Ｎは１チップ当たり
のサンプリング回数、Ｔs はチップ周期、Ｔt はサンプ
リング周期を示している。またＴW ＝Ｔs ・（２Ｎ−
１）となっている。
グする場合の相関出力は、図７の(a) に示すようにな
り、１チップに２回の割合でサンプリングする場合の相
関出力は、図７の(b) に示すようになり、１チップに３
回の割合でサンプリングする場合の相関出力は、図７の
(c) に示すようになる。なお、図中Ｎは１チップ当たり
のサンプリング回数、Ｔs はチップ周期、Ｔt はサンプ
リング周期を示している。またＴW ＝Ｔs ・（２Ｎ−
１）となっている。
【０００９】そして１チップに１回の割合でサンプリン
グする場合の相関出力に対し、１チップ遅れたＰＮ符号
との相関と、１チップ進んだＰＮ符号との相関を使用し
て遅延ロックループの誤差信号を作成すると図８に示す
ようになる。
グする場合の相関出力に対し、１チップ遅れたＰＮ符号
との相関と、１チップ進んだＰＮ符号との相関を使用し
て遅延ロックループの誤差信号を作成すると図８に示す
ようになる。
【００１０】また１チップに２回の割合でサンプリング
する場合の相関出力に対し、１チップ遅れたＰＮ符号と
の相関と、１チップ進んだＰＮ符号との相関を使用して
遅延ロックループの誤差信号を作成すると図９に示すよ
うになる。
する場合の相関出力に対し、１チップ遅れたＰＮ符号と
の相関と、１チップ進んだＰＮ符号との相関を使用して
遅延ロックループの誤差信号を作成すると図９に示すよ
うになる。
【００１１】この誤差信号を見ると、位相合わせの目標
は、サンプリング周期Ｔs に相当する時間的な幅を持っ
ており、このことは１サンプリング周期の間、誤差信号
が生成されず、遅延ロックループの残留誤差が生じるこ
とを示している。
は、サンプリング周期Ｔs に相当する時間的な幅を持っ
ており、このことは１サンプリング周期の間、誤差信号
が生成されず、遅延ロックループの残留誤差が生じるこ
とを示している。
【００１２】そこで本発明は、デジタル相関を使用した
場合において位相を合わせる目標点の時間幅を短くし、
遅延ロックループの残留誤差を極力小さくできるスペク
トル拡散受信機を提供することである。
場合において位相を合わせる目標点の時間幅を短くし、
遅延ロックループの残留誤差を極力小さくできるスペク
トル拡散受信機を提供することである。
【００１３】
【課題を解決するための手段】本発明は、アナログなベ
ースバンド信号をデジタル変換するＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段からのデジタル信号と位相の遅れた
拡散符号との相関を取る第１の相関手段と、Ａ／Ｄ変換
手段からのデジタル信号と位相の進んだ拡散符号との相
関を取る第２の相関手段と、第１の相関手段出力を常に
正の出力とするための第１の出力変換手段と、第２の相
関手段出力を常に正の出力とするための第２の出力変換
手段と、第１の出力変換手段の出力から第２の出力変換
手段の出力を減算する減算手段と、この減算手段出力を
ループフィルタを介して入力し、減算手段出力に応じて
発振周波数を変化する電圧制御発振器とからなり、Ａ／
Ｄ変換手段は、ベースバンド信号内の拡散符号のＮ倍の
速度でそのベースバンド信号をサンプリングし、第１の
相関手段は、ベースバンド信号内の拡散符号のＮ倍の符
号長で相関を取ると共に、Ｔ＝１／２・Ｔs ・（２ｍ−
１） 但し、ｍは１≦ｍ≦Ｎを満たす整数、Ｔs はチッ
プ周期、で示す時間Ｔだけ遅れたＰＮ符号とＡ／Ｄ変換
手段からのデジタル信号との相関を取り、第２の相関手
段は、ベースバンド信号内の拡散符号のＮ倍の符号長で
相関を取ると共に、Ｔ＝１／２・Ｔs・（２ｍ−１）
但し、ｍは１≦ｍ≦Ｎを満たす整数、Ｔs はチップ周
期、で示す時間Ｔだけ進んだＰＮ符号とＡ／Ｄ変換手段
からのデジタル信号との相関を取るものである。
ースバンド信号をデジタル変換するＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段からのデジタル信号と位相の遅れた
拡散符号との相関を取る第１の相関手段と、Ａ／Ｄ変換
手段からのデジタル信号と位相の進んだ拡散符号との相
関を取る第２の相関手段と、第１の相関手段出力を常に
正の出力とするための第１の出力変換手段と、第２の相
関手段出力を常に正の出力とするための第２の出力変換
手段と、第１の出力変換手段の出力から第２の出力変換
手段の出力を減算する減算手段と、この減算手段出力を
ループフィルタを介して入力し、減算手段出力に応じて
発振周波数を変化する電圧制御発振器とからなり、Ａ／
Ｄ変換手段は、ベースバンド信号内の拡散符号のＮ倍の
速度でそのベースバンド信号をサンプリングし、第１の
相関手段は、ベースバンド信号内の拡散符号のＮ倍の符
号長で相関を取ると共に、Ｔ＝１／２・Ｔs ・（２ｍ−
１） 但し、ｍは１≦ｍ≦Ｎを満たす整数、Ｔs はチッ
プ周期、で示す時間Ｔだけ遅れたＰＮ符号とＡ／Ｄ変換
手段からのデジタル信号との相関を取り、第２の相関手
段は、ベースバンド信号内の拡散符号のＮ倍の符号長で
相関を取ると共に、Ｔ＝１／２・Ｔs・（２ｍ−１）
但し、ｍは１≦ｍ≦Ｎを満たす整数、Ｔs はチップ周
期、で示す時間Ｔだけ進んだＰＮ符号とＡ／Ｄ変換手段
からのデジタル信号との相関を取るものである。
【００１４】
【作用】このような構成の本発明においては、サンプリ
ング周期の半分の奇数倍の時間位相遅れたＰＮ符号とサ
ンプリング周期の半分の奇数倍の時間位相進んだＰＮ符
号を使用して遅延ロックループを構成できるので、目標
点において少しでも位相が遅れると位相が遅れたことに
対応する誤差信号が発生し、また少しでも位相が進むと
位相が進んだことに対応する誤差信号が発生し、目標点
の時間幅が１点となり遅延ロックループの残留誤差が小
さくなる。
ング周期の半分の奇数倍の時間位相遅れたＰＮ符号とサ
ンプリング周期の半分の奇数倍の時間位相進んだＰＮ符
号を使用して遅延ロックループを構成できるので、目標
点において少しでも位相が遅れると位相が遅れたことに
対応する誤差信号が発生し、また少しでも位相が進むと
位相が進んだことに対応する誤差信号が発生し、目標点
の時間幅が１点となり遅延ロックループの残留誤差が小
さくなる。
【００１５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１６】図１において１１はアンテナで、このアン
テナ１１により受信したスペクトル拡散信号は、増幅器
１２で増幅した後搬送波除去回路１３で搬送波を除去し
てＡ／Ｄ変換器１４に入力するようになっている。
テナ１１により受信したスペクトル拡散信号は、増幅器
１２で増幅した後搬送波除去回路１３で搬送波を除去し
てＡ／Ｄ変換器１４に入力するようになっている。
【００１７】前記Ａ／Ｄ変換器１４は、スペクトル拡散
信号をその拡散信号内の拡散符号のＮ倍の速度でサンプ
リングしてデジタル信号に変換するようになっている。
信号をその拡散信号内の拡散符号のＮ倍の速度でサンプ
リングしてデジタル信号に変換するようになっている。
【００１８】前記Ａ／Ｄ変換器１４からのデジタル信号
は、第１のデジタル相関器１５、第２のデジタル相関器
１６及びマルチプライヤ１７にそれぞれ入力している。
は、第１のデジタル相関器１５、第２のデジタル相関器
１６及びマルチプライヤ１７にそれぞれ入力している。
【００１９】例えばチップ周期Ｔs の半分の周期でサン
プリングする場合には、Ｎ＝２となるので、 Ｔ＝１／２・Ｔs ・（２ｍ−１） …(1) 但し、ｍは１≦ｍ≦Ｎを満たす整数から、ｍ＝１の場
合、前記第１のデジタル相関器１５は、１／２・Ｔs だ
け位相の遅れたＰＮ符号と受信したデジタル信号との相
関を取り、前記第２のデジタル相関器１６は、１／２・
Ｔs だけ位相の進んだＰＮ符号と受信したデジタル信号
との相関を取る。
プリングする場合には、Ｎ＝２となるので、 Ｔ＝１／２・Ｔs ・（２ｍ−１） …(1) 但し、ｍは１≦ｍ≦Ｎを満たす整数から、ｍ＝１の場
合、前記第１のデジタル相関器１５は、１／２・Ｔs だ
け位相の遅れたＰＮ符号と受信したデジタル信号との相
関を取り、前記第２のデジタル相関器１６は、１／２・
Ｔs だけ位相の進んだＰＮ符号と受信したデジタル信号
との相関を取る。
【００２０】またｍ＝２の場合、前記第１のデジタル相
関器１５は、１／２・Ｔs ・３だけ位相の遅れたＰＮ符
号と受信したデジタル信号との相関を取り、前記第２の
デジタル相関器１６は、１／２・Ｔs ・３だけ位相の進
んだＰＮ符号と受信したデジタル信号との相関を取る。
関器１５は、１／２・Ｔs ・３だけ位相の遅れたＰＮ符
号と受信したデジタル信号との相関を取り、前記第２の
デジタル相関器１６は、１／２・Ｔs ・３だけ位相の進
んだＰＮ符号と受信したデジタル信号との相関を取る。
【００２１】前記第１のデジタル相関器１５からの相関
出力は、第１の出力変換手段である第１の自乗回路１８
で自乗して相関出力を常に正の出力とした後、加算器１
９及び同期検出回路２０に供給するようになっている。
また、前記第２のデジタル相関器１６からの相関出力
は、第２の出力変換手段である第２の自乗回路２１で自
乗して相関出力を常に正の出力とした後、前記加算器１
９に供給するようになっている。
出力は、第１の出力変換手段である第１の自乗回路１８
で自乗して相関出力を常に正の出力とした後、加算器１
９及び同期検出回路２０に供給するようになっている。
また、前記第２のデジタル相関器１６からの相関出力
は、第２の出力変換手段である第２の自乗回路２１で自
乗して相関出力を常に正の出力とした後、前記加算器１
９に供給するようになっている。
【００２２】前記加算器１９は第１の自乗回路１８の出
力と第２の自乗回路２１の反転出力を加算する。すなわ
ち第１の自乗回路１８の出力から第２の自乗回路２１の
出力を減算し、その結果をループフィルタ２２に供給し
ている。
力と第２の自乗回路２１の反転出力を加算する。すなわ
ち第１の自乗回路１８の出力から第２の自乗回路２１の
出力を減算し、その結果をループフィルタ２２に供給し
ている。
【００２３】前記ループフィルタ２２の出力をＤ／Ａ変
換器２３に供給してデジタル信号をアナログ信号に変換
し、そのアナログ信号を電圧制御発振器（ＶＣＯ）２４
に供給している。
換器２３に供給してデジタル信号をアナログ信号に変換
し、そのアナログ信号を電圧制御発振器（ＶＣＯ）２４
に供給している。
【００２４】前記電圧制御発振器２４により、ＰＮ発生
器２５から同期したＰＮ符号を出力し、そのＰＮ符号を
ＴS ／２ずらした符号とＡ／Ｄ変換器１４からのデジタ
ル信号との積をマルチプライヤ１７で取ることにより再
生データを得るようにしている。
器２５から同期したＰＮ符号を出力し、そのＰＮ符号を
ＴS ／２ずらした符号とＡ／Ｄ変換器１４からのデジタ
ル信号との積をマルチプライヤ１７で取ることにより再
生データを得るようにしている。
【００２５】なお、前記電圧制御発振器２４のクロック
は、Ａ／Ｄ変換器１４のサンプリングクロック及び各相
関器１５，１６のシフトレジスタのシフトクロックにも
なっている。
は、Ａ／Ｄ変換器１４のサンプリングクロック及び各相
関器１５，１６のシフトレジスタのシフトクロックにも
なっている。
【００２６】このような構成においては、例えばＰＮ符
号が「０１０１１００１０００１１１１」（符号長１
５、但し、０は実際は−１として考える。）のときに
は、第１のデジタル相関器１５として図２の(a) に示す
ように３０段のシフトレジスタ１５ａを使用し、ＰＮ符
号として１ビット遅れたＰＮ符号１５ｂを使用する。ま
た第２のデジタル相関器１６として図２の(b) に示すよ
うに３０段のシフトレジスタ１６ａを使用し、ＰＮ符号
として２ビット進んだＰＮ符号１６ｂを使用する。
号が「０１０１１００１０００１１１１」（符号長１
５、但し、０は実際は−１として考える。）のときに
は、第１のデジタル相関器１５として図２の(a) に示す
ように３０段のシフトレジスタ１５ａを使用し、ＰＮ符
号として１ビット遅れたＰＮ符号１５ｂを使用する。ま
た第２のデジタル相関器１６として図２の(b) に示すよ
うに３０段のシフトレジスタ１６ａを使用し、ＰＮ符号
として２ビット進んだＰＮ符号１６ｂを使用する。
【００２７】このようにすることにより結果として０．
５ビット位相が進んだＰＮ符号が得られる。
５ビット位相が進んだＰＮ符号が得られる。
【００２８】例えばＴS 位相の遅れたＰＮ符号と２・Ｔ
s 位相の進んだＰＮ符号で遅延ロックループを構成し、
ＰＮ発生器２５の出力を１／２・Ｔs ずらし、結果とし
て入力信号と受信機内のＰＮ符号の同期を合わせる。
s 位相の進んだＰＮ符号で遅延ロックループを構成し、
ＰＮ発生器２５の出力を１／２・Ｔs ずらし、結果とし
て入力信号と受信機内のＰＮ符号の同期を合わせる。
【００２９】例えば図４の(a) は、ＰＮ符号１チップ当
り２回サンプリングした時の相関出力波形で、時間０、
すなわち受信信号内のＰＮ符号と受信機内のＰＮ符号の
位相が一致した時の波形を示している。
り２回サンプリングした時の相関出力波形で、時間０、
すなわち受信信号内のＰＮ符号と受信機内のＰＮ符号の
位相が一致した時の波形を示している。
【００３０】本実施例の遅延ロックループの誤差信号
は、例えば図３の(a) に示すように、図４の(a) に対し
て１／２・ＴS ・１早く相関ピークが発生するものと、
図３の(b) に示すように、図４の(a) に対して１／２・
ＴS ・１遅く相関ピークが発生し、しかも反転したもの
との和により求め、その結果は図３の(c) に示すように
なる。
は、例えば図３の(a) に示すように、図４の(a) に対し
て１／２・ＴS ・１早く相関ピークが発生するものと、
図３の(b) に示すように、図４の(a) に対して１／２・
ＴS ・１遅く相関ピークが発生し、しかも反転したもの
との和により求め、その結果は図３の(c) に示すように
なる。
【００３１】また、例えば図３の(d) に示すように、図
４の(a) に対して１／２・ＴS ・３早く相関ピークが発
生するものと、図３の(e) に示すように、図４の(a) に
対して１／２・ＴS ・３遅く相関ピークが発生し、しか
も反転したものとの和により求め、その結果は図３の
(f) に示すようになる。
４の(a) に対して１／２・ＴS ・３早く相関ピークが発
生するものと、図３の(e) に示すように、図４の(a) に
対して１／２・ＴS ・３遅く相関ピークが発生し、しか
も反転したものとの和により求め、その結果は図３の
(f) に示すようになる。
【００３２】図３の(c) 及び(f) から分かるように、追
跡したい時間０から僅かでも位相ずれが発生すると誤差
信号が出力される。すなわち目標位相を１点にすること
ができ、従って遅延ロックループにより受信信号内のＰ
Ｎ符号と受信機内のＰＮ符号の位相ずれ残留誤差を少な
くすることができる。
跡したい時間０から僅かでも位相ずれが発生すると誤差
信号が出力される。すなわち目標位相を１点にすること
ができ、従って遅延ロックループにより受信信号内のＰ
Ｎ符号と受信機内のＰＮ符号の位相ずれ残留誤差を少な
くすることができる。
【００３３】これに対して従来方式では、図４の(b) に
示すように、図４の(a) に対して１／２・ＴS ・２早く
相関ピークが発生するものと、図４の(c) に示すよう
に、図４の(a) に対して１／２・ＴS ・２遅く相関ピー
クが発生し、しかも反転したものとの和により求め、そ
の結果は図４の(d) に示すようになる。
示すように、図４の(a) に対して１／２・ＴS ・２早く
相関ピークが発生するものと、図４の(c) に示すよう
に、図４の(a) に対して１／２・ＴS ・２遅く相関ピー
クが発生し、しかも反転したものとの和により求め、そ
の結果は図４の(d) に示すようになる。
【００３４】また、例えば図４の(e) に示すように、図
４の(a) に対して１／２・ＴS ・４早く相関ピークが発
生するものと、図４の(f) に示すように、図４の(a) に
対して１／２・ＴS ・４遅く相関ピークが発生し、しか
も反転したものとの和により求め、その結果は図４の
(g) に示すようになる。
４の(a) に対して１／２・ＴS ・４早く相関ピークが発
生するものと、図４の(f) に示すように、図４の(a) に
対して１／２・ＴS ・４遅く相関ピークが発生し、しか
も反転したものとの和により求め、その結果は図４の
(g) に示すようになる。
【００３５】図４の(d) 及び(g) から分かるように、従
来方式では追跡したい時間０の時点でサンプリング間隔
Ｔs の不感帯を持つ。すなわち位相のずれが−Ｔs ／２
〜Ｔs ／２の間は誤差信号が出力されないことになる。
このため残留誤差が大きくなる。
来方式では追跡したい時間０の時点でサンプリング間隔
Ｔs の不感帯を持つ。すなわち位相のずれが−Ｔs ／２
〜Ｔs ／２の間は誤差信号が出力されないことになる。
このため残留誤差が大きくなる。
【００３６】なお、前記実施例では相関出力を常に正の
出力とするための出力変換手段として自乗回路を使用し
たが必ずしもこれに限定されるものではなく、絶対値回
路を使用して相関出力の絶対値を取ってもよい。
出力とするための出力変換手段として自乗回路を使用し
たが必ずしもこれに限定されるものではなく、絶対値回
路を使用して相関出力の絶対値を取ってもよい。
【００３７】
【発明の効果】以上、本発明によれば、デジタル相関を
使用して同期保持するものにおいて、位相を合わせる目
標点の時間幅を短くし、遅延ロックループの残留誤差を
極力小さくできる。
使用して同期保持するものにおいて、位相を合わせる目
標点の時間幅を短くし、遅延ロックループの残留誤差を
極力小さくできる。
【図１】本発明の実施例を示すブロック図。
【図２】同実施例のデジタル相関器の構成を示す図。
【図３】同実施例の遅延ロックループ誤差信号を示す
図。
図。
【図４】従来の遅延ロックループ誤差信号を示す図。
【図５】１チップ１回の割合でサンプリングする場合の
デジタル相関のブロック図。
デジタル相関のブロック図。
【図６】１チップ２回の割合でサンプリングする場合の
デジタル相関のブロック図。
デジタル相関のブロック図。
【図７】デジタル相関出力波形を示す図。
【図８】従来の遅延ロックループ誤差信号を示す図。
【図９】従来の遅延ロックループ誤差信号を示す図。
１４…Ａ／Ｄ変換器 １５…第１のデジタル相関器 １６…第２のテジタル相関器 １８，２１…自乗回路（出力変換手段） ２２…ループフィルタ ２４…電圧制御発振器 ２５…ＰＮ発生器
Claims (1)
- 【請求項１】 アナログなベースバンド信号をデジタル
変換するＡ／Ｄ変換手段と、このＡ／Ｄ変換手段からの
デジタル信号と位相の遅れた拡散符号との相関を取る第
１の相関手段と、前記Ａ／Ｄ変換手段からのデジタル信
号と位相の進んだ拡散符号との相関を取る第２の相関手
段と、前記第１の相関手段出力を常に正の出力とするた
めの第１の出力変換手段と、前記第２の相関手段出力を
常に正の出力とするための第２の出力変換手段と、前記
第１の出力変換手段の出力から前記第２の出力変換手段
の出力を減算する減算手段と、この減算手段出力をルー
プフィルタを介して入力し、前記減算手段出力に応じて
発振周波数を変化する電圧制御発振器とからなり、 前記Ａ／Ｄ変換手段は、ベースバンド信号内の拡散符号
のＮ倍の速度でそのベースバンド信号をサンプリング
し、 前記第１の相関手段は、ベースバンド信号内の拡散符号
のＮ倍の符号長で相関を取ると共に、 Ｔ＝１／２・Ｔs ・（２ｍ−１） 但し、ｍは１≦ｍ≦Ｎを満たす整数、Ｔs はチップ周
期、 で示す時間Ｔだけ遅れたＰＮ符号と前記Ａ／Ｄ変換手段
からのデジタル信号との相関を取り、 前記第２の相関手段は、ベースバンド信号内の拡散符号
のＮ倍の符号長で相関を取ると共に、 Ｔ＝１／２・Ｔs ・（２ｍ−１） 但し、ｍは１≦ｍ≦Ｎを満たす整数、Ｔs はチップ周
期、 で示す時間Ｔだけ進んだＰＮ符号と前記Ａ／Ｄ変換手段
からのデジタル信号との相関を取ることを特徴とするス
ペクトル拡散受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5119950A JPH06334627A (ja) | 1993-05-21 | 1993-05-21 | スペクトル拡散受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5119950A JPH06334627A (ja) | 1993-05-21 | 1993-05-21 | スペクトル拡散受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334627A true JPH06334627A (ja) | 1994-12-02 |
Family
ID=14774205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5119950A Pending JPH06334627A (ja) | 1993-05-21 | 1993-05-21 | スペクトル拡散受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459721B1 (en) | 1994-10-21 | 2002-10-01 | Canon Kabushiki Kaisha | Spread spectrum receiving apparatus |
-
1993
- 1993-05-21 JP JP5119950A patent/JPH06334627A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459721B1 (en) | 1994-10-21 | 2002-10-01 | Canon Kabushiki Kaisha | Spread spectrum receiving apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3581448B2 (ja) | スペクトラム拡散通信装置 | |
| US6487193B1 (en) | Path searched device and CDMA receiver with the same | |
| US6212222B1 (en) | Initial acquisition circuit | |
| JPH0758669A (ja) | デジタルマッチドフィルタ | |
| US6985509B2 (en) | Low cost DSSS communication system | |
| JP3666018B2 (ja) | 送信装置、受信装置、送信方法、並びに受信方法 | |
| JPH06334627A (ja) | スペクトル拡散受信機 | |
| JP2004241927A (ja) | 受信装置並びに同期処理方法 | |
| US6891886B2 (en) | Apparatus for finely synchronizing code signals | |
| JP4352557B2 (ja) | 同期回路 | |
| JP2003032144A (ja) | スペクトル拡散信号捕捉装置および方法 | |
| JPH04346532A (ja) | フレーム同期方法および装置 | |
| JPS6028170B2 (ja) | スペクトラム拡散信号の受信における符号同期方式 | |
| JPH09232995A (ja) | スペクトラム拡散方式の通信装置および同期捕捉方法 | |
| JP4298079B2 (ja) | 同期保持回路 | |
| JP3234446B2 (ja) | スペクトル拡散信号復調装置 | |
| JPH08335892A (ja) | スペクトラム拡散通信装置 | |
| JP2785009B2 (ja) | スペクトル拡散受信方式 | |
| KR0155523B1 (ko) | 직접대역확산 시스템의 2차 동기장치 | |
| JP3183492B2 (ja) | スペクトル拡散受信装置 | |
| JPH07170211A (ja) | 符号同期回路 | |
| JPH10107684A (ja) | スペクトル拡散通信方法及び装置 | |
| JP2841873B2 (ja) | 同期保持回路 | |
| JPH1079687A (ja) | 遅延ロックループ | |
| JPH08237168A (ja) | スペクトラム拡散通信装置 |