JP2016224089A - 回路基板、および表示装置 - Google Patents
回路基板、および表示装置 Download PDFInfo
- Publication number
- JP2016224089A JP2016224089A JP2015107066A JP2015107066A JP2016224089A JP 2016224089 A JP2016224089 A JP 2016224089A JP 2015107066 A JP2015107066 A JP 2015107066A JP 2015107066 A JP2015107066 A JP 2015107066A JP 2016224089 A JP2016224089 A JP 2016224089A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- processing circuit
- spread spectrum
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【解決手段】
表示装置で表示する画像の画像処理を行う第1の画像処理回路および第2の画像処理回路と、スペクトル拡散処理を施した複数のクロック信号である複数のスペクトル拡散クロックを生成するクロック信号生成手段と、クロック信号生成手段から第1の画像処理回路および第2の画像処理回路の各々に上記複数のスペクトル拡散クロックのうちの1つを伝送する伝送手段と、を有する。クロック信号生成手段は、スペクトル拡散処理を施した信号を発生する信号発生部と、該信号を複数のスペクトル拡散クロックに分割する信号分割部とを含む。第1の画像処理回路と第2の画像処理回路は、複数のスペクトル拡散クロックによって互いに同期する。
【選択図】図1
Description
WL1=WL2・・・・・(1)
図3に示す例では、画像処理回路12の入力端子VDO_CLK_IN1よりも画像処理回路13の入力端子VDO_CLK_IN2の方が、クロック発生器16の出力部に対する物理的な配置距離が短い。そのため、本実施例では、VDO_CLK2信号を伝送する配線19bにミアンダ処理を行ったミアンダ配線17(遅延手段、位相差調整手段)を用いて、上記式(1)を満たすように配線長を調整し、Pont_bとPoint_cの間の伝送時間を遅延させる。
t_su = t_prd_clk − (t_pcb_clk1 − t_pcb_clk2) − t_dly_synco − t_pcb_sync + t_skw_clko ・・・(3)
また、画像処理回路55において最低セットアップ時間をt_su_minとし、最低ホールド時間をt_hd_minとする。この場合、セットアップ時間のタイミングマージンt_hd_marginと、ホールド時間のタイミングマージンt_su_marginは、式(4)および式(5)で表わされる。
t_hd_margin = t_hd_min - t_hd
= t_hd_min −(t_pcb_clk1 - t_pcb_clk2) − t_dly_synco − t_pcb_sync + t_skw_clko ・・・(4)
t_su_margin = t_su_min - t_su
= t_su_min − t_prd_clk + (t_pcb_clk1 - t_pcb_clk2) + t_dly_synco + t_pcb_sync − t_skw_clko ・・・(5)
セットアップ時間のタイミングマージンとホールド時間のタイミングマージンは、同等の値であること(タイミングマージンが最大であること)が理想である。そこで、式(4)および式(5)において、t_hd_margin ≒ t_su_marginとなるように、基板上の配線遅延量、すなわち伝送時間t_pcb_clk1、t_pcb_clk2、およびt_pcb_syncを調整する。
ΔWL=WL1 − WL2 = Δt_pcb_clk/7[ps]
= (t_hd_min − t_su_min + t_prd_clk)/14 + (t_skw_clko - t_dly_synco)/7 + WL3 ・・・(6)
Δt_pcb_clkは、t_pcb_clk1とt_pcb_clk2の差を意味する。
12、13、53、55 画像処理回路
19a、19b、61a、61b 配線
17、71 ミアンダ配線
20 クロック発生回路
40、56、56a、56b クロック生成装置
60 遅延素子
101 回路基板
Claims (10)
- 画像を表示する表示装置に用いる回路基板であって、
前記表示装置で表示する画像の画像処理を行う第1の画像処理回路および第2の画像処理回路と、
スペクトル拡散処理を施した複数のクロック信号である、複数のスペクトル拡散クロックを生成するクロック信号生成手段と、
前記クロック信号生成手段から前記第1の画像処理回路および前記第2の画像処理回路の各々に前記複数のスペクトル拡散クロックのうちの1つを伝送する伝送手段と、を有し、
前記クロック信号生成手段は、スペクトル拡散処理を施した信号を発生する信号発生部と、該信号を前記スペクトル拡散クロックに分割する信号分割部とを含み、
前記第1の画像処理回路と前記第2の画像処理回路は、前記スペクトル拡散クロックによって、互いに同期することを特徴とする回路基板。 - 前記伝送手段は、前記第1の画像処理回路に入力される前記スペクトル拡散クロックと、前記第2の画像処理回路に入力される前記スペクトル拡散クロックとの位相差を調整する位相差調整手段を含むことを特徴とする請求項1に記載の回路基板。
- 前記伝送手段は、前記信号分割部から前記第1の画像処理回路および前記第2の画像処理回路の少なくとも一方までの前記スペクトル拡散クロックの伝送時間を遅延させる遅延手段を有することを特徴とする請求項1又は2に記載の回路基板。
- 前記遅延手段は、ミアンダ配線であることを特徴とする請求項3に記載の回路基板。
- 前記第1の画像処理回路は、前記第2の画像処理回路に前記スペクトル拡散クロックに同期した同期信号を送り、
前記伝送手段は、前記第1の画像処理回路から前記第2の画像処理回路までの前記同期信号の伝送時間に基づいて構成されていることを特徴とする請求項1から4のうちいずれか1項に記載の回路基板。 - 前記クロック信号生成手段は、第1のスペクトル拡散クロックと、前記第1のスペクトル拡散クロックの位相よりも遅延した位相を有する第2のスペクトル拡散クロックとを生成し、
前記伝送手段は、前記第1のスペクトル拡散クロックを前記第1の画像処理回路に伝送し、前記第2のスペクトル拡散クロックを前記第2の画像処理回路に伝送するように構成されていることを特徴とする請求項5に記載の回路基板。 - 前記伝送手段は、前記第2の画像処理回路に入力された前記スペクトル拡散クロックと前記同期信号とのタイミングマージンが最大となるように構成されていることを特徴とする請求項5又は6に記載の回路基板。
- 前記第1の画像処理回路と前記第2の画像処理回路は、画像信号の出力タイミングについて互いに同期することを特徴とする請求項1から7のうちいずれか1項に記載の回路基板。
- 前記表示装置を駆動する表示駆動回路を、更に有し、
前記複数の画像処理回路は、前記スペクトル拡散クロックに同期した画像信号を前記表示駆動回路に出力することを特徴とする請求項1から8のうちいずれか1項に記載の回路基板。 - 請求項9に記載の回路基板と、
前記画像信号に基づいて画像を表示する表示手段と、を有することを特徴とする表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015107066A JP6351542B2 (ja) | 2015-05-27 | 2015-05-27 | 回路基板、および表示装置 |
US15/156,510 US9984613B2 (en) | 2015-05-27 | 2016-05-17 | Substrate and display apparatus |
US15/964,233 US20180247583A1 (en) | 2015-05-27 | 2018-04-27 | Substrate and display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015107066A JP6351542B2 (ja) | 2015-05-27 | 2015-05-27 | 回路基板、および表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018106247A Division JP2018132785A (ja) | 2018-06-01 | 2018-06-01 | 回路基板、および表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016224089A true JP2016224089A (ja) | 2016-12-28 |
JP2016224089A5 JP2016224089A5 (ja) | 2018-04-12 |
JP6351542B2 JP6351542B2 (ja) | 2018-07-04 |
Family
ID=57397601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015107066A Active JP6351542B2 (ja) | 2015-05-27 | 2015-05-27 | 回路基板、および表示装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9984613B2 (ja) |
JP (1) | JP6351542B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018092884A1 (ja) | 2016-11-17 | 2018-05-24 | 三菱ケミカル株式会社 | (メタ)アクリル系共重合体、塗料組成物、塗装物及び複層塗膜の形成方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018132785A (ja) * | 2018-06-01 | 2018-08-23 | キヤノン株式会社 | 回路基板、および表示装置 |
US10892794B1 (en) * | 2020-02-06 | 2021-01-12 | Global Unichip Corporation | Multi-channel transmission device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000193934A (ja) * | 1998-12-28 | 2000-07-14 | Toshiba Corp | 表示装置 |
JP2003332997A (ja) * | 2002-05-10 | 2003-11-21 | Sharp Corp | クロック伝送装置およびそれを用いる画像形成装置 |
JP2006058799A (ja) * | 2004-08-24 | 2006-03-02 | Fuji Electric Device Technology Co Ltd | 表示装置駆動用集積回路 |
JP2006171080A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Matsushita Display Technology Co Ltd | 回路基板および液晶表示装置 |
US20100164570A1 (en) * | 2008-10-29 | 2010-07-01 | Texas Instruments Deutschland Gmbh | Device and method for generating clock signals for dc-dc converters |
WO2011027623A1 (ja) * | 2009-09-04 | 2011-03-10 | エヌ・ティ・ティ・アドバンステクノロジ株式会社 | 情報漏洩防止装置および方法 |
US20110119475A1 (en) * | 2009-11-13 | 2011-05-19 | International Business Machines Corporation | Global synchronization of parallel processors using clock pulse width modulation |
WO2015012002A1 (ja) * | 2013-07-23 | 2015-01-29 | 株式会社リキッド・デザイン・システムズ | 配線長測定装置及び記録媒体 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008216606A (ja) | 2007-03-05 | 2008-09-18 | Sharp Corp | 表示装置の駆動方法、表示装置およびテレビジョン受像機 |
-
2015
- 2015-05-27 JP JP2015107066A patent/JP6351542B2/ja active Active
-
2016
- 2016-05-17 US US15/156,510 patent/US9984613B2/en active Active
-
2018
- 2018-04-27 US US15/964,233 patent/US20180247583A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000193934A (ja) * | 1998-12-28 | 2000-07-14 | Toshiba Corp | 表示装置 |
JP2003332997A (ja) * | 2002-05-10 | 2003-11-21 | Sharp Corp | クロック伝送装置およびそれを用いる画像形成装置 |
JP2006058799A (ja) * | 2004-08-24 | 2006-03-02 | Fuji Electric Device Technology Co Ltd | 表示装置駆動用集積回路 |
JP2006171080A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Matsushita Display Technology Co Ltd | 回路基板および液晶表示装置 |
US20100164570A1 (en) * | 2008-10-29 | 2010-07-01 | Texas Instruments Deutschland Gmbh | Device and method for generating clock signals for dc-dc converters |
WO2011027623A1 (ja) * | 2009-09-04 | 2011-03-10 | エヌ・ティ・ティ・アドバンステクノロジ株式会社 | 情報漏洩防止装置および方法 |
US20110119475A1 (en) * | 2009-11-13 | 2011-05-19 | International Business Machines Corporation | Global synchronization of parallel processors using clock pulse width modulation |
WO2015012002A1 (ja) * | 2013-07-23 | 2015-01-29 | 株式会社リキッド・デザイン・システムズ | 配線長測定装置及び記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018092884A1 (ja) | 2016-11-17 | 2018-05-24 | 三菱ケミカル株式会社 | (メタ)アクリル系共重合体、塗料組成物、塗装物及び複層塗膜の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US9984613B2 (en) | 2018-05-29 |
JP6351542B2 (ja) | 2018-07-04 |
US20160351108A1 (en) | 2016-12-01 |
US20180247583A1 (en) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI437552B (zh) | 顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法 | |
WO2015132979A1 (ja) | 画像処理システム | |
JP6351542B2 (ja) | 回路基板、および表示装置 | |
JP2006246453A (ja) | 独立的なクロックソースを基準にして直列クロックを生成する直列変換器とデータの直列伝送方法 | |
JP2007129404A (ja) | カメラシステム | |
KR101157755B1 (ko) | 클록 제어 회로 및 송신기 | |
JP2004233581A (ja) | 表示装置駆動回路 | |
KR20150081891A (ko) | 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치 | |
JP2014062972A (ja) | データ受信回路、データ受信方法及びドライバ回路 | |
JP2018132785A (ja) | 回路基板、および表示装置 | |
JP2009272998A (ja) | 位相同期回路及び半導体チップ | |
JP2016224089A5 (ja) | ||
JP6221857B2 (ja) | 位相調整回路、データ伝送装置、データ伝送システム及び位相調整方法 | |
US7518648B2 (en) | Horizontal register transfer pulse generation circuit and imaging apparatus | |
CN101271679B (zh) | 图像数据处理装置 | |
JP2005156731A (ja) | 信号処理装置 | |
JP2010021665A (ja) | データ受信装置 | |
JP2010028579A (ja) | データ受信装置 | |
US20060259807A1 (en) | Method and apparatus for clock synchronization between a processor and external devices | |
KR100692680B1 (ko) | 액정 표시 장치의 타이밍 컨트롤러 | |
JP4432570B2 (ja) | 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置 | |
JP5458365B1 (ja) | 映像信号生成装置 | |
JPH07168652A (ja) | 同期リセット回路 | |
JP6367878B2 (ja) | 受信回路及び受信方法 | |
TWI524750B (zh) | 類比影像訊號調整模組及類比影像訊號調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180226 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180409 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180501 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180605 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6351542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |