CN101271679B - 图像数据处理装置 - Google Patents

图像数据处理装置 Download PDF

Info

Publication number
CN101271679B
CN101271679B CN 200710196100 CN200710196100A CN101271679B CN 101271679 B CN101271679 B CN 101271679B CN 200710196100 CN200710196100 CN 200710196100 CN 200710196100 A CN200710196100 A CN 200710196100A CN 101271679 B CN101271679 B CN 101271679B
Authority
CN
China
Prior art keywords
clock
output
circuit
processor
image process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710196100
Other languages
English (en)
Other versions
CN101271679A (zh
Inventor
浅村吉范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101271679A publication Critical patent/CN101271679A/zh
Application granted granted Critical
Publication of CN101271679B publication Critical patent/CN101271679B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种图像数据处理装置。通过以时钟为单位来获取从各个图像处理用处理器输出的输出时钟之间的同步，可以在图像显示部中正常地显示图像。本发明涉及的图像数据处理装置具有：输出基准时钟的基准时钟输出电路(21)；多个图像处理用处理器(1～4)；和多个外部PLL电路(11～14)，其分别针对每个图像处理用处理器(1～4)而设置，使从对应的图像处理用处理器(1～4)输出的输出时钟与基准时钟同步。

Description

图像数据处理装置
技术领域
本发明涉及一种对从多个图像形成装置输出的图像数据进行图像处理的图像数据处理装置。
背景技术
在以往的图像数据处理装置中，如专利文献1记载的那样，将从多个图像形成装置输出的图像数据取入各个帧存储器中。并且，通过对被取入各个帧存储器中的各个图像数据进行图像处理，从而生成可以同时在图像显示部的一个画面上显示的图像数据。
专利文献1  日本特开2005-91509号公报
但是，分别对图像数据进行图像处理的多个图像处理用处理器利用在各自内部设置的内部PLL(锁相环)电路来生成输出时钟，根据该输出时钟进行图像处理。因此，存在不能获取从各个图像处理用处理器输出的输出时钟之间的同步，不能在图像显示部中正常地显示图像的问题。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于，以时钟为单位来获取从各个图像处理用处理器输出的输出时钟之间的同步，并在图像显示部中正常地显示图像。
本发明第一方面的图像数据处理装置具有：输出基准时钟的基准时钟输出电路；多个图像处理用处理器；和多个PLL电路，其分别针对每个所述图像处理用处理器而设置，使从对应的所述图像处理用处理器输出的输出时钟与所述基准时钟同步。
根据本发明的图像数据处理装置，能够以时钟为单位来获取从各个图像处理用处理器输出的输出时钟之间的同步，所以能够在图像显示部中正常地显示图像。
附图说明
图1是实施方式1涉及的图像数据处理装置的方框图。
图2是表示实施方式1涉及的图像数据处理装置的动作的图。
图3是实施方式1涉及的图像数据处理装置的方框图。
图4是实施方式1涉及的图像数据处理装置的方框图。
图5是表示实施方式1涉及的图像数据处理装置的动作的时序图。
图6是实施方式2涉及的图像数据处理装置的方框图。
图7是实施方式2涉及的图像数据处理装置的方框图。
标号说明
1～4图像处理用处理器；11～14外部PLL电路；20控制电路；21基准时钟输出电路；31～34图像输入电路；40图像显示部；51～54图像形成装置；60图像数据处理装置；71～74n分频电路；100输入控制电路；101图像处理电路；102帧存储器；103输出控制电路；104控制I/F电路；105内部PLL电路；200 L分频电路；201 M倍增电路；202 2分频电路；203 M/2L分频电路。
具体实施方式
<实施方式1>
图1是表示本实施方式涉及的图像数据处理装置的结构的方框图。如图所示，本实施方式涉及的图像数据处理装置60具有图像处理用处理器1～4、外部PLL电路11～14、控制电路20、基准时钟输出电路21和图像输入电路31～34。
首先，使用图2说明图像数据处理装置60的动作的一例。该图2提取出了图1中的一部分。如图2所示，图像数据处理装置60被输入从图像形成装置51输出的图像数据例如文字“A”。图像数据处理装置60在图像输入电路31中接受图像数据。并且，图像数据处理装置60在图像处理用处理器1中根据控制电路20的控制，对上述图像数据进行图像处理，由此生成可以在图像显示部40的一部分上显示的图像数据。
并且，图像显示部40根据由图像数据处理装置60生成的图像数据来显示图像。在此，作为一例示出了在图像显示部40中，在被划分为四部分的显示区域的左上部分显示从图像处理用处理器1输出的图像数据的图像的示例。
图像数据处理装置60对于来自图1所示的图像形成装置52～54的图像数据，同样也在图像处理用处理器2～4中进行图像处理，由此生成可以在图像显示部40的剩余的显示区域中显示的图像数据。这样，图像数据处理装置60对从图像形成装置51～54输出的多个图像数据进行图像处理，生成可以在图像显示部40的一个画面上同时显示的图像数据。
下面，说明本实施方式涉及的图像数据处理装置的结构。图1所示的基准时钟输出电路21向外部PLL电路11～14分别输出基准时钟。
图像输入电路31～34被输入从各个图像形成装置51～54输出的图像数据。该图像输入电路31～34例如是AD转换电路或数字接口电路，把已数字化的图像数据输出给图像处理用处理器1～4。
图3是表示图像处理用处理器1～4中的图像处理用处理器1的结构的方框图。图像处理用处理器1具有输入控制电路100、图像处理电路101、帧存储器102、输出控制电路103、控制接口电路(以下称为控制I/F电路)104、内部PLL电路105。另外，以下示出了图像处理用处理器1的结构，但其他图像处理用处理器2～4的结构也相同。
输入控制电路100被输入从图像输入电路31输出的图像数据。然后，输入控制电路100切取所输入的图像数据的有效区域，并输出给图像处理电路101。
通过控制I/F电路104，利用从设于图像处理用处理器1外部的控制电路20输出的控制信号来控制图像处理电路101。图像处理电路101使用帧存储器102，对从输入控制电路100输出的图像数据进行图像处理，例如进行分辨率转换、放大缩小转换和帧率(frame rate)转换。
内部PLL电路105被输入从后面叙述的外部PLL电路11输出的参考时钟。内部PLL电路105根据该参考时钟，生成输出时钟和反馈时钟。然后，内部PLL电路105把输出时钟输出给图像处理电路101和输出控制电路103，把反馈用时钟输出给外部PLL电路105。
图4是只提取出内部PLL电路105的结构中的对时钟频率进行转换的结构的方框图。如图所示，内部PLL电路105具有L分频电路200、M倍增电路201、2分频电路202、M/2L分频电路203。
L分频电路200使从外部PLL电路11输出的参考时钟的频率成为原来的1/L倍。M倍增电路201使通过L分频电路200分频后的时钟的频率成为原来的M倍。2分频电路202使通过M倍增电路201倍增后的时钟的频率成为原来的1/2倍，把转换后的时钟作为输出时钟，输出给图像处理电路101和输出控制电路103。
M/2L分频电路203使通过2分频电路202分频后的时钟的频率成为原来的2L/M倍，把转换后的时钟作为反馈用时钟输出给外部PLL电路11。另外，M/L为2以上的偶数，M/2L为整数。
关于该内部PLL电路105的动作，例如说明M/L＝4(M＝16、L＝4)的情况。内部PLL电路105使用图4所示的L分频电路200、M倍增电路201和2分频电路202，把具有参考时钟的2倍(＝1/4×16×1/2)频率的输出时钟输出给图像处理电路101和输出控制电路103。
这样，图像处理用处理器1利用内部PLL电路105，把输出时钟的频率转换为从外部PLL电路11输出的参考时钟的频率的n倍(n＝M/2L，n为整数)。另外，参考时钟的频率与从图1所示基准时钟输出电路21输出的基准时钟的频率相同。因此，图像处理用处理器1使输出时钟以基准时钟的频率的n倍而振荡。如上所述，在M＝16、L＝4时，n＝2。
假设对于图2所示划分为四部分的显示区域的输入信号格式为，有效图像区域为1920像素×1080行、图像的点时钟(dot clock)为145MHz、水平频率为65KHz、垂直频率为60Hz，则图像处理用处理器1需要生成145MHz的输出时钟。
该情况下，如果参考时钟的频率是72.5MHz，则图像处理用处理器1可以利用内部PLL电路105生成参考时钟的频率的2倍频率的145MHz的输出时钟。
图3所示的图像处理电路101与内部PLL电路105振荡出的输出时钟同步，对图像数据进行图像处理，把图像处理后的图像数据输出给输出控制电路103。输出控制电路103进行按照预定的定时把输出时钟和来自图像处理电路101的图像数据输出给图像显示部40的控制。
另一方面，内部PLL电路105使用图4所示的L分频电路200、M倍增电路201、2分频电路202和M/2L分频电路203，把具有与参考时钟相同的频率(＝1/L×M×1/2×(2L/M))的反馈用时钟输出给外部PLL电路11。
因此，在参考时钟的频率为72.5MHz的上述示例中，图像处理用处理器1利用内部PLL电路105生成与参考时钟的频率相同的72.5MHz的反馈用时钟。
图5表示从输出控制电路103输出的输出时钟与从内部PLL电路105输出的反馈用时钟的时序图。如图所示，反馈用时钟是将输出时钟1/2分频后的时钟，与输出时钟的上升同步，反馈用时钟上升或下降。这样，图像处理用处理器1使输出时钟与反馈用时钟同步，并输出这些时钟。
如上所述，图1和图3所示的图像处理用处理器1对从图像输入电路31输出的图像数据进行图像处理，例如进行分辨率转换和放大缩小转换，生成输出图像数据。然后，图像处理用处理器1把输出时钟和图像数据一起输出给图像显示部40，并且把反馈用时钟输出给外部PLL电路11。
图1所示的外部PLL电路11～14被输入从对应的图像处理用处理器1～4输出的反馈用时钟、和从基准时钟输出电路21输出的基准时钟。
多个同步单元即外部PLL电路11～14分别针对每个图像处理用处理器1～4而设置，使从对应的图像处理用处理器1～4输出的输出时钟与基准时钟同步。以下表示该动作。
在本实施方式中，外部PLL电路11～14把根据从对应的图像处理用处理器1～4输出的反馈用时钟的相位与基准时钟的相位的比较而被控制的参考时钟，输出给图像处理用处理器1～4。由此，外部PLL电路11～14使从对应的图像处理用处理器1～4输出的反馈用时钟的相位与基准时钟的相位同步。
另一方面，如图5所示，图像处理用处理器1～4使输出时钟与反馈用时钟同步，并输出这些时钟。通过这种动作，外部PLL电路11～14使从对应的图像处理用处理器1～4输出的输出时钟与基准时钟同步。
另外，该参考时钟的频率与基准时钟相同。如上所述，参考时钟与反馈用时钟为相同频率。因此，基准时钟、参考时钟、反馈用时钟全部是相同频率。
根据以往的数据处理装置，即使向各个图像处理用处理器1～4输入相同相位的参考时钟，也不能从外部控制内部PLL电路105所具有的M倍增电路201。因此，在M倍增电路201中时钟的相位存在M种相位，不能获取从各个图像处理用处理器1～4输出的输出时钟的同步。
但是，根据以上所述的本实施方式涉及的图像数据处理装置，使从图像处理用处理器1～4输出的输出时钟分别与一个基准时钟同步。这样，能够以时钟为单位来获取从各图像处理用处理器1～4输出的输出时钟之间的同步，所以能够在图像显示部40上正常地显示图像。
另外，在本实施方式中，说明了对应于4个图像形成装置51～54而设置4个图像处理用处理器1～4的情况。但是不限于此，在对应于任意多个图像形成装置而设置任意多个图像处理用处理器的情况下，也能够获得相同的效果。
并且，说明了在图像处理用处理器1内的内部PLL电路105中设定成M/L＝4、输出时钟为参考时钟的频率的2倍的情况。但是不限于此，只要M/L为2以上的偶数，则也可以是其他值。
并且，在使用仅具有转换时钟频率的功能的专用电路来取代图像处理用处理器1内的内部PLL电路105时，也能够获得与上述相同的效果。
<实施方式2>
在实施方式1中，外部PLL电路11～14比较从基准时钟输出电路21输出的基准时钟的相位、和频率与基准时钟相同的反馈用时钟的相位。即，图像处理用处理器1～4以输出频率与基准时钟相同的反馈用时钟为前提。
在本实施方式中，其目的在于，即使在图像处理用处理器1～4不能输出频率与基准时钟相同的反馈用时钟的情况下，也能够以时钟为单位来获取从各个图像处理用处理器1～4输出的输出时钟之间的同步。另外，以下关于不需要重新说明的结构，由于和实施方式1相同，所以赋予相同标号。
图6是表示本实施方式涉及的图像数据处理装置的结构的方框图。如图所示，多个分频电路即n分频电路71～74分别针对每个图像处理用处理器1～4而设置。
图7是表示本实施方式涉及的图像数据处理装置的内部PLL电路105的结构的方框图。本实施方式涉及的内部PLL电路105与实施方式1的内部PLL电路105相同，使输出时钟以基准时钟的频率的M/2L倍振荡后输出。
与实施方式1的内部PLL电路105的不同之处是，本实施方式涉及的内部PLL电路105不具有M/2L分频电路203，使反馈用时钟也以基准时钟的频率的n(＝M/2L)倍振荡。
图6所示的n分频电路71～74使从图像处理用处理器1～4输出的输出时钟即反馈用时钟成为原来的1/n倍。并且，作为PLL电路的外部PLL电路11～14使来自对应的n分频电路71～74的输出与基准时钟同步。
以上所述构成的本实施方式涉及的图像数据处理装置在外部设置n(＝M/2L)分频电路71～74，取代在图像处理用处理器1～4的内部设置M/2L分频电路203。因此，即使在图像处理用处理器1～4不能输出频率与基准时钟相同的反馈用时钟的情况下，也能够以时钟为单位来获取从各个图像处理用处理器1～4输出的输出时钟之间的同步。
另外，在本实施方式中，图像处理用处理器1～4输出输出时钟和反馈用时钟。但是不限于此，图像处理用处理器1～4也可以只输出输出时钟，在该情况下，将输出时钟分配输入到n分频电路即可。

Claims (2)

1.一种图像数据处理装置，该图像数据处理装置具有：
输出基准时钟的基准时钟输出电路；
多个图像处理用处理器；和
多个PLL电路，其分别针对每个所述图像处理用处理器而设置，使从对应的所述图像处理用处理器输出的输出时钟与所述基准时钟同步。
2.根据权利要求1所述的图像数据处理装置，该图像数据处理装置还具有多个分频电路，所述多个分频电路分别针对每个所述图像处理用处理器而设置，使从对应的所述图像处理用处理器输出的输出时钟成为原来的1/n倍，其中n为整数，
所述图像处理用处理器使所述输出时钟以所述基准时钟的频率的n倍进行振荡，
所述PLL电路使来自对应的所述分频电路的输出与所述基准时钟同步。
CN 200710196100 2007-03-19 2007-12-03 图像数据处理装置 Expired - Fee Related CN101271679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-070095 2007-03-19
JP2007070095A JP2008233304A (ja) 2007-03-19 2007-03-19 画像データ処理装置

Publications (2)

Publication Number Publication Date
CN101271679A CN101271679A (zh) 2008-09-24
CN101271679B true CN101271679B (zh) 2010-06-30

Family

ID=39774300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710196100 Expired - Fee Related CN101271679B (zh) 2007-03-19 2007-12-03 图像数据处理装置

Country Status (3)

Country Link
US (1) US8878993B2 (zh)
JP (1) JP2008233304A (zh)
CN (1) CN101271679B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5631657B2 (ja) * 2010-08-11 2014-11-26 東芝エレベータ株式会社 エレベータの表示制御システム
CN108039888B (zh) * 2018-01-17 2024-09-27 优利德科技(中国)股份有限公司 一种dds信号源时钟发生电路、信号源及其方法
FR3088124A1 (fr) * 2018-11-06 2020-05-08 Stmicroelectronics (Rousset) Sas Procede d'elaboration de signaux declencheurs pour une commande d'une interface multimedia, et circuit integre correspondant

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1043289C (zh) * 1992-11-05 1999-05-05 三星电子株式会社 防止视频处理器图象劣化的方法及其电路
US5909144A (en) * 1996-01-29 1999-06-01 Hewlett-Packard Company Digital method and apparatus for reducing EMI emissions in digitally-clocked systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757641B2 (ja) * 1991-12-09 1998-05-25 株式会社富士通ゼネラル カラー画像処理装置
JPH05242232A (ja) * 1992-02-28 1993-09-21 Hitachi Ltd 情報処理装置及び映像表示装置
JP4059279B2 (ja) * 1996-02-22 2008-03-12 セイコーエプソン株式会社 ドットクロック信号を調整するための方法及び装置
JP3349983B2 (ja) 1999-05-14 2002-11-25 エヌイーシーマイクロシステム株式会社 半導体集積回路装置
KR100396880B1 (ko) * 2000-08-28 2003-09-02 삼성전자주식회사 가변 반송 주파수를 가지는 저잡음 주파수 변조기
JP2005091509A (ja) 2003-09-12 2005-04-07 Chi Mei Electronics Corp 画像表示装置および画像表示システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1043289C (zh) * 1992-11-05 1999-05-05 三星电子株式会社 防止视频处理器图象劣化的方法及其电路
US5909144A (en) * 1996-01-29 1999-06-01 Hewlett-Packard Company Digital method and apparatus for reducing EMI emissions in digitally-clocked systems

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2001-296856A 2001.10.26
JP特开2005-91509A 2005.04.07

Also Published As

Publication number Publication date
CN101271679A (zh) 2008-09-24
US8878993B2 (en) 2014-11-04
US20080231749A1 (en) 2008-09-25
JP2008233304A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
US8891017B2 (en) Video processing apparatus, display apparatus, and video processing method
EP1024663A3 (en) Image processing device
EP0875882A3 (en) Multi-scan video timing generator for format conversion
KR970078508A (ko) 영상 신호 처리 장치
US20170344330A1 (en) Multi-display device
CN101271679B (zh) 图像数据处理装置
JPWO2008129816A1 (ja) クロック同期方法
US7071996B2 (en) Synchronizing video formats with dissimilar timing
CN100527785C (zh) 数字广播接收机中的显示同步信号产生装置和解码器
JP2012212061A (ja) マルチディスプレイ装置
JP6351542B2 (ja) 回路基板、および表示装置
US7102690B2 (en) Clock signal synthesizer with multiple frequency outputs and method for synthesizing clock signal
KR20060009597A (ko) 영상신호 합성방법, 영상신호 합성장치, 디스플레이시스템, 디스플레이장치 및 디스플레이장치의 제어방법
JP6462726B2 (ja) 表示システム、表示装置、電子機器及び画像信号伝送方法
JP2005156731A (ja) 信号処理装置
JP6027739B2 (ja) 映像処理装置、映像処理方法、映像処理システムおよびプログラム
JP2002190985A (ja) 多画面映像信号処理装置
JP6343451B2 (ja) 動画再生装置、動画再生方法、及び動画再生プログラム
KR100609916B1 (ko) 디스플레이장치 및 그 제어방법
KR100695914B1 (ko) 영상신호의 포맷변환장치
JP2004188193A5 (zh)
KR100830457B1 (ko) 영상처리 시스템의 영상 복호기
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
KR0147152B1 (ko) 메모리 어드레스를 이용한 다수화면분할 및 정지화면 구현 방법
JP2018132785A (ja) 回路基板、および表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100630

Termination date: 20151203

EXPY Termination of patent right or utility model