TWI437552B - 顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法 - Google Patents

顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法 Download PDF

Info

Publication number
TWI437552B
TWI437552B TW100133726A TW100133726A TWI437552B TW I437552 B TWI437552 B TW I437552B TW 100133726 A TW100133726 A TW 100133726A TW 100133726 A TW100133726 A TW 100133726A TW I437552 B TWI437552 B TW I437552B
Authority
TW
Taiwan
Prior art keywords
display
clock
clock signal
parallel
displays
Prior art date
Application number
TW100133726A
Other languages
English (en)
Other versions
TW201310413A (zh
Inventor
Xinwei Yang
Tao Li
Ke Yang
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW201310413A publication Critical patent/TW201310413A/zh
Application granted granted Critical
Publication of TWI437552B publication Critical patent/TWI437552B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法
本發明係有關於多螢幕顯示(Multi-screen Display)技術，特別有關於顯示卡(Graphics card)裝置、多螢幕顯示系統、與多螢幕同步顯示方法。
由於大型面板製作不易，市面上常以多個顯示器組成一電視牆呈現超大型影像。第1A圖圖解電視牆的一種實施方式，其中，電視牆100是由複數個顯示器組成，上述複數個顯示器之顯示可由電腦的顯示卡來控制，其中該電腦可以擁有單張或多張顯示卡來控制所有顯示器之顯示。傳統的多螢幕顯示技術，常以多張顯示卡來控制電視牆的複數個顯示器，並且在多張顯示卡之間採用外接電纜(cable)來串接，如第1B圖所示，由其中之一張顯示卡產生時脈信號Gen_CLK之後，上述時脈信號Gen_CLK便透過外接電纜傳送至其他的顯示卡，使上述複數個顯示器能同步工作。
由於使用串接的方式外接電纜會佔用大量空間，使系統的佈局變得複雜，且透過外接電纜串接多張顯示卡所傳送的時脈信號會有衰減、雜訊干擾等問題，進而影響複數個顯示器的同步工作；如果多張顯示卡的時脈信號不同步，則可能使顯示畫面產生裂痕或錯亂的現象。因此，如何使電視牆100內所有顯示器之顯示同步，為本技術領域一項重要課題。
本案揭露一種顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法。
根據本發明一種實施方式所實現的一顯示卡包括有一時脈緩衝器、一時鐘合成器以及一顯示晶片。該時脈緩衝器接收一主機板所供應的一第一時脈信號，以據以平行提供複數個上述第一時脈信號。該時鐘合成器負責接收該時脈緩衝器所平行提供的複數個上述第一時脈信號其中之一，並根據所接收的該第一時脈信號生成一第二時脈信號。該顯示晶片根據該第二時脈信號控制一組顯示器的顯像，使該組顯示器之顯像得以同步。
根據本發明一種實施方式所實現的一多螢幕顯示系統包括有一組顯示器、一主機板以及一顯示卡。該顯示卡包括有一時脈緩衝器、一時鐘合成器以及一顯示晶片。該時脈緩衝器接收該主機板所供應的一第一時脈信號，以據以平行提供複數個上述第一時脈信號。該時鐘合成器負責接收該時脈緩衝器所平行提供的複數個上述第一時脈信號其中之一，並根據所接收的該第一時脈信號生成一第二時脈信號。該顯示晶片根據該第二時脈信號控制該組顯示器的顯像，使該組顯示器之顯像得以同步。
根據本發明一種實施方式所實現的一種在一顯示卡中進行的多螢幕同步顯示方法，包括以下步驟。首先，接收一主機板所供應的一第一時脈信號，以據以平行提供複數個上述第一時脈信號，再根據所產生的複數個上述第一時脈信號的其中之一生成一第二時脈信號，其中該第一時脈信號的振盪頻率大於該第二時脈信號的振盪頻率。接著，基於該第二時脈信號產生一組顯示時脈信號，並且根據該組顯示時脈信號控制一組顯示器之顯像，使該組顯示器之顯像得以同步。
根據本發明一種實施方式所實現的一種在一多螢幕顯示系統中進行的多螢幕同步顯示方法，其中該多螢幕顯示系統包括複數個顯示卡，包括以下步驟。首先，令該等顯示卡皆接收一主機板所供應的一第一時脈信號，以各自平行產生複數個上述第一時脈信號，再令該等顯示卡分別根據各自所產生的複數個上述第一時脈信號的其中之一生成一第二時脈信號，其中上述第一時脈信號的振盪頻率大於上述第二時脈信號的振盪頻率。接著，令該等顯示卡基於上述第二時脈信號各自產生一組顯示時脈信號，並且令該等顯示卡根據各自所產生的該組顯示時脈信號控制一組顯示器之顯像，使該組顯示器之顯像得以同步。如此一來，該等顯示卡所控制的眾多組顯示器是同步運作。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。
第2圖圖解本案一種實施方式，其中包括一顯示卡200，耦接一主機板210。顯示卡200包括一第一時脈緩衝器202、一時鐘合成器204、一抗抖動電路206、一第二時脈緩衝器208、以及N個顯示晶片，從顯示晶片1到顯示晶片N。
關於各顯示晶片，其中可包括一通訊介面物理層PHY、一鎖相迴路PLL以及一組顯示器控制單元(例如，對應顯示晶片1的一組顯示器控制單元D11…D1j、對應顯示晶片N的一組顯示器控制單元DN1…DNk)。
如第2圖所示，顯示卡200是插設於一主機板210的一顯示卡插槽212上。顯示卡插槽212可為任何顯示卡插槽技術，例如，PCIE(Peripheral Component Interconnect Express)插槽。
顯示卡插槽212傳遞給顯示卡200的信號包括有一時脈信號CLK，是用作顯示卡200與主機板210的通訊參考。例如，以PCIE插槽為例，時脈信號CLK通常稱為簡稱為PCLK，一般具有振盪頻率100MHz，是供顯示卡200上顯示晶片(1…N)的通訊介面物理層PHY作參考，以與主機板210通訊。然而，需特別注意的是，顯示卡插槽212所供應的時脈信號CLK是先經過第一時脈緩衝器202產生複數個時脈信號CLK後供應給不同的顯示晶片的通訊介面物理層PHY使用，在一實施例中，第一時脈緩衝器202可以利用扇出通訊(fan out)的方式扇出多個時脈信號CLK、且透過不同的扇出路徑分別送往不同的顯示晶片的通訊介面物理層PHY。此外，第一時脈緩衝器202另有提供一條路徑將時脈信號CLK傳遞給時鐘合成器204。
時鐘合成器204是用於接收時脈信號CLK且據以生成一本地參考時脈CLK_local供顯示卡200內部運作參考。時鐘合成器204的動作可包括除頻、倍頻或鎖相…等。以PCIE介面為例，100MHz的時脈信號PCLK可經時鐘合成器204轉換成振盪頻率27MHz的本地參考時脈CLK_local。本地參考時脈CLK_local可經由抗抖動電路206消除其中不理想的抖動(jitter)狀況。本地參考時脈CLK_local經抗抖動電路206處理後，產生時脈CLK_local_adj；抗抖動電路206隨後將時脈CLK_local_adj送往第二時脈緩衝器208，以呈多個時脈CLK_local_adj平行地傳輸給各個顯示晶片1…顯示晶片N的鎖相迴路PLL。各鎖相迴路PLL可採用相同的設計，以分別基於時脈CLK_local_adj產生多個同樣的顯示時脈DCLK。如此一來，顯示晶片1內的該組顯示器控制單元D11…D1j至顯示晶片N內的該組顯示器控制單元DN1…DNk都是基於同樣的顯示時脈DCLK控制其所對應之顯示器顯像。因此，無論是顯示器控制單元D11…D1j所控制的該組顯示器、甚至是顯示器控制單元DN1…DNk所控制的該組顯示器，顯示卡200所控制的所有顯示器皆可同步顯示影像。
應注意的是，上述多個時脈CLK_local_adj與多個顯示時脈DCLK的平行供應也可利用扇出通訊的方式來進行，再透過不同的扇出路徑將這些時脈信號傳送出去；然而上述扇出通訊的方式並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。
第2圖顯示卡200所列舉的是單一顯示卡配置有複數個顯示晶片1…顯示晶片N的例子。在其他實施方式中，也可能一顯示卡上僅設置單一個顯示晶片。第3圖即圖解僅配置有單一顯示晶片的一顯示卡300。與顯示卡200相較，僅具有單一個顯示晶片的顯示卡300可僅採用單一個時脈緩衝器302。時脈緩衝器302負責將顯示卡插槽212傳送而來的時脈信號CLK傳輸至該單一個顯示晶片的通訊介面物理層PHY以及時鐘合成器204。時鐘合成器204所生成的本地參考時脈CLK_local經抗抖動電路206消除抖動後可單純傳送時脈CLK_local_adj給該單一個顯示晶片的鎖相迴路PLL，無須經過第2圖所示的第二時脈緩衝器208。
顯示晶片的鎖相迴路PLL會基於時脈CLK_local_adj生成多個顯示時脈DCLK供顯示晶片上的所有顯示器控制單元D1…Dj使用。如此一來，顯示器控制單元D1…Dj所控制的所有顯示器皆可基於同樣的顯示時脈DCLK顯像，達到同步顯像的目的。
應注意的是，所揭露之顯示卡是利用顯示卡插槽所傳送而來的時脈信號CLK(供主機板與顯示卡通訊參考)生成本地參考時脈CLK_local，再將該本地參考時脈CLK_local消除抖動後所產生的時脈CLK_local_adj交由顯示卡上的顯示晶片之鎖相迴路生成多個顯示時脈DCLK，控制該顯示卡所連結的所有顯示器，使之得以同步顯像。這樣的設計無須另外為顯示卡設計一本地參考時脈振盪器，為本案的其中一項重大特徵。
另外，特別聲明的是，第2、3圖所示的抗抖動電路206為非必要元件，在其他實施方式中也可能不使用。
所揭露之顯示卡可應用於多螢幕顯示系統上。第4圖圖解根據本發明一種實施方式所實現的一多螢幕顯示系統400。
多螢幕顯示系統400以複數個顯示器S11…S1l 、S21…S2l 、…、SM1…Sml 所組成的電視牆402顯示畫面。
多螢幕顯示系統400的控制主機之主機板上具有複數個顯示卡插槽Slot1…SlotM，分別插設有顯示卡GC1…GCM。顯示卡各自負責電視牆402上一組顯示器之顯像。例如，顯示卡GC1可負責控制顯示器S11…S1l 、顯示卡GC2可負責控制顯示器S21…S2l 、…、顯示卡GCM可負責控制顯示器SM1…SMl 。在一實施例中，一顯示卡(例如顯示卡GC1)上可以僅設置單一個顯示晶片或是設置複數個顯示晶片，設置和操作的方式如第2、3圖所示。在一實施例中，顯示卡GC1包含複數個顯示晶片，並且其中一顯示晶片包含的複數個顯示器控制單元來控制一組顯示器，例如顯示晶片包含4個顯示器控制單元，則控制四個顯示器；若顯示卡GC1所控制的顯示器S11…S1l 的總數超過四個，例如l 等於八個，則顯示卡GC1需要兩個顯示晶片來控制這些顯示器。
由於顯示卡GC1…GCM是由本案所揭露之顯示卡實現，因此，各自會利用主機板藉顯示卡插槽Slot1…SlotM所平行傳送而來的時脈信號產生所需的本地參考時脈。各顯示卡內的時鐘合成器可採用一致的設計，使所產生的本地參考時脈相同。如此一來，該等顯示卡GC1…GCM上所有顯示晶片是基於同步的本地參考時脈生成的同步的顯示時脈作顯像控制。因此，該等顯示卡GC1…GCM所控制的所有顯示器S11…S1l 、…、SM1…SMl 得以同步顯像。電視牆402得以完美呈現大螢幕畫面。
需特別聲明的是，所揭露的多螢幕顯示系統並不限定其所供應的顯示卡插槽為複數個。例如，在某些實施方式中，所揭露之多螢幕顯示系統的控制主機之主機板上也有可能僅具有單一個顯示卡插槽，由所插設的單一顯示卡所控制的複數個顯示器完成多螢幕顯示。
第5圖以流程圖方式圖解本案所揭露的多螢幕同步顯示方法，可在單一顯示卡中進行，或是在包括複數個顯示卡的多螢幕顯示系統的該等顯示卡中進行。參閱步驟S502，首先接收一主機板所供應的一第一時脈信號，以據以平行提供複數個上述第一時脈信號。該第一時脈信號乃用於使該顯示卡插槽所插設的一顯示卡得以與該主機板通訊。接著，進行步驟S504，根據所平行提供的複數個上述第一時脈信號的其中之一生成一第二時脈信號，其中上述第一時脈信號的振盪頻率大於該第二時脈信號的振盪頻率。然後步驟S506基於該第二時脈信號產生一組顯示時脈信號；該組顯示時脈信號可為以上所討論的顯示時脈(DCLK)。至於步驟S508，則是根據該組顯示時脈信號控制一組顯示器之顯像，使該組顯示器之顯像得以同步。
需特別聲明的是，以上步驟並不限定由特定裝置實施。任何使用上述步驟達到多螢幕同步顯示的技術，都涉及本案所揭露內容。
另外，在一種實施方式中，可在步驟S504以及S506之間更增設一抗抖動步驟：在使用該第二時脈信號產生該組顯示時脈信號之前先對該第二時脈信號進行抗抖動處理。
本發明之多螢幕同步顯示技術藉由控制單張或多張顯示卡以控制多個顯示器之同步顯示，其中上述顯示卡利用主機板藉顯示卡插槽所傳送的時脈信號產生本地參考時脈來控制多螢幕同步顯示。本發明之各顯示卡內的時鐘合成器可採用一致的設計，使時鐘合成器所產生的本地參考時脈相同，達成各顯示卡所控制的顯示器得以同步顯像的目的，電視牆得以完美呈現大螢幕畫面，可以解決傳統之將多張顯示卡以外接電纜串接的方式達到多螢幕同步顯示會佔用大量空間且佈局複雜等問題，可以避免傳統外接電纜串接方式所傳送的時脈信號產生衰減、雜訊干擾等現象，亦可避免顯示畫面產生裂痕或錯亂的現象。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1…N‧‧‧顯示晶片
100‧‧‧電視牆
200‧‧‧顯示卡
202‧‧‧第一時脈緩衝器
204‧‧‧時鐘合成器
206‧‧‧抗抖動電路
208‧‧‧第二時脈緩衝器
210‧‧‧主機板
212‧‧‧顯示卡插槽
300‧‧‧顯示卡
302‧‧‧時脈緩衝器
400‧‧‧多螢幕顯示系統
402‧‧‧電視牆
CLK‧‧‧顯示卡插槽212所傳來的一時脈信號
CLK_local‧‧‧本地參考時脈
CLK_local_adj‧‧‧經抗抖動電路處理後之本地參考時脈
D1…Dj、D11…D1j、DN1…DNk‧‧‧顯示器控制單元
DCLK‧‧‧顯示時脈
GC1、GC2、…、GCM‧‧‧顯示卡
Gen_CLK‧‧‧傳統技術中一張顯示卡所產生的時脈信號
PHY‧‧‧通訊介面物理層
PLL‧‧‧鎖相迴路
S11…S1l 、S21…S2l 、…、SM1…SMl ‧‧‧顯示器
S502、S504、S506、S508‧‧‧步驟
Slot1、Slot2、…、SlotM‧‧‧顯示卡插槽
第1A圖圖解電視牆的一種實施方式，其中，電視牆100是由複數個顯示器組成；第1B圖圖解傳統的多螢幕顯示技術的一種實施方式，以多張顯示卡來控制電視牆的複數個顯示器，並且在多張顯示卡之間採用外接電纜(傳送其中一張顯示卡所產生的時脈信號Gen_CLK)來串接，使複數個顯示器能同步工作。
第2圖圖解本案一種實施方式，其中包括一顯示卡200；第3圖圖解僅配置有單一顯示晶片的顯示卡300；第4圖圖解根據本發明一種實施方式所實現的一多螢幕顯示系統400；以及第5圖以流程圖方式圖解本案所揭露的多螢幕同步顯示方法。
1…N‧‧‧顯示晶片
200‧‧‧顯示卡
202‧‧‧第一時脈緩衝器
204‧‧‧時鐘合成器
206‧‧‧抗抖動電路
208‧‧‧第二時脈緩衝器
210‧‧‧主機板
212‧‧‧顯示卡插槽
CLK‧‧‧顯示卡插槽212所傳來的一時脈信號
CLK_local‧‧‧本地參考時脈
CLK_local_adj‧‧‧經抗抖動電路處理後之本地參考時脈
D11…D1j、DN1…DNk‧‧‧顯示器控制單元
DCLK‧‧‧顯示時脈
PHY‧‧‧通訊介面物理層
PLL‧‧‧鎖相迴路

Claims (15)

  1. 一種顯示卡，包括：一第一時脈緩衝器，接收一主機板所供應的一第一時脈信號，以據以平行提供複數個上述第一時脈信號；一時鐘合成器，接收該第一時脈緩衝器所平行提供的複數個上述第一時脈信號其中之一，並根據所接收的該第一時脈信號生成一第二時脈信號；一第二時脈緩衝器，用以接收該第二時脈信號、以據以平行提供複數個上述第二時脈信號；以及耦接該第二時脈緩衝器所平行提供的複數個上述第二時脈信號的複數個顯示晶片，係根據上述第二時脈信號各自控制一組顯示器的顯像，以同步所有顯示器之顯像。
  2. 如申請專利範圍第1項所述之顯示卡，其中該第一時脈信號的振盪頻率大於該第二時脈信號的振盪頻率。
  3. 如申請專利範圍第2項所述之顯示卡，其中該第一時脈信號的振盪頻率為100MHz，該第二時脈信號的振盪頻率為27MHz。
  4. 如申請專利範圍第1項所述之顯示卡，其中各顯示晶片更包括：一鎖相迴路，基於上述第二時脈信號產生一組顯示時脈信號；以及一組顯示器控制單元，根據上述該組顯示時脈信號控制所對應的一組顯示器的顯像，使所對應的該組顯示器之顯像得以同步。
  5. 如申請專利範圍第4項所述之顯示卡，更包括： 一抗抖動電路，耦接於該時鐘合成器之後以及上述顯示晶片的上述鎖相迴路之前，用以對上述第二時脈信號進行抗抖動處理。
  6. 如申請專利範圍第4項所述之顯示卡，其中該等顯示晶片更各自以物理通訊層接收該第一時脈緩衝器所平行提供的複數個上述第一時脈信號。
  7. 一種多螢幕顯示系統，包括：由一第一顯示卡控制的複數組顯示器；一主機板；以及該第一顯示卡，包括：一第一時脈緩衝器，接收該主機板所供應的一第一時脈信號，以據以平行提供複數個上述第一時脈信號；一時鐘合成器，接收該第一時脈緩衝器所平行提供的複數個上述第一時脈信號其中之一，並根據所接收的該第一時脈信號生成一第二時脈信號；一第二時脈緩衝器，用以接收該第二時脈信號、以據以平行提供複數個上述第二時脈信號；以及耦接該第二時脈緩衝器所平行提供的複數個上述第二時脈信號的複數個顯示晶片，係各自根據上述第二時脈信號控制、且同步一組顯示器的顯像。
  8. 如申請專利範圍第7項所述之多螢幕顯示系統，其中該第一時脈信號的振盪頻率大於該第二時脈信號的振盪頻率。
  9. 如申請專利範圍第8項所述之多螢幕顯示系統，其 中該第一時脈信號的振盪頻率為100MHz，該第二時脈信號的振盪頻率為27MHz。
  10. 如申請專利範圍第7項所述之多螢幕顯示系統，其中各顯示晶片更包括：一鎖相迴路，基於上述第二時脈信號產生一組顯示時脈信號；以及一組顯示器控制單元，根據上述該組顯示時脈信號控制所對應的一組顯示器的顯像，使所對應的該組顯示器之顯像得以同步。
  11. 如申請專利範圍第10項所述之多螢幕顯示系統，其中該第一顯示卡更包括：一抗抖動電路，耦接於該時鐘合成器以及上述顯示晶片的上述鎖相迴路之間，用以對上述第二時脈信號進行抗抖動處理。
  12. 如申請專利範圍第7項所述之多螢幕顯示系統，更包括：一第二顯示卡以及由該第二顯示卡控制的複數組顯示器，其中，該第二顯示卡包括：一第三時脈緩衝器，接收該主機板所供應的該第一時脈信號，以據以平行提供複數個上述第一時脈信號；一時鐘合成器，接收該第三時脈緩衝器所平行提供的複數個上述第一時脈信號其中之一，並根據所接收的該第一時脈信號生成同步於該第二時脈信號的 一第三時脈信號；一第四時脈緩衝器，用以接收該第三時脈信號、以據以平行提供複數個上述第三時脈信號；以及耦接該第四時脈緩衝器所平行提供的複數個上述第三時脈信號的複數個顯示晶片，係各自根據上述第三時脈信號控制、且同步一組顯示器的顯像。
  13. 如申請專利範圍第12項所述之多螢幕顯示系統，其中各顯示晶片更包括：一鎖相迴路，基於上述第二或第三時脈信號產生一組顯示時脈信號；以及一組顯示器控制單元，根據上述該組顯示時脈信號控制所對應的一組顯示器的顯像，使所對應的該組顯示器之顯像得以同步。
  14. 一種在一顯示卡中進行的多螢幕同步顯示方法，包括：接收一主機板所供應的一第一時脈信號，以據以平行提供複數個上述第一時脈信號；根據平行提供的複數個上述第一時脈信號的其中之一生成一第二時脈信號；接收該第二時脈信號，以據以平行提供複數個上述第二時脈信號；以及以平行提供的複數個上述第二時脈信號分別控制複數個顯示晶片，使該等顯示晶片所驅動的複數組顯示器同步顯像。
  15. 一種在一多螢幕顯示系統中進行的多螢幕同步顯 示方法，其中該多螢幕顯示系統包括複數個顯示卡，包括：令該等顯示卡皆接收一主機板所供應的一第一時脈信號，以據以各自平行產生複數個上述第一時脈信號；令該等顯示卡分別根據各自所平行產生的複數個上述第一時脈信號的其中之一生成一第二時脈信號；令該等顯示卡分別根據各自所產生的上述第二時脈信號平行產生複數個上述第二時脈信號；以及令各顯示卡根據所平行產生的複數個上述第二時脈信號控制複數個顯示晶片，同步所有顯示晶片各自驅動的複數組顯示器之顯像。
TW100133726A 2011-08-23 2011-09-20 顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法 TWI437552B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110242316.8A CN102262523B (zh) 2011-08-23 2011-08-23 显示卡、多屏幕显示系统、以及多屏幕同步显示方法

Publications (2)

Publication Number Publication Date
TW201310413A TW201310413A (zh) 2013-03-01
TWI437552B true TWI437552B (zh) 2014-05-11

Family

ID=45009161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133726A TWI437552B (zh) 2011-08-23 2011-09-20 顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法

Country Status (3)

Country Link
US (1) US8736515B2 (zh)
CN (1) CN102262523B (zh)
TW (1) TWI437552B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103530096B (zh) * 2012-07-03 2018-11-16 索尼公司 远程控制方法、远程控制设备和显示设备
CN103065610B (zh) * 2013-01-08 2015-02-18 北京淳中视讯科技有限公司 一种拼接屏同步处理方法和一种拼接屏同步处理装置
TWI523516B (zh) 2013-04-11 2016-02-21 威盛電子股份有限公司 電視牆
CN103839528B (zh) * 2014-02-20 2016-02-10 北京京东方显示技术有限公司 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏
TWI622042B (zh) * 2014-10-13 2018-04-21 緯創資通股份有限公司 矩陣式螢幕、顯示裝置與其相關之顯示方法
CN105489155B (zh) * 2015-12-30 2019-09-17 广东威创视讯科技股份有限公司 拼接墙显示单元的主控板、拼接墙显示系统及其开窗方法
TWI585741B (zh) * 2016-08-04 2017-06-01 友達光電股份有限公司 驅動裝置與驅動方法
CN106982383A (zh) 2017-04-26 2017-07-25 威盛电子股份有限公司 分布式视频显示系统、控制装置及控制方法
CN108646996B (zh) * 2018-05-08 2021-05-14 威创集团股份有限公司 一种信号寻道上墙方法和装置
CN111208965B (zh) * 2020-01-15 2023-09-22 宁波Gqy视讯股份有限公司 拼接显示系统及其显示方法
KR102640468B1 (ko) * 2023-12-11 2024-02-27 주식회사 옵티멀 영상 표출시 디스플레이간 이질감이 없도록 전출력 동기화한 심리스 모듈형 멀티 스크린 피씨
KR102640470B1 (ko) * 2023-12-11 2024-02-27 주식회사 옵티멀 전출력 동기화한 화면 오정렬 방지 기능을 갖는 심리스 모듈형 멀티 스크린 피씨

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI258120B (en) 2003-06-24 2006-07-11 Via Tech Inc Driving module of monitor with multiple display outputs and method thereof
JP2005156731A (ja) * 2003-11-21 2005-06-16 Fujitsu General Ltd 信号処理装置
TWI263925B (en) * 2003-12-16 2006-10-11 Via Tech Inc Graphics card for smoothing the playing of video
CN1722222A (zh) * 2004-07-13 2006-01-18 示创科技股份有限公司 电视墙画面显示的控制装置与方法
JP5151211B2 (ja) * 2007-03-30 2013-02-27 ソニー株式会社 多画面同期再生システム、表示制御端末、多画面同期再生方法、及びプログラム
US9760333B2 (en) * 2009-08-24 2017-09-12 Ati Technologies Ulc Pixel clocking method and apparatus
CN102054427B (zh) * 2009-11-03 2013-04-17 上海天马微电子有限公司 显示装置及其驱动方法

Also Published As

Publication number Publication date
CN102262523B (zh) 2014-04-23
CN102262523A (zh) 2011-11-30
US8736515B2 (en) 2014-05-27
TW201310413A (zh) 2013-03-01
US20130050158A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
TWI437552B (zh) 顯示卡、多螢幕顯示系統、以及多螢幕同步顯示方法
JP5717060B2 (ja) ディスプレイドライバー及びそれを備えたドライバーモジュール及びディスプレイ装置、及び信号伝送方法
US9036084B2 (en) Apparatus and method for synchronous display of video data
TWI782128B (zh) 數位處理系統、主晶片以及數位處理方法
US20170041086A1 (en) Data transmission apparatus for changing clock signal at runtime and data interface system including the same
US20190158100A1 (en) Clock data recovery circuit, apparatus including the same and method for recovery clock and data
JP2008178017A (ja) クロック同期システム及び半導体集積回路
US20180247583A1 (en) Substrate and display apparatus
JP2013009118A (ja) 差動入力インターフェース回路、表示ドライバｉｃ、表示パネルモジュールおよび画像表示装置
JP2011066621A (ja) データ転送装置
US10261539B2 (en) Separate clock synchronous architecture
JP7193110B2 (ja) 複数レーン・シリアライザ装置
JP2015161752A (ja) 表示駆動回路、表示装置および表示ドライバｉｃ
JP5198818B2 (ja) 同期処理システム及び半導体集積回路
TW201505007A (zh) 顯示裝置及其時序控制器的運作方法
JP5112792B2 (ja) 同期処理システム及び半導体集積回路
JP2008199156A (ja) シリアル通信用インタフェース回路
JP2005156731A (ja) 信号処理装置
US20060259807A1 (en) Method and apparatus for clock synchronization between a processor and external devices
CN112218002A (zh) 一种视频拼接处理器、显示系统及视频拼接处理方法
KR20110083409A (ko) 타이밍 제어기, 이를 이용하여 동기를 제어하는 장치
JP2018132785A (ja) 回路基板、および表示装置
TWM632773U (zh) 時間同步訊號傳輸元件
JPWO2004031926A1 (ja) 同期制御装置および同期制御方法
JP2013126194A (ja) タイミング制御装置および映像処理システム