JP5112792B2 - 同期処理システム及び半導体集積回路 - Google Patents
同期処理システム及び半導体集積回路 Download PDFInfo
- Publication number
- JP5112792B2 JP5112792B2 JP2007234411A JP2007234411A JP5112792B2 JP 5112792 B2 JP5112792 B2 JP 5112792B2 JP 2007234411 A JP2007234411 A JP 2007234411A JP 2007234411 A JP2007234411 A JP 2007234411A JP 5112792 B2 JP5112792 B2 JP 5112792B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- signal
- timing
- synchronization
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
ホスト16’から設定されるDisplay−ONコマンドは、マスタIC12’及びスレーブIC14’の両方に発行されるが、IC内部のクロック信号とは非同期であるためIC間のクロックスキュー差やメタステーブルにより同じタイミングでデータをラッチできない場合がある。
ホスト16’からの設定が2つのICに同時に行えない仕様の場合はシリアルに設定(例えば、マスタIC12’を設定した後にスレーブIC14’を設定)するしかなく、その間にfsync信号の1フレーム周期分の表示タイミングをまたいでしまう可能性がある。一般的にホスト16’側はfsync信号などのIC内部の信号状態を検出して設定を行わない。これは、配線が増えることやホスト16’側の負担が増大してしまうためである。
12 マスタIC(第1半導体集積回路)
14 スレーブIC(第2半導体集積回路)
18 パネル(処理対象物)
22 表示タイミング生成部(生成手段)
24 端子(出力手段)
28 表示制御処理部(第1処理実行手段、処理実行手段)
30 端子(入力手段)
32 表示制御処理部(第2処理実行手段、処理実行手段)
Claims (4)
- 所定の処理対象物に対し、同期して処理を行なうためのタイミングを示すパルス信号である同期タイミング信号を、同期をとって実行する処理内容に応じてパルス幅を変えて生成する同期タイミング信号生成手段、制御用のクロック信号を生成するクロック信号生成手段、前記同期タイミング信号生成手段により生成された前記同期タイミング信号と前記クロック信号生成手段で生成された前記クロック信号とを出力する出力手段、及び前記出力手段により出力された前記同期タイミング信号のパルス幅に応じた処理内容の処理を当該同期タイミング信号と前記クロック信号とに基づいたタイミングで実行する第1処理実行手段を有する第1半導体集積回路と、
前記出力手段より出力される前記同期タイミング信号と前記クロック信号とが入力される入力手段、及び前記入力手段に入力される前記同期タイミング信号のパルス幅に応じた処理内容の処理を当該同期タイミング信号と前記クロック信号とに基づいたタイミングで実行する第2処理実行手段を有する第2半導体集積回路と、
を備えた同期処理システム。 - 前記処理対象物は、液晶パネルであり、
前記同期タイミング信号は、前記液晶パネルに画面を表示する表示タイミングを示すものである
請求項1記載の同期処理システム。 - 所定の処理対象物に対し、同期して処理を行なうためのタイミングを示すパルス信号である同期タイミング信号を、同期をとって実行する処理内容に応じてパルス幅を変えて生成する同期タイミング信号生成手段と、
制御用のクロック信号を生成するクロック信号生成手段と、
前記同期タイミング信号生成手段により生成された前記同期タイミング信号と前記クロック信号生成手段で生成された前記クロック信号とを出力する出力手段と、
前記出力手段により出力された前記同期タイミング信号のパルス幅に応じた処理内容の処理を当該同期タイミング信号と前記クロック信号とに基づいたタイミングで実行する処理実行手段と、
を有する半導体集積回路。 - 所定の処理対象物に対して同期して処理を行なうためのタイミングを示し、同期をとって実行する処理内容に応じてパルス幅が異なるパルス信号である同期タイミング信号と制御用のクロック信号とが外部より入力される入力手段と、
前記入力手段に入力される前記同期タイミング信号のパルス幅に応じた処理内容の処理を当該同期タイミング信号と前記クロック信号とに基づいたタイミングで実行する処理実行手段と、
を有する半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234411A JP5112792B2 (ja) | 2007-09-10 | 2007-09-10 | 同期処理システム及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234411A JP5112792B2 (ja) | 2007-09-10 | 2007-09-10 | 同期処理システム及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009069198A JP2009069198A (ja) | 2009-04-02 |
JP5112792B2 true JP5112792B2 (ja) | 2013-01-09 |
Family
ID=40605570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234411A Expired - Fee Related JP5112792B2 (ja) | 2007-09-10 | 2007-09-10 | 同期処理システム及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5112792B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101992882B1 (ko) * | 2011-11-17 | 2019-06-26 | 엘지디스플레이 주식회사 | 영상 표시장치의 구동장치와 그 구동방법 |
JP2014191020A (ja) * | 2013-03-26 | 2014-10-06 | Futaba Corp | 表示装置、表示駆動方法、表示駆動装置 |
CN110930960B (zh) * | 2019-12-09 | 2021-10-15 | 大峡谷照明系统(苏州)股份有限公司 | 显示控制装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004302490A (ja) * | 2000-07-24 | 2004-10-28 | Sharp Corp | 複数の列電極駆動回路および表示装置 |
GB2373121A (en) * | 2001-03-10 | 2002-09-11 | Sharp Kk | Frame rate controller |
JP3802492B2 (ja) * | 2003-01-29 | 2006-07-26 | Necエレクトロニクス株式会社 | 表示装置 |
-
2007
- 2007-09-10 JP JP2007234411A patent/JP5112792B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009069198A (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004233581A (ja) | 表示装置駆動回路 | |
JP5112792B2 (ja) | 同期処理システム及び半導体集積回路 | |
JP5198818B2 (ja) | 同期処理システム及び半導体集積回路 | |
KR20030091708A (ko) | 반도체 장치, 표시 장치 및 신호 전송 시스템 | |
CN105306049A (zh) | Cdr电路和半导体装置 | |
JP2007263756A (ja) | スキャンテスト用フリップフロップ | |
JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びcad装置 | |
JP2008292368A (ja) | スキャンテストポイント回路、及び集積回路 | |
JP2010038733A (ja) | 半導体集積回路 | |
KR20060046052A (ko) | Ic 테스터 | |
WO2010021131A1 (ja) | 試験装置および試験方法 | |
KR0158645B1 (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
US7797653B2 (en) | Circuit verification apparatus, circuit verification method, and signal distribution method for the same | |
JP2013036960A (ja) | 遅延スキャンテスト方法、半導体装置及び半導体装置の設計方法 | |
JP4176720B2 (ja) | 同期制御装置および同期制御方法 | |
JP2009210544A (ja) | 半導体集積回路 | |
TWI783555B (zh) | 半導體裝置與測試脈衝訊號產生方法 | |
JP4588435B2 (ja) | 出力信号を安定して生成する同期化回路 | |
KR101128686B1 (ko) | 인버젼 제어 회로 | |
JP2011089914A (ja) | 半導体集積回路の試験装置及びその試験方法 | |
JP5121140B2 (ja) | パリティ信号生成装置 | |
JP3908175B2 (ja) | 半導体集積回路およびその評価回路 | |
JP2006177827A (ja) | 半導体集積回路のテスト装置及びテスト方法 | |
JP2007087338A (ja) | クロック同期回路、及びオンスクリーンディスプレイ回路 | |
JP2015028424A (ja) | 半導体集積回路、半導体集積回路の設計プログラム、及び、半導体集積回路の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081224 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100830 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5112792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |