JP2013126194A - タイミング制御装置および映像処理システム - Google Patents
タイミング制御装置および映像処理システム Download PDFInfo
- Publication number
- JP2013126194A JP2013126194A JP2011275090A JP2011275090A JP2013126194A JP 2013126194 A JP2013126194 A JP 2013126194A JP 2011275090 A JP2011275090 A JP 2011275090A JP 2011275090 A JP2011275090 A JP 2011275090A JP 2013126194 A JP2013126194 A JP 2013126194A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- input
- video processing
- signal
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
- H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【解決手段】 タイミング制御装置は、映像信号から入力タイミング信号を出力する抽出部と、抽出部から出力された入力タイミング信号を出力するか、もしくは、外部からの入力タイミング信号を入力するかを切り替える入力タイミング切替部と、抽出部から出力された入力タイミング信号に対して遅延情報を付加することが可能な入力タイミング遅延付加部と、入力タイミング信号から基準タイミング信号を生成する基準タイミング生成部と、基準タイミング信号を出力するか、もしくは、外部からの基準タイミング信号を入力するかを切り替える基準タイミング切替部と、基準タイミング信号から映像処理タイミング信号と出力タイミング信号とを生成する個別タイミング生成手段と、を備える。
【選択図】 図1
Description
前記受信手段で受信した前記映像信号から、当該映像信号を処理するタイミングを定めた情報を抽出し、当該情報から入力タイミング信号を生成し、出力する抽出手段と、
前記抽出手段から出力された前記入力タイミング信号を前記映像処理LSIチップから出力するか、もしくは、外部からの入力タイミング信号を入力するかを切り替える入力タイミング切替手段と、
前記抽出手段から出力された前記入力タイミング信号に対して、当該入力タイミング信号を遅延させるための遅延情報を付加することが可能な入力タイミング遅延付加手段と、
入力タイミング信号から前記映像処理LSIチップの動作の基準となる基準タイミング信号を生成する基準タイミング生成手段と、
前記基準タイミング信号を前記映像処理LSIチップから出力するか、もしくは、外部からの基準タイミング信号を入力するかを切り替える基準タイミング切替手段と、
基準タイミング信号から、前記映像処理手段による映像処理のタイミングを定める映像処理タイミング信号と、前記出力手段による出力のタイミングをさだめる出力タイミング信号と、を生成する個別タイミング生成手段と、
を備えることを特徴とする。
複数の映像処理LSIチップのそれぞれは、上記のタイミング制御装置を備え、
前記複数の映像処理LSIチップの動作を同期させるための基準タイミング信号を生成する一の映像処理LSIチップのタイミング制御装置では、
前記入力タイミング切替手段が、他の映像処理LSIチップからの入力タイミング信号を入力し、
前記基準タイミング生成手段が、前記他の映像処理LSIチップからの入力タイミング信号と、前記遅延情報が付加された入力タイミング信号とを用いて前記基準タイミング信号を生成し、
前記基準タイミング切替手段が、前記基準タイミング生成手段で生成された前記基準タイミング信号を前記他の映像処理LSIチップへ出力し、
基準タイミング遅延付加手段が、前記基準タイミング信号に対して、当該基準タイミングを遅延させるための遅延情報を付加し、
前記個別タイミング生成手段が、前記遅延情報が付加された基準タイミング信号から、映像処理手段による映像処理のタイミングを定める映像処理タイミング信号と、出力手段による出力のタイミングをさだめる出力タイミング信号と、を生成し、
前記一の映像処理LSIチップのタイミング制御装置で生成された前記基準タイミング信号を用いる前記他の映像処理LSIチップのタイミング制御装置では、
前記入力タイミング切替手段が、入力タイミング信号を前記一の映像処理LSIチップへ出力し、
前記基準タイミング切替手段が、前記一の映像処理LSIチップから前記基準タイミング信号を入力し、
前記個別タイミング生成手段が、前記基準タイミング切替手段を介して入力された前記基準タイミング信号から、映像処理手段による映像処理のタイミングを定める映像処理タイミング信号と、出力手段による出力のタイミングをさだめる出力タイミング信号と、を生成すること特徴とする。
図1〜図5を用いて実施形態1を説明する。図1は、本発明の実施形態1における映像処理LSIチップの全体構成を示す図である。映像処理LSIチップ101は、映像信号の受信、映像処理、映像信号の出力までの機能を1つに集約したLSIチップである。映像処理LSIチップ101の内部に、映像受信部102、映像処理部103、映像出力部104を備える。映像受信部102は、2つの映像信号を受信することができる。1つの映像を2つに分割した映像信号を受信する場合と、2つの異なる映像を受信する場合とがある。映像処理部103は、映像受信部102から映像信号を受け取り、メモリ106を介して高画質化処理や出力パネルの特性に合わせた処理などの映像処理を行う。映像出力部104は、映像処理部103から映像信号を受け取り、パネル107(表示デバイス)のインターフェースプロトコルに従い、出力クロックに同期させて、パネル107へ映像信号を出力し、表示させる。
次に図3を用いて、映像処理LSIチップを2つ用いた映像処理システムの構成を説明する。映像処理システムは、複数の映像処理LSIチップの動作を同期させて、一の映像を分割した映像処理を並列に行う。1つの映像処理LSIチップでは処理が間に合わない高解像度映像の処理を行うために、映像処理LSIチップ101と同じ構成を有する2つの映像処理LSIチップ301、302を用いて映像処理を行う。本実施形態では、4つの空間に分割した高解像度映像を、それぞれ異なる映像信号として2つずつ、2つのチップに入力する。各映像処理LSIチップは、受信した2つの映像信号を、各タイミング生成部からの映像処理タイミング信号に基づいて画像処理を行う。そして、各映像処理LSIチップは、1つの映像信号にマージ後、各タイミング生成部からの出力タイミング信号に基づいて表示デバイスであるパネル303へ出力する。パネル303は、高解像度対応パネルであり、映像処理LSIチップ301、302のからの2つの映像信号を受け取り、映像の表示を行う。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (10)
- 映像信号を受信する受信手段と、前記映像信号に対して映像処理を行う映像処理手段と、前記映像処理された映像信号を出力する出力手段と、を有する映像処理LSIチップに搭載されているタイミング制御装置であって、
前記受信手段で受信した前記映像信号から、当該映像信号を処理するタイミングを定めた情報を抽出し、当該情報から入力タイミング信号を生成し、出力する抽出手段と、
前記抽出手段から出力された前記入力タイミング信号を前記映像処理LSIチップから出力するか、もしくは、外部からの入力タイミング信号を入力するかを切り替える入力タイミング切替手段と、
前記抽出手段から出力された前記入力タイミング信号に対して、当該入力タイミング信号を遅延させるための遅延情報を付加することが可能な入力タイミング遅延付加手段と、
入力タイミング信号から前記映像処理LSIチップの動作の基準となる基準タイミング信号を生成する基準タイミング生成手段と、
前記基準タイミング信号を前記映像処理LSIチップから出力するか、もしくは、外部からの基準タイミング信号を入力するかを切り替える基準タイミング切替手段と、
基準タイミング信号から、前記映像処理手段による映像処理のタイミングを定める映像処理タイミング信号と、前記出力手段による出力のタイミングをさだめる出力タイミング信号と、を生成する個別タイミング生成手段と、
を備えることを特徴とするタイミング制御装置。 - 前記基準タイミング生成手段が生成した基準タイミング信号、または、外部から前記基準タイミング切替手段を介して入力された基準タイミング信号を選択し、選択した基準タイミング信号を出力する選択手段と、
前記選択手段から出力された前記基準タイミング信号に対して、当該基準タイミングを遅延させるための遅延情報を付加することが可能な基準タイミング遅延付加手段と、
を更に備えることを特徴とする請求項1に記載のタイミング制御装置。 - 前記受信手段のクロックのタイミングで出力される前記入力タイミング信号を、前記タイミング制御装置のクロックのタイミングに変換する第1クロック載替手段と、
前記タイミング制御装置のクロックのタイミングで生成された映像処理タイミング信号を、前記映像処理手段のクロックのタイミングに変換する第2クロック載替手段と、
を更に備えることを特徴とする請求項1または2に記載のタイミング制御装置。 - 前記入力タイミング遅延付加手段は、
前記入力タイミング切替手段が前記外部からの入力タイミング信号を入力する場合に、前記抽出手段から出力された前記入力タイミング信号に対して、前記遅延情報を付加して、前記外部からの入力タイミング信号とタイミングを合わせることを特徴とする請求項1乃至3のいずれか1項に記載のタイミング制御装置。 - 前記基準タイミング生成手段は、
前記入力タイミング切替手段が前記外部からの入力タイミング信号を入力する場合に、当該外部からの入力タイミング信号と、前記入力タイミング遅延付加手段によって前記遅延情報が付加された入力タイミング信号と、を用いて前記基準タイミング信号を生成することを特徴とする請求項1乃至4のいずれか1項に記載のタイミング制御装置。 - 前記入力タイミング遅延付加手段は、
前記入力タイミング切替手段が前記外部からの入力タイミング信号を入力しない場合に、前記抽出手段から出力された前記入力タイミング信号に前記遅延情報を付加しないことを特徴とする請求項1乃至3のいずれか1項に記載のタイミング制御装置。 - 前記基準タイミング生成手段は、
前記入力タイミング切替手段が前記外部からの入力タイミング信号を入力しない場合に、前記遅延情報が付加されていない入力タイミング信号を用いて前記基準タイミング信号を生成することを特徴とする請求項6に記載のタイミング制御装置。 - 複数の映像処理LSIチップの動作を同期させて、一の映像を分割した映像処理を並列に行う映像処理システムであって、
複数の映像処理LSIチップのそれぞれは、請求項1乃至7のいずれか1項に記載のタイミング制御装置を備え、
前記複数の映像処理LSIチップの動作を同期させるための基準タイミング信号を生成する一の映像処理LSIチップのタイミング制御装置では、
前記入力タイミング切替手段が、他の映像処理LSIチップからの入力タイミング信号を入力し、
前記基準タイミング生成手段が、前記他の映像処理LSIチップからの入力タイミング信号と、前記遅延情報が付加された入力タイミング信号とを用いて前記基準タイミング信号を生成し、
前記基準タイミング切替手段が、前記基準タイミング生成手段で生成された前記基準タイミング信号を前記他の映像処理LSIチップへ出力し、
基準タイミング遅延付加手段が、前記基準タイミング信号に対して、当該基準タイミングを遅延させるための遅延情報を付加し、
前記個別タイミング生成手段が、前記遅延情報が付加された基準タイミング信号から、映像処理手段による映像処理のタイミングを定める映像処理タイミング信号と、出力手段による出力のタイミングをさだめる出力タイミング信号と、を生成し、
前記一の映像処理LSIチップのタイミング制御装置で生成された前記基準タイミング信号を用いる前記他の映像処理LSIチップのタイミング制御装置では、
前記入力タイミング切替手段が、入力タイミング信号を前記一の映像処理LSIチップへ出力し、
前記基準タイミング切替手段が、前記一の映像処理LSIチップから前記基準タイミング信号を入力し、
前記個別タイミング生成手段が、前記基準タイミング切替手段を介して入力された前記基準タイミング信号から、映像処理手段による映像処理のタイミングを定める映像処理タイミング信号と、出力手段による出力のタイミングをさだめる出力タイミング信号と、を生成する
こと特徴とする映像処理システム。 - 前記一の映像処理LSIチップにおいて前記遅延情報が付加された前記基準タイミング信号は、前記他の映像処理LSIチップにおいて前記遅延情報が付加されない前記基準タイミング信号と同期した信号であることを特徴とする請求項8に記載の映像処理システム。
- 前記一の映像処理LSIチップのタイミング制御装置において、
前記入力タイミング遅延付加手段は、
前記入力タイミング切替手段が前記他の映像処理LSIチップからの入力タイミング信号を入力する場合に、前記抽出手段から出力された前記入力タイミング信号に対して、前記遅延情報を付加して、前記他の映像処理LSIチップからの入力タイミング信号とタイミングを合わせることを特徴とする請求項8または9に記載の映像処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275090A JP6027739B2 (ja) | 2011-12-15 | 2011-12-15 | 映像処理装置、映像処理方法、映像処理システムおよびプログラム |
US13/690,580 US8786778B2 (en) | 2011-12-15 | 2012-11-30 | Timing control apparatus and video processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275090A JP6027739B2 (ja) | 2011-12-15 | 2011-12-15 | 映像処理装置、映像処理方法、映像処理システムおよびプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013126194A true JP2013126194A (ja) | 2013-06-24 |
JP2013126194A5 JP2013126194A5 (ja) | 2015-02-05 |
JP6027739B2 JP6027739B2 (ja) | 2016-11-16 |
Family
ID=48609793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275090A Expired - Fee Related JP6027739B2 (ja) | 2011-12-15 | 2011-12-15 | 映像処理装置、映像処理方法、映像処理システムおよびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8786778B2 (ja) |
JP (1) | JP6027739B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106791491A (zh) * | 2017-01-19 | 2017-05-31 | 深圳市捷视飞通科技股份有限公司 | 一种视频矩阵切换的装置及其方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000020030A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 表示パネルの駆動回路及び表示装置 |
JP2001166761A (ja) * | 1999-11-30 | 2001-06-22 | Internatl Business Mach Corp <Ibm> | 画像表示システム、ホスト装置、画像表示装置、および画像表示方法 |
JP2004145353A (ja) * | 2003-11-12 | 2004-05-20 | Internatl Business Mach Corp <Ibm> | 画像表示システム、ホスト装置、および画像表示装置 |
US20080211816A1 (en) * | 2003-07-15 | 2008-09-04 | Alienware Labs. Corp. | Multiple parallel processor computer graphics system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442406A (en) * | 1990-06-01 | 1995-08-15 | Thomson Consumer Electronics, Inc. | Wide screen television |
US5946049A (en) * | 1993-07-26 | 1999-08-31 | Pixel Instruments Corp. | Apparatus and method for synchronizing multiple asynchronous signals |
JPH1084519A (ja) | 1996-09-09 | 1998-03-31 | Hitachi Ltd | ゲンロック機能付き映像表示装置 |
US7088860B2 (en) * | 2001-03-28 | 2006-08-08 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
-
2011
- 2011-12-15 JP JP2011275090A patent/JP6027739B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-30 US US13/690,580 patent/US8786778B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000020030A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 表示パネルの駆動回路及び表示装置 |
JP2001166761A (ja) * | 1999-11-30 | 2001-06-22 | Internatl Business Mach Corp <Ibm> | 画像表示システム、ホスト装置、画像表示装置、および画像表示方法 |
US20080211816A1 (en) * | 2003-07-15 | 2008-09-04 | Alienware Labs. Corp. | Multiple parallel processor computer graphics system |
JP2004145353A (ja) * | 2003-11-12 | 2004-05-20 | Internatl Business Mach Corp <Ibm> | 画像表示システム、ホスト装置、および画像表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6027739B2 (ja) | 2016-11-16 |
US20130155321A1 (en) | 2013-06-20 |
US8786778B2 (en) | 2014-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4623069B2 (ja) | 情報処理装置および方法、プログラム、並びに、記録媒体 | |
US20150002739A1 (en) | Image display system and image processing method capable of supporting uhd video/image data display | |
US9832421B2 (en) | Apparatus and method for converting a frame rate | |
CN106993150B (zh) | 一种兼容超高清视频输入的视频图像处理系统及方法 | |
WO2015161574A1 (zh) | 用于led电视的数据处理方法、装置及led电视 | |
WO2011127673A1 (zh) | 全彩led点阵上同时显示实时多画面的方法及装置 | |
CN111988552B (zh) | 图像输出控制方法及装置和视频处理设备 | |
CN113271392A (zh) | 一种视频图像同步处理方法、设备、系统以及存储介质 | |
US9530173B2 (en) | Information processing device, imaging device, and information processing method | |
CN103813124A (zh) | 图像处理装置和图像处理方法 | |
CN103019639A (zh) | 一种多处理器拼接同步显示系统 | |
JP2015096920A (ja) | 画像処理装置および画像処理システムの制御方法 | |
JP6027739B2 (ja) | 映像処理装置、映像処理方法、映像処理システムおよびプログラム | |
CN103826081A (zh) | 一种双链路dvi信号的产生系统 | |
US20060256122A1 (en) | Method and apparatus for streaming data from multiple devices over a single data bus | |
JP2017016041A (ja) | 静止画送受信同期再生装置 | |
JP6462726B2 (ja) | 表示システム、表示装置、電子機器及び画像信号伝送方法 | |
KR101038666B1 (ko) | 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템 | |
JP2014216668A (ja) | 撮像装置 | |
JP2013098966A (ja) | 映像処理システム、映像処理方法、及びコンピュータプログラム | |
KR101007523B1 (ko) | 디스플레이 컨트롤러 | |
US8606040B2 (en) | Method and apparatus for image conversion | |
JP2018019284A (ja) | 映像受信装置 | |
CN107995452B (zh) | 一种双屏同步显示的方法 | |
JP6261696B2 (ja) | 画像処理装置、およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6027739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |