JP4623069B2 - 情報処理装置および方法、プログラム、並びに、記録媒体 - Google Patents

情報処理装置および方法、プログラム、並びに、記録媒体 Download PDF

Info

Publication number
JP4623069B2
JP4623069B2 JP2007239728A JP2007239728A JP4623069B2 JP 4623069 B2 JP4623069 B2 JP 4623069B2 JP 2007239728 A JP2007239728 A JP 2007239728A JP 2007239728 A JP2007239728 A JP 2007239728A JP 4623069 B2 JP4623069 B2 JP 4623069B2
Authority
JP
Japan
Prior art keywords
video
frame
multiplexed
video signals
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007239728A
Other languages
English (en)
Other versions
JP2009071701A (ja
Inventor
晋 藤堂
且明 守分
茂 赤羽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007239728A priority Critical patent/JP4623069B2/ja
Priority to US12/191,686 priority patent/US20090073320A1/en
Priority to CN2008101496795A priority patent/CN101388992B/zh
Publication of JP2009071701A publication Critical patent/JP2009071701A/ja
Application granted granted Critical
Publication of JP4623069B2 publication Critical patent/JP4623069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Image Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、情報処理装置および方法、プログラム、並びに、記録媒体に関し、特に、複数のビデオ信号を伝送する際に、伝送に使用する系統の数を容易に低減させることができるようにした情報処理装置および方法、プログラム、並びに、記録媒体に関する。
従来、CPU（Central Processing Unit）や DSP（Digital Signal Processor）等の外部入出力フォーマットとして、制御器から被制御器へのアドレス信号、制御信号と双方向のデータ線、あるいは、制御器から被制御器への制御信号と双方向のアドレス・データ多重線を用いるのが一般的であった。
近年においては、プロセッサの性能向上と用途別の SoC（System On a Chip）化が進み、メディアプロセッサ、GPU（Graphics Processing Unit）、およびビデオ用途向けDSPなどのように、ビデオ型インタフェースの入出力ポートを備えるプロセッサが増えてきた。
ビデオ型インタフェースとは、例えば、クロック、水平同期信号や垂直同期信号等のタイミング信号、および、画像や音声等のデータをそれぞれ伝送する一方向の伝送形式のことを示し、「パラレルビデオインタフェース」と称する場合もある。ビデオフォーマットによっては、伝送する情報に、フィールド識別信号やデータイネーブル信号を含む場合もある。また、例えば、SMPTE（Society of Motion Picture and Television Engineers）125MやSMPTE274Mのようなタイミング信号をフラグとしてデータ線に多重する方式も含む。このようなビデオ型インタフェースの入力ピンと出力ピンのセットを「ビデオポート」と称する。
このようなチップに装備されるビデオポートのバンド幅は、ディスプレイの解像度が拡大を続けていること、放送画質が標準画質(720×480)からハイビジョン画質(1920×1080)へ移行したこと、テレビの表示能力が多様化(480i/480p/1080i/720p/1080p)したとことなどに対応するため、急速に向上を続けている。
また、ビデオフォーマットの多様化により、チップは、複数のビデオフォーマットをサポートするビデオ型インタフェースを備えることが求められるようになってきた。
例えば、家庭用のデジタルレコーダの場合、メニューやガイドが入らない映像出力（ビデオ出力）と、メニューやガイドが入る映像出力（モニタ出力）を個別に装備するものがある。また、アンテナからのビットストリームをデコードした映像出力（デコーダ出力）を別個に備える機種もある。
また、例えば、放送用・業務用機器の場合、標準の映像出力（プログラム出力、ビデオ出力）、スーパーインポーズした映像出力（モニタ出力）、数秒前の映像（プレビュー出力）、外部ディスプレイへの表示画面、および機器のディスプレイへの表示などを同時に出力することが求められる場合もある。
それらのビデオデータは、SD（Standard-Definition）画質、HD（High-Definition）画質、外部ディスプレイサイズ、内蔵ディスプレイサイズ、さまざまなフレーム周波数（リフレッシュレート）、インタレース、プログレッシブが混在し、フォーマットが統一されていない場合が多い。
さらに、放送用・業務用機器の場合、多くの映像を同時処理しなければならなかったり、フォーマットの異なるビデオ信号を入力しなければならなかったり、場合によってはPC（Personal Computer）からの映像を受け取れなければならなかったりと、多様性を要求される。
このような機器を簡単に構成するためには、画像処理を高性能なプロセッサを用いて行うようにし、これら入出力信号を直接そのプロセッサに接続するようにすることが望ましい。つまり、このような機器に搭載されるプロセッサの入出力には、マルチ画面、およびマルチフォーマットが求められる。
通常の場合、ビデオポートは、１ポートあたり１映像の入力または出力を前提として設計されている。マルチ画面、マルチフォーマットに対応する最も簡単な方法はビデオポートの数を増やすことだが、１ポートあたりのピン数が多いため、ビデオポート数を増やすと、ピン数が顕著に増大する恐れがある。半導体チップにおいて、ピン数の増加はパッケージサイズの巨大化に繋がり、さらに製造コストの増大に繋がる。
そこで、例えば、時分割により、複数のビデオフォーマットで１ポートを共有する方法が考えられる（例えば、特許文献１参照）。
特開２００６−２３６０５６号公報
しかしながら、上述したように、ビデオフォーマットは多様化が進んでおり、ポートを多数のビデオフォーマットに対応させる必要があるので、時分割による方法では、リアルタイムにデータの入出力を行うことができない恐れがあった。また、時分割を行うためには、タイミングの管理を厳密に行わなければならず、制御処理が複雑になり、そのための処理時間やコストが増大する恐れがあった。
本発明は、このような状況に鑑みて提案されたものであり、複数系統のビデオ信号を１つのビデオフォーマットに多重して後段の処理部に供給したり、前段の処理部より１系統に多重化されて供給された複数のビデオ信号をそれぞれ抽出し、互いに異なる系統で後段に出力したりして、ビデオ信号の伝送に使用される系統の数を容易に低減させることができるようにするものである。
本発明の第１の側面は、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサに入力する情報処理装置であって、前記複数のビデオ信号を多重化した信号を、前記ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、前記多重ビデオフレーム作成手段により作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段とを備える情報処理装置である。
前記複数のビデオ信号の各フレーム周波数に従って、前記複数のビデオ信号の各フレーム画像を記憶する記憶手段と、前記多重ビデオフレームのフレーム周波数に従って、前記記憶手段に記憶される各フレーム画像を読み出す読み出し手段とをさらに備え、前記多重化手段は、前記読み出し手段により読み出された前記フレーム画像を、前記多重ビデオフレームに貼り付けることができる。
前記読み出し手段は、前記多重ビデオフレームのフレーム周波数が、前記フレーム画像を貼り付けるビデオ信号のフレーム周波数よりも速い場合、前記記憶手段に記憶される同一のフレーム画像の読み出しを複数回繰り返し、前記多重ビデオフレームのフレーム周波数が、前記フレーム画像を貼り付けるビデオ信号のフレーム周波数よりも遅い場合、前記記憶手段に記憶される同一のフレーム画像を間引いて読み出すことができる。
前記複数のビデオ信号のそれぞれの同期信号のうちいずれか１つを選択する選択手段をさらに備え、前記多重ビデオフレーム作成手段は、フレーム周波数が、前記選択手段により選択された同期信号のビデオ信号のフレーム周波数と一致するように、前記多重ビデオフレームを作成することができる。
前記選択手段は、前記フレーム周波数が最も高い前記ビデオ信号の同期信号を選択することができる。
前記複数のビデオ信号と独立したタイミング基準信号より同期信号を分離して抽出する同期信号分離手段をさらに備え、前記多重ビデオフレーム作成手段は、フレーム周波数が、前記同期信号分離手段により分離されて抽出された前記同期信号の周波数と一致するように、前記多重ビデオフレームを作成することができる。
本発明の第１の側面は、また、多重ビデオフレーム作成手段と、多重化手段とを備え、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサに入力する情報処理装置の情報処理方法であって、前記多重ビデオフレーム作成手段が、前記複数のビデオ信号を多重化した信号を、前記ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成し、前記多重化手段が、作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する情報処理方法である。
本発明の第１の側面は、さらに、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサに入力するコンピュータを、前記複数のビデオ信号を多重化した信号を、前記ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段として機能させるためのプログラムである。
本発明の第１の側面は、また、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサに入力するコンピュータを、前記複数のビデオ信号を多重化した信号を、前記ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体である。
本発明の第２の側面は、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサから出力させるための処理を行う情報処理装置であって、前記プロセッサから出力された前記複数のビデオ信号が多重化された多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、前記ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段を備える情報処理装置である。
前記多重ビデオフレームのフレーム周波数に従って、前記抽出手段により抽出された前記複数のビデオ信号のフレーム画像を記憶する記憶手段と、前記複数のビデオ信号の各フレーム周波数に従って、前記記憶手段に記憶される前記フレーム画像を読み出す読み出し手段と、前記読み出し手段により読み出された前記複数のビデオ信号の各フレーム画像を、互いに異なる系統より出力させる出力手段とをさらに備えることができる。
前記読み出し手段は、前記多重ビデオフレームのフレーム周波数が、前記フレーム画像を貼り付けるビデオ信号のフレーム周波数よりも遅い場合、前記記憶手段に記憶される同一のフレーム画像の読み出しを複数回繰り返し、前記多重ビデオフレームのフレーム周波数が、前記フレーム画像を貼り付けるビデオ信号のフレーム周波数よりも速い場合、前記記憶手段に記憶される同一のフレーム画像を間引いて読み出すことができる。
本発明の第２の側面は、また、抽出手段を備え、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサから出力させるための処理を行う情報処理装置の情報処理方法であって、前記抽出手段が、前記プロセッサから出力された前記複数のビデオ信号が多重化された多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、前記ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する情報処理方法である。
本発明の第２の側面は、さらに、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサから出力させるための処理を行うコンピュータを、前記プロセッサから出力された前記複数のビデオ信号が多重化された多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、前記ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段として機能させるためのプログラムである。
本発明の第２の側面は、また、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサから出力させるための処理を行うコンピュータを、前記プロセッサから出力された前記複数のビデオ信号が多重化された多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、前記ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体である。
本発明の第３の側面は、フォーマットが互いに独立である複数のビデオ信号を、入力ビデオポートを介してプロセッサに入力したり、出力ビデオポートを介して前記プロセッサから出力させたりするための処理を行う情報処理装置であって、前記複数のビデオ信号を多重化した信号を、前記入力ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、前記多重ビデオフレーム作成手段により作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と、前記多重化手段により前記ビデオ信号が貼り付けられた前記多重ビデオフレームを、前記入力ビデオポートを介して前記プロセッサに入力する入力手段と、前記入力手段により前記プロセッサに入力され、前記出力ビデオポートを介して前記プロセッサから出力された前記多重ビデオフレームを取得する取得手段と、前記取得手段により取得された前記多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段とを備える情報処理装置である。
本発明の第３の側面は、また、多重ビデオフレーム作成手段と、多重化手段と、入力手段と、取得手段と、抽出手段とを備え、フォーマットが互いに独立である複数のビデオ信号を、入力ビデオポートを介してプロセッサに入力したり、出力ビデオポートを介して前記プロセッサから出力させたりするための処理を行う情報処理装置の情報処理方法であって、前記多重ビデオフレーム作成手段が、前記複数のビデオ信号を多重化した信号を、前記入力ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成し、前記多重化手段が、作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化し、前記入力手段が、前記ビデオ信号が貼り付けられた前記多重ビデオフレームを、前記入力ビデオポートを介して前記プロセッサに入力し、前記取得手段が、前記プロセッサに入力され、前記出力ビデオポートを介して前記プロセッサから出力された前記多重ビデオフレームを取得し、前記抽出手段が、取得された前記多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する情報処理方法である。
本発明の第３の側面は、さらに、フォーマットが互いに独立である複数のビデオ信号を、入力ビデオポートを介してプロセッサに入力したり、出力ビデオポートを介して前記プロセッサから出力させたりするための処理を行うコンピュータを、前記複数のビデオ信号を多重化した信号を、前記入力ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と、前記ビデオ信号が貼り付けられた前記多重ビデオフレームを、前記入力ビデオポートを介して前記プロセッサに入力する入力手段と、前記プロセッサに入力され、前記出力ビデオポートを介して前記プロセッサから出力された前記多重ビデオフレームを取得する取得手段と、取得された前記多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段として機能させるためのプログラムである。
本発明の第３の側面は、また、フォーマットが互いに独立である複数のビデオ信号を、入力ビデオポートを介してプロセッサに入力したり、出力ビデオポートを介して前記プロセッサから出力させたりするための処理を行うコンピュータを、前記複数のビデオ信号を多重化した信号を、前記入力ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と、前記ビデオ信号が貼り付けられた前記多重ビデオフレームを、前記入力ビデオポートを介して前記プロセッサに入力する入力手段と、前記プロセッサに入力され、前記出力ビデオポートを介して前記プロセッサから出力された前記多重ビデオフレームを取得する取得手段と、取得された前記多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体である。
本発明の第１の側面においては、複数のビデオ信号を多重化した信号をビデオポートよりプロセッサに入力するための多重ビデオフレームであって、複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームが作成され、その作成された多重ビデオフレームに、複数のビデオ信号の各フレーム画像が、互いに重ならないように、各フォーマットが規定する画面サイズを保持したまま貼り付けられることにより、複数のビデオ信号が多重化される。
本発明の第２の側面においては、プロセッサから出力された複数のビデオ信号が多重化された多重ビデオフレームであって、複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、多重ビデオフレームに貼り付けられた各フレーム画像が、各フォーマットが規定する画面サイズを保持したまま抽出される。
本発明の第３の側面においては、複数のビデオ信号を多重化した信号を、入力ビデオポートよりプロセッサに入力するための多重ビデオフレームであって、複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームが作成され、その作成された多重ビデオフレームに複数のビデオ信号の各フレーム画像が互いに重ならないように、各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、複数のビデオ信号が多重化され、そのビデオ信号が貼り付けられた多重ビデオフレームが、入力ビデオポートを介してプロセッサに入力され、出力ビデオポートを介してそのプロセッサから出力された多重ビデオフレームが取得され、その取得された多重ビデオフレームから、多重ビデオフレームに貼り付けられた各フレーム画像が、各フォーマットが規定する画面サイズを保持したまま抽出される。
本発明によれば、ビデオ信号を伝送することができる。特に、容易に、ビデオ信号をより少ない系統で伝送することができる。また、これによりシステムの製造コストを低減させることができる。
以下、本発明の実施の形態について説明する。
図１は、本発明を適用した画像処理システムの主な構成例を示すブロック図である。
画像処理システム１０は、３系統のビデオ型インタフェースのビデオポートを有し、各系統より入力されるビデオデータ（ビデオ入力＃１、ビデオ入力＃２、およびビデオ入力＃３）に対して画像処理を施し、処理後のビデオデータを各出力系統より出力させる（ビデオ出力＃１、ビデオ出力＃２、およびビデオ出力＃３）システムである。
ビデオ型インタフェースとは、例えば、クロック、水平同期信号や垂直同期信号等のタイミング信号、および、画像や音声等のデータをそれぞれ伝送する一方向の伝送形式のことを示し、「パラレルビデオインタフェース」と称する場合もある。ビデオフォーマットによっては、伝送する情報に、フィールド識別信号やデータイネーブル信号を含む場合もある。ビデオポートは、このようなビデオ型インタフェースの入力端子および出力端子を示す。
ビデオポートの各系統において入出力されるビデオデータのフォーマット（例えば、解像度、フレームレート、走査方式、伝送方式、および圧縮方式等）は互いに独立しており、例えば、互いに同一であっても良いし、互いに異なるフォーマットであっても良い。以下においては、説明の便宜上、各系統において、互いに異なるビデオフォーマットが入出力されるものとして説明する。
画像処理システム１０は、３系統より入力されたビデオデータを１つのビデオデータに多重化する多重化部１１、ビデオデータに対して画像処理を行うプロセッサ１２、および、多重化されたビデオデータより３つのビデオデータをそれぞれ抽出し、互いに異なる系統より出力する抽出部１３を有する。
多重化部１１は、ビデオ入力＃１に対して、受信回路２１Ａ、フレームシンクロナイザ（Frame Synchronizer）２２Ａ、およびフレームメモリ２３Ａを有し、ビデオ入力＃２に対して、受信回路２１Ｂ、フレームシンクロナイザ２２Ｂ、およびフレームメモリ２３Ｂを有し、ビデオ入力＃３に対して、受信回路２１Ｃ、フレームシンクロナイザ２２Ｃ、およびフレームメモリ２３Ｃを有する。
受信回路２１Ａ乃至受信回路２１Ｃは、例えば、ケーブルイコライザ、デシリアライザ、各種デコーダ、4:2:2／4:4:4コーダ、およびA/D（Analog / Digital）コンバータ等を有し、入力された各ビデオ信号を、同期信号（Input Sync）、データ信号（Input Data）、およびクロック信号（Input CK）よりなるビデオ型フォーマットに整える。なお、以下において、受信回路２１Ａ乃至受信回路２１Ｃを互いに区別する必要がない場合、単に受信回路２１と称する。
フレームシンクロナイザ２２Ａ乃至フレームシンクロナイザ２２Ｃは、ビデオ信号を多重化する際に、各ビデオ信号間でフレームのタイミングを同期させる。フレームシンクロナイザ２２Ａは、受信回路２１Ａより供給された１フレーム分のビデオ信号（フレームデータ）を、ビデオ信号を一時的に保持する記憶領域を有するフレームメモリ２３Ａに保持させ、マルチプレクサ２５の要求に応じてそのフレームデータを読み出し、マルチプレクサ２５に供給する。フレームシンクロナイザ２２Ｂは、受信回路２１Ｂより供給された１フレーム分のビデオ信号（フレームデータ）を、ビデオ信号を一時的に保持する記憶領域を有するフレームメモリ２３Ｂに保持させ、マルチプレクサ２５の要求に応じてそのフレームデータを読み出し、マルチプレクサ２５に供給する。フレームシンクロナイザ２２Ｃは、受信回路２１Ｃより供給された１フレーム分のビデオ信号（フレームデータ）を、ビデオ信号を一時的に保持する記憶領域を有するフレームメモリ２３Ｃに保持させ、マルチプレクサ２５の要求に応じてそのフレームデータを読み出し、マルチプレクサ２５に供給する。以下において、フレームシンクロナイザ２２Ａ乃至フレームシンクロナイザ２２Ｃを互いに区別する必要がない場合、単にフレームシンクロナイザ２２と称する。
フレームメモリ２３Ａ乃至フレームメモリ２３Ｃは、例えば、半導体メモリ等により構成される、１フレーム分以上のビデオ信号を保持する記憶領域を有する保持部である。フレームメモリ２３Ａ乃至フレームメモリ２３Ｃは、それぞれ、フレームシンクロナイザ２２Ａ乃至フレームシンクロナイザ２２Ｃより供給されたフレームデータを保持し、フレームシンクロナイザ２２Ａ乃至フレームシンクロナイザ２２Ｃの要求に応じて、そのフレームデータを供給する。以下において、フレームメモリ２３Ａ乃至フレームメモリ２３Ｃを互いに区別する必要がない場合、単にフレームメモリ２３と称する。
多重化部１１は、さらに、タイミングジェネレータ（Timing Genarator）２４とマルチプレクサ２５を有する。タイミングジェネレータ２４は、発振子とPLL（Phase Locked Loop）を従えた周波数マルチプライヤであり、プロセッサ１２のビデオ入力ポートのバンド幅を超えない範囲で、多重化部１１に入力された各系統のビデオ信号を多重化するためのビデオ信号（以下、多重ビデオ信号と称する）を生成し、それをマルチプレクサ２５に供給する。
この多重ビデオ信号は、同期信号（Mux Sync）、データ信号（Mux Data）、および、クロック信号（Mux CK）よりなる。多重ビデオ信号のフレームデータを多重ビデオフレームと称する。多重ビデオフレームの画像はBlank（空）である。つまり、多重ビデオ信号は、所定のビデオフォーマットに従ってフレームのみが指定された信号である。この多重ビデオ信号は、その多重ビデオフレームに、入力される各系統のビデオ信号のフレームデータを貼り付けることにより各系統のビデオ信号を多重化する信号である。多重ビデオフレームの画面サイズは、各系統のビデオ信号のフレームデータの画面サイズの総和よりも大きく、各系統のビデオ信号のフレームデータが互いに重ならないように、互いに異なる位置に貼り付けることができるように為されている。ただし、上述したように、多重ビデオ信号のバンド幅は、プロセッサ１２のビデオ入力ポートのバンド幅を越えない程度に制限されている（つまり、多重ビデオ信号のバンド幅は、プロセッサ１２のビデオ入力ポートのバンド幅より狭い）。
マルチプレクサ（Multiplexer（MUX））２５は、各系統のビデオ信号のフレームデータを、タイミングジェネレータ２４から供給された多重ビデオ信号のフレームデータに貼り付ける（埋め込む）処理を行う。マルチプレクサ（Multiplexer（MUX））２５は、各系統のビデオ信号を多重化した多重ビデオ信号を（１系統のビデオ信号として）、プロセッサ１２に供給する。
プロセッサ１２は、１つのビデオポートより入力された多重ビデオ信号に含まれる各ビデオ信号の画像に対して任意の処理を行う。その際、プロセッサ１２は、入力された多重ビデオ信号のフレームデータに対して処理を行うようにしてもよいし、入力された多重ビデオ信号に埋め込まれた各ビデオ信号を抽出し、それぞれのフレームデータに対して処理を行うようにしてもよい。
画像処理を施すとプロセッサ１２は、その処理後の多重ビデオ信号を１つのビデオポートより出力し、（１系統のビデオ信号として）抽出部１３に供給する。なお、画像処理の際に、多重信号よりビデオ信号を抽出した場合、プロセッサ１２は、画像処理を施した各ビデオ信号を再度多重化し、多重ビデオ信号として出力する。
抽出部１３は、デマルチプレクサ３１を有する。デマルチプレクサ３１は、プロセッサ１２より供給された多重ビデオ信号から、多重ビデオ信号に埋め込まれた（多重化された）各ビデオ信号を抽出し、抽出した各ビデオ信号を、フレームシンクロナイザ３２Ａ乃至フレームシンクロナイザ３２Ｃに供給することにより、互いに異なる系統に分離する。
フレームシンクロナイザ３２Ａ乃至フレームシンクロナイザ３２Ｃは、それぞれ、デマルチプレクサ３１より供給されたビデオ信号（フレームデータ）の出力タイミングを制御する。フレームシンクロナイザ３２Ａは、デマルチプレクサ３１より供給されたビデオ信号（フレームデータ）をフレームメモリ３３Ａに一時的に保持させ、信号線３５Ａを介して供給される、出力タイミングを制御する制御信号である出力タイミング基準＃１に基づいて、そのフレームデータをフレームメモリ３３Ａより読み出して送信回路３４Ａに供給する。フレームシンクロナイザ３２Ｂは、デマルチプレクサ３１より供給されたビデオ信号（フレームデータ）をフレームメモリ３３Ｂに一時的に保持させ、信号線３５Ｂを介して供給される、出力タイミングを制御する制御信号である出力タイミング基準＃２に基づいて、そのフレームデータをフレームメモリ３３Ｂより読み出して送信回路３４Ｂに供給する。フレームシンクロナイザ３２Ｃは、デマルチプレクサ３１より供給されたビデオ信号（フレームデータ）をフレームメモリ３３Ｃに一時的に保持させ、信号線３５Ｃを介して供給される、出力タイミングを制御する制御信号である出力タイミング基準＃３に基づいて、そのフレームデータをフレームメモリ３３Ｃより読み出して送信回路３４Ｃに供給する。以下において、フレームシンクロナイザ３２Ａ乃至フレームシンクロナイザ３２Ｃを互いに区別する必要がない場合、単にフレームシンクロナイザ３２と称する。
フレームメモリ３３Ａ乃至フレームメモリ３３Ｃは、例えば、半導体メモリ等により構成される、１フレーム分以上のビデオ信号を保持する記憶領域を有する保持部である。フレームメモリ３３Ａ乃至フレームメモリ３３Ｃは、それぞれ、フレームシンクロナイザ３２Ａ乃至フレームシンクロナイザ３２Ｃより供給されたフレームデータを保持し、フレームシンクロナイザ３２Ａ乃至フレームシンクロナイザ３２Ｃの要求に応じて、そのフレームデータを供給する。以下において、フレームメモリ３３Ａ乃至フレームメモリ３３Ｃを互いに区別する必要がない場合、単にフレームメモリ３３と称する。
送信回路３４Ａ乃至送信回路３４Ｃは、例えば、ケーブルドライバ（Cable Driver）、シリアライザ（Serializer）、各種エンコーダ（Encoder）、4:2:2／4:4:4コンバータ、およびD/A（Digital / Analog）コンバータ等を有する。送信回路３４Ａは、フレームシンクロナイザ３２Ａより入力された各ビデオ信号を、所望の物理フォーマットに変換し、ビデオ出力＃１として画像処理システム１０の外部に出力する。送信回路３４Ｂは、フレームシンクロナイザ３２Ｂより入力された各ビデオ信号を、所望の物理フォーマットに変換し、ビデオ出力＃２として画像処理システム１０の外部に出力する。送信回路３４Ｃは、フレームシンクロナイザ３２Ｃより入力された各ビデオ信号を、所望の物理フォーマットに変換し、ビデオ出力＃３として画像処理システム１０の外部に出力する。なお、以下において、送信回路３４Ａ乃至送信回路３４Ｃを互いに区別する必要がない場合、単に送信回路３４と称する。
なお、以上においては、画像処理システム１０が、３系統のビデオポート（入力端子および出力端子）を有するように説明したが、画像処理システム１０のビデオポートの数（系統数）は、任意である。多重化部１１は、各系統のビデオ信号を多重化し、１系統の多重ビデオ信号としてプロセッサ１２に供給し、抽出部１３は、プロセッサ１２より１系統として出力された多重ビデオ信号に含まれるビデオ信号をそれぞれ抽出して、互いに異なる系統のビデオ信号として画像処理システム１０の外部に出力する。
図２Ａは、ビデオ型インタフェースの例を示す模式図である。図２Ａに示されるように、ビデオ型インタフェースにおいては、水平同期信号（H-Sync）、垂直同期信号（V-Sync）、第１フィールドであるか第２フィールドであるかを示すフィールドフラグ信号（Field Flag）、画像データや音声データよりなるデータ信号（Data）、並びに、クロックを示すイネーブル信号（EN）などが、伝送元の処理部４１から伝送先の処理部４２へ伝送される。つまり、同期信号（Sync）は、水平同期信号、垂直同期信号、およびフィールドフラグ信号等の複数の信号よりなる。
図２Ａに示されるビデオ型インタフェースにおいて伝送されるビデオ信号の波形の例を図２Ｂに示す。図２Ｂの範囲４３は、ビデオ信号がインタレース方式の場合の波形の例を示しており、図２Ｂの範囲４４は、ビデオ信号がプログレッシブ方式の場合の波形の例を示す。
図２Ｂの範囲４３に示される波形のうち、両矢印４５に示される範囲の波形の詳細な例を図３に示す。図３は、ビデオ信号の画像がHD（High-Definition）画像である場合の例について説明する図である。
図３の範囲４６に示されるように、垂直同期信号（V）の間に、1フィールド分のデータ（Data）（540本）が伝送される（Active Video）。また、範囲４７に示されるように、水平同期信号（H）の間に１本分のデータ（Data）（1920画素）が伝送される。
図４は、図１の多重化部１１の詳細な構成例を示す図である。なお、図４においては、多重化部１１内部の構成が、図１と上下逆に示されており、ビデオ入力＃１が下側に示され、ビデオ入力＃３が上側に示されている。
図４に示されるように、図１のマルチプレクサ２５は、多重ビデオ信号に１つずつビデオ信号を多重する複数のマルチプレクサ（MUX）により構成されるようにしてもよい。このようにすることにより、各系統に対して互いに同様の構成のユニットを用いて多重化を行うことができる。
ユニット５０Ａは、ビデオ入力＃１の多重化を行う構成であり、受信回路２１Ａより供給されたビデオ信号のフレームデータを多重ビデオ信号のフレームの所定の座標に貼り付ける（多重する）。ユニット５０Ａは、フレームメモリ２３Ａの他に、同期信号に基づいてアドレス情報を生成するアドレス部（Adrs）５１Ａ、格納した順に読み出されるキャッシュメモリであるFIFO（First-In First-Out）５２Ａ、フレームメモリ２３Ａに対してデータの読み出しや書き込みを行うメモリコントローラ５３Ａ、FIFO５４Ａ、および、ビデオ入力＃１のビデオ信号を多重ビデオ信号に多重するマルチプレクサ（MUX）５５Ａを有する。つまり、アドレス部５１Ａ乃至FIFO５４Ａは、図１のフレームシンクロナイザ２２Ａに対応する。
ユニット５０Ｂは、ビデオ入力＃２の多重化を行う構成であり、受信回路２１Ｂより供給されたビデオ信号のフレームデータを多重ビデオ信号のフレームの所定の座標に貼り付ける（多重する）。ユニット５０Ｂは、フレームメモリ２３Ｂの他に、同期信号に基づいてアドレス情報を生成するアドレス部（Adrs）５１Ｂ、FIFO５２Ｂ、フレームメモリ２３Ｂに対してデータの読み出しや書き込みを行うメモリコントローラ５３Ｂ、FIFO５４Ｂ、および、ビデオ入力＃２のビデオ信号を多重ビデオ信号に多重するマルチプレクサ（MUX）５５Ｂを有する。つまり、アドレス部５１Ｂ乃至FIFO５４Ｂは、図１のフレームシンクロナイザ２２Ｂに対応する。
ユニット５０Ｃは、ビデオ入力＃３の多重化を行う構成であり、受信回路２１Ｃより供給されたビデオ信号のフレームデータを多重ビデオ信号のフレームの所定の座標に貼り付ける（多重する）。ユニット５０Ｃは、フレームメモリ２３Ｃの他に、同期信号に基づいてアドレス情報を生成するアドレス部（Adrs）５１Ｃ、FIFO５２Ｃ、フレームメモリ２３Ｃに対してデータの読み出しや書き込みを行うメモリコントローラ５３Ｃ、FIFO５４Ｃ、および、ビデオ入力＃３のビデオ信号を多重ビデオ信号に多重するマルチプレクサ（MUX）５５Ｃを有する。つまり、アドレス部５１Ｃ乃至FIFO５４Ｃは、図１のフレームシンクロナイザ２２Ｃに対応する。
また、マルチプレクサ５５Ａ乃至マルチプレクサ５５Ｃは、図１のマルチプレクサ２５に対応する。
このように、多重化部１１の各系統の処理部の構成を同一とすることにより、多重化部１１の設計が容易になり、開発コストの低減を実現することができる。
なお、メモリコントローラ５３Ａの入出力にFIFO５２ＡとFIFO５４Ａを設け、メモリコントローラ５３Ｂの入出力にFIFO５２ＢとFIFO５４Ｂを設け、メモリコントローラ５３Ｃの入出力にFIFO５２ＣとFIFO５４Ｃを設けることにより、異種クロック間で確実にデータを受け渡しすることができる。また、メモリアクセス時のデータレートの偏りを吸収することもできる。
次に、より具体的な例を説明する。図４の多重化部１１において、ビデオ入力＃１として、ビデオデータのインタフェースの規格の１つであるDVI（Digital Visual Interface）に準ずるビデオ信号であるDVI信号が入力され（DVI In）、ビデオ入力＃２として、SD（Standard-Definition）画質の信号規格の１つであるSD-SDI（Standard Definition Serial Digital Interface）に準ずるビデオ信号であるSD-SDI信号が入力され（SDI In）、ビデオ入力＃３として、HD画質の信号規格の１つであるHD-SDI（High Definition Serial Digital Interface）に準ずるビデオ信号であるHD-SDI信号が入力され（HD-SDI In）るものとする。
受信回路２１Ａは、DVI信号を所望のビデオ信号に変換するDVIレシーバ（DVI Rx）６１Ａを有し、DVI信号から同期信号とデータ信号を生成し、同期信号をユニット５０Ａのアドレス部５１Ａに供給するとともに、データ信号をFIFO５２Ａに供給する。
受信回路２１Ｂは、SD-SDI信号を所望のビデオ信号に変換するために、SDI信号用のイコライザ（SDI EQ）６１Ｂと、SDI信号用のデシリアライザ（SDI DeSer）６２Ｂを有し、SD-SDI信号から同期信号とデータ信号を生成し、同期信号をユニット５０Ｂのアドレス部５１Ｂに供給するとともに、データ信号をFIFO５２Ｂに供給する。
受信回路２１Ｃは、HD-SDI信号を所望のビデオ信号に変換するために、SDI信号用のイコライザ（SDI EQ）６１Ｃと、SDI信号用のデシリアライザ（SDI DeSer）６２Ｃを有し、HD-SDI信号から同期信号とデータ信号を生成し、同期信号をユニット５０Ｃのアドレス部５１Ｃに供給するとともに、データ信号をFIFO５２Ｃに供給する。
なお、吹き出し７１に示されるように、DVI信号のフレーム画像８１は、横線模様で示される。また、吹き出し７２に示されるように、SD-SDI信号のフレーム画像８２は、左上右下の斜め線模様で示される。さらに、吹き出し７３に示されるように、HD-SDI信号のフレーム画像８３は、左下右上の斜め線模様で示される。
また、上述したように、タイミングジェネレータ（TG）２４は、吹き出し７４に示されるように、多重ビデオ信号のバンド幅がプロセッサ１２の入力ビデオポートのバンド幅を越えない範囲で、全入力ビデオ信号のフレーム画像を互いに重ならないように貼り付ける（多重する）のに十分な大きさの画面サイズ（解像度）の、フレーム画像の内容が無い（Blank）フレームデータである多重ビデオフレーム８４を生成し、マルチプレクサ５５Ａに出力する。
マルチプレクサ５５Ａは、その多重ビデオフレーム８４を取得すると、多重ビデオ信号の同期信号（Mux Sync）に従って、フレームメモリ２３Ａに保持されているフレーム画像８１をメモリコントローラ５３Ａに読み出させ、読み出されたフレーム画像８１を、吹き出し７５に示されるように、多重ビデオフレーム８４の、予め定められた所定の位置に貼り付ける（多重する）。そして、マルチプレクサ５５Ａは、そのフレーム画像８１を貼り付けた多重ビデオフレーム８４をマルチプレクサ５５Ｂに供給する。
マルチプレクサ５５Ｂは、その多重ビデオフレーム８４を取得すると、多重ビデオ信号の同期信号（Mux Sync）に従って、フレームメモリ２３Ｂに保持されているフレーム画像８２をメモリコントローラ５３Ｂに読み出させ、読み出されたフレーム画像８２を、吹き出し７６に示されるように、多重ビデオフレーム８４の、予め定められた、フレーム画像８１と重ならない所定の位置に貼り付ける（多重する）。そして、マルチプレクサ５５Ｂは、そのフレーム画像８２を貼り付けた多重ビデオフレーム８４をマルチプレクサ５５Ｃに供給する。
マルチプレクサ５５Ｃは、その多重ビデオフレーム８４を取得すると、多重ビデオ信号の同期信号（Mux Sync）に従って、フレームメモリ２３Ｃに保持されているフレーム画像８３をメモリコントローラ５３Ｃに読み出させ、読み出されたフレーム画像８３を、吹き出し７７に示されるように、多重ビデオフレーム８４の、予め定められた、フレーム画像８１やフレーム画像８２と重ならない所定の位置に貼り付ける（多重する）。そして、マルチプレクサ５５Ｃは、そのフレーム画像８３を貼り付けた多重ビデオフレーム８４を出力する。
このとき、マルチプレクサ５５Ａ乃至マルチプレクサ５５Ｃには、入力ビデオの多重位置に関する情報、すなわち、どの入力ビデオフレームを多重ビデオフレームのどこに貼り付けるべきか（たとえば、開始座標、横サイズ、縦サイズ、開始ライン番号、ライン内開始画素番号、連続画素長、または終了ライン番号など）が予め設定されており、マルチプレクサ５５Ａ乃至マルチプレクサ５５Ｃは、この設定に照らして多重ビデオ信号のスロットに入力ビデオデータを挿入する。
ただし、入力されたビデオ信号と多重ビデオ信号のフレーム周波数（フレームレート）が一致している保証はないため、メモリコントローラ５３Ａ乃至メモリコントローラ５３Ｃは、多重ビデオ信号のフレーム周波数が入力されたビデオ信号のフレーム周波数よりも速い場合には同一の入力ビデオフレームの読み出しを複数回繰り返し、多重ビデオ信号のフレーム周波数が入力されたビデオ信号のフレーム周波数よりも遅い場合には入力ビデオフレームを間引いて読み出し、入力ビデオ信号と多重ビデオ信号のフレーム周波数の違いを吸収する。
マルチプレクサ５５Ｃより出力された多重ビデオフレーム８４は、吹き出し７８に示されるように、上述した処理によりフレーム画像８１乃至フレーム画像８３がそれぞれ所定の位置に互いに重ならないように貼り付けられた状態で、プロセッサ１２に供給される。
プロセッサ１２は、マルチプレクサ５５Ａ乃至マルチプレクサ５５Ｃがフレーム画像を貼り付ける位置、フレーム周波数、および、フレームの開始タイミングの相対的なズレを示すフレーム位相等を予め把握しており、多重ビデオフレーム８４から埋め込まれた各ビデオ信号のフレーム画像を自由に抽出することができる。
図５は、ユニット５０Ａのさらに詳細な構成例を示す図である。図５に示されるように、アドレス部５１Ａは、入力されたビデオ信号の同期信号（Input Sync）よりアドレス情報を生成し、FIFO５２Ａおよびメモリコントローラ５３Ａに供給する。FIFO５２Ａは、入力されたビデオ信号（Input Data）を、書き込みタイミングWCK（Input CK）に合わせて、指定されたアドレスに保持する。メモリコントローラ５３Ａは、アドレス部５１Ａより取得したアドレスを用いて、FIFO５２Ａに保持されている情報を、読み出しタイミングRCK（Memory CK）に合わせて読み出し、フレームメモリ２３Ａのアドレス部５１Ａに指定されたアドレスに保持させる。
また、マルチプレクサ５５Ａは、多重ビデオ信号の同期信号（Mux Sync）からアドレス情報を生成し、メモリコントローラ５３Ａに対して、そのアドレス情報を供給することにより、フレームメモリ２３Ａの指定されたアドレスよりビデオ信号を読み出させる。メモリコントローラ５３Ａは、フレームメモリ２３Ａより読み出されたビデオ信号を、書き込みタイミングWCK（Memory CK）に合わせて、FIFO５４Ａの、多重ビデオ信号の同期信号（Mux Sync）により指定されたアドレスに保持させる。マルチプレクサ５５Ａは、読み出しタイミングRCK（Mux CK）に合わせて、FIFO５４Ａに保持されている情報を読み出し、多重ビデオ信号（Mux Data）に合成する。
なお、ユニット５０Ｂおよびユニット５０Ｃも、図５を参照して説明したユニット５０Ａの場合と同様に動作する。従って、それらの説明は省略する。
以上のように複数のビデオ信号を、多重ビデオフレームに多重化し、１つのビデオ信号とすることにより、プロセッサ１２は、複数のビデオ入力を１つのポートから取得することができる。
なお、以上においては、プロセッサ１２が１つのビデオポート（１系統の入力端子）を有し、多重化部１１は、３系統のビデオ信号から１系統の多重ビデオ信号を生成し、生成した多重ビデオ信号を、１系統の入力端子を介してプロセッサ１２に入力するように説明したが、プロセッサ１２が複数のビデオポート（複数系統の入力端子）を有するようにしてもよい。その場合、上述した多重化部１１を複数設けることにより、画像処理システム１０は、各多重化部１１において互いに異なる複数のビデオ信号を多重化することにより、入力された複数のビデオ信号を、プロセッサ１２が有する入力端子の系統数（ビデオポート数）以下にまとめる（多重化する）ことにより、プロセッサ１２が有するビデオポートの数より多いビデオ信号を、それらのビデオポートを介してプロセッサ１２に入力することができる。
このとき、多重化部１１は、入力された複数のビデオ信号を、プロセッサ１２が有するビデオポート数以下にまとめるのに必要な数あれば、いくつであってもよい。また、各多重化部１１が１つの多重ビデオ信号に多重化するビデオ信号の数は、任意であり、互いに異なってもよい。さらに、全てのビデオポートに対して多重化部１１が設けられるようにしてもよいし、一部のビデオポートに対してのみ多重化部１１が設けられるようにしてもよい。その場合、他のビデオポートには、多重化されていないビデオ信号が入力される。
なお、この複数の多重化部１１をまとめて１つの多重化部１１と考えることも可能である。つまり、多重化部１１が、入力された複数のビデオ信号の一部を多重化し、入力されたビデオ信号の数より少ない（プロセッサ１２が有するビデオポート数以下の）ビデオ信号を出力するようにしてもよい。このとき、出力されるビデオ信号の全てが、互いに異なるビデオ信号が多重化された多重ビデオ信号であってもよいし、一部のみが多重ビデオ信号で、残りが多重化されていないビデオ信号であってもよい。
つまり、プロセッサ１２は、プロセッサ１２が有するビデオポート数以上の数のビデオ信号を取得することができる。
このように、多重化部１１が複数設けられる場合も、多重化部１１が複数のビデオ信号を出力する場合も、多重化部１１の動作（複数のビデオ信号を多重化する方法）は、図４および図５を参照して説明した場合と基本的に同様であるのでその説明は省略する。
また、このとき、上述したように、多重ビデオ信号のバンド幅がプロセッサ１２のビデオ入力ポートのバンド幅を超えないようにする必要がある。また、全入力ビデオフレームが、多重ビデオフレーム内に互いに重ならないように貼り付けられるようにする必要がある。つまり、多重ビデオフレームの画面サイズは、多重ビデオ信号のバンド幅がプロセッサ１２の入力ビデオポートのバンド幅を越えない範囲で、できるだけ大きくするのが望ましい。なお、例えば、フレームサイズ、フレーム周波数（フレームレート）、および、フレームの開始タイミングの相対的なズレを示すフレーム位相には制限されない。
なお、フレームシンクロナイザ２２は、フレームの重複と間引きによってフレーム周波数を調整するので、多重ビデオのフレーム周波数と多重化する入力ビデオのフレーム周波数が近いほど忠実度は高い。また、情報が欠落するコマ落ちを防止しようとするなら、多重ビデオのフレーム周波数は入力ビデオのフレーム周波数よりも高いことが望ましい。例えば、入力ビデオのフレーム周波数と多重ビデオのフレーム周波数が一致する場合、フレームシンクロナイザ２２は、単純な入力バッファ(FIFO)として機能する。
図６は、抽出部１３の詳細な構成例を示す図である。
抽出部１３の場合も、基本的に多重化部１１と同様であり、デマルチプレクサ３１は、多重ビデオフレームより１つずつビデオ信号を抽出するデマルチプレクサ１０１Ａ乃至デマルチプレクサ１０１Ｃにより構成されるようにすることができる。
ユニット１００Ａは、ビデオ出力＃１についての処理を行う構成であり、そのデマルチプレクサ（DeMUX）１０１Ａとフレームメモリ３３Ａの他に、フレームシンクロナイザ３２Ａに対応する、FIFO１０２Ａ、メモリコントローラ１０３Ａ、FIFO１０４Ａ、および、アドレス部１０５Ａを有する。
ユニット１００Ｂは、ビデオ出力＃２についての処理を行う構成であり、そのデマルチプレクサ（DeMUX）１０１Ｂとフレームメモリ３３Ｂの他に、フレームシンクロナイザ３２Ｂに対応する、FIFO１０２Ｂ、メモリコントローラ１０３Ｂ、FIFO１０４Ｂ、および、アドレス部１０５Ｂを有する。
ユニット１００Ｃは、ビデオ出力＃３についての処理を行う構成であり、そのデマルチプレクサ（DeMUX）１０１Ｃとフレームメモリ３３Ｃの他に、フレームシンクロナイザ３２Ｃに対応する、FIFO１０２Ｃ、メモリコントローラ１０３Ｃ、FIFO１０４Ｃ、および、アドレス部１０５Ｃを有する。
このように、抽出部１３の各系統の処理部の構成を同一とすることにより、抽出部１３の設計が容易になり、開発コストの低減を実現することができる。
なお、メモリコントローラ１０３Ａの入出力にFIFO１０２ＡとFIFO１０４Ａを設け、メモリコントローラ１０３Ｂの入出力にFIFO１０２ＢとFIFO１０４Ｂを設け、メモリコントローラ１０３Ｃの入出力にFIFO１０２ＣとFIFO１０４Ｃを設けることにより、異種クロック間で確実にデータを受け渡しすることができる。また、メモリアクセス時のデータレートの偏りを吸収することもできる。
次に、より具体的な例を説明する。図６の抽出部１３によってプロセッサ１２より出力された多重ビデオ信号から抽出されたDVI信号は、ビデオ出力＃１として出力され（DVI Out）、同様に多重ビデオ信号から抽出されたSD-SDI信号は、ビデオ出力＃２として出力され（SDI Out）、同様に多重ビデオ信号から抽出されたHD-SDI信号は、ビデオ出力＃３として出力される（HD-SDI Out）ものとする。
プロセッサ１２より出力された多重ビデオフレーム（Mux Data）とその同期信号（Mux Sync）は、ユニット１００Ｃのデマルチプレクサ１０１Ｃに供給される。吹き出し１２１に示されるように、多重ビデオフレーム８４には、フレーム画像８１乃至フレーム画像８３がそれぞれ所定の位置に互いに重ならないように貼り付けられている。
デマルチプレクサ１０１Ｃは、その多重ビデオフレーム８４よりHD-SDIに変換する所定のフレーム画像８３を抽出し、それを、FIFO１０２Ｃを介してメモリコントローラ１０３Ｃに供給する。デマルチプレクサ１０１Ｃは、多重ビデオフレーム８４に埋め込まれた、少なくともフレーム画像８３の位置、フレーム周波数、および、フレームの開始タイミングの相対的なズレを示すフレーム位相等を予め把握しており、多重ビデオフレーム８４からフレーム画像８３を適切に抽出することができる。
メモリコントローラ１０３Ｃは、供給されたフレーム画像８３（フレームデータ）を一旦フレームメモリ３３Ｃに保持させる。そして、メモリコントローラ１０３Ｃは、出力タイミング基準＃３のタイミングに従って、フレームメモリ３３Ｃに保持されているフレーム画像８３を読み出し、FIFO１０４Ｃを介して送信回路３４Ｃに供給する。
送信回路３４Ｃは、SDI信号用のシリアライザ（SDI Ser）１１１Ｃと、SDI信号用のドライバ（SDI Drv）１１２Ｃを有し、ユニット１００Ｃより供給されたビデオ信号（フレーム画像８３）をHD-SDI信号に変換し、出力する（HD-SDI Out）。つまり、吹き出し１２２に示されるように、ビデオ出力＃３としてフレーム画像８３が出力される。
また、デマルチプレクサ１０１Ｃは、プロセッサ１２より出力された多重ビデオフレーム（Mux Data）とその同期信号（Mux Sync）を、ユニット１００Ｂのデマルチプレクサ１０１Ｂに供給する。
デマルチプレクサ１０１Ｂは、その多重ビデオフレーム８４よりSD-SDIに変換する所定のフレーム画像８２を抽出し、それを、FIFO１０２Ｂを介してメモリコントローラ１０３Ｂに供給する。デマルチプレクサ１０１Ｂは、多重ビデオフレーム８４に埋め込まれた、少なくともフレーム画像８２の位置、フレーム周波数、および、フレームの開始タイミングの相対的なズレを示すフレーム位相等を予め把握しており、多重ビデオフレーム８４からフレーム画像８２を適切に抽出することができる。
メモリコントローラ１０３Ｂは、供給されたフレーム画像８２（フレームデータ）を一旦フレームメモリ３３Ｂに保持させる。そして、メモリコントローラ１０３Ｂは、出力タイミング基準＃２のタイミングに従って、フレームメモリ３３Ｂに保持されているフレーム画像８２を読み出し、FIFO１０４Ｂを介して送信回路３４Ｂに供給する。
送信回路３４Ｂは、SDI信号用のシリアライザ（SDI Ser）１１１Ｂと、SDI信号用のドライバ（SDI Drv）１１２Ｂを有し、ユニット１００Ｂより供給されたビデオ信号（フレーム画像８２）をSD-SDI信号に変換し、出力する（SD-SDI Out）。つまり、吹き出し１２３に示されるように、ビデオ出力＃２としてフレーム画像８２が出力される。
さらに、デマルチプレクサ１０１Ｂは、デマルチプレクサ１０１Ｃより出力された多重ビデオフレーム（Mux Data）とその同期信号（Mux Sync）を、ユニット１００Ａのデマルチプレクサ１０１Ａに供給する。
デマルチプレクサ１０１Ａは、その多重ビデオフレーム８４よりDVIに変換する所定のフレーム画像８１を抽出し、それを、FIFO１０２Ａを介してメモリコントローラ１０３Ａに供給する。デマルチプレクサ１０１Ａは、多重ビデオフレーム８４に埋め込まれた、少なくともフレーム画像８１の位置、フレーム周波数、および、フレームの開始タイミングの相対的なズレを示すフレーム位相等を予め把握しており、多重ビデオフレーム８４からフレーム画像８１を適切に抽出することができる。
メモリコントローラ１０３Ａは、供給されたフレーム画像８１（フレームデータ）を一旦フレームメモリ３３Ａに保持させる。そして、メモリコントローラ１０３Ａは、出力タイミング基準＃１のタイミングに従って、フレームメモリ３３Ａに保持されているフレーム画像８１を読み出し、FIFO１０４Ａを介して送信回路３４Ａに供給する。
送信回路３４Ａは、DVIトランスミッタ（DVI Tx）１１１Ａを有し、ユニット１００Ａより供給されたビデオ信号（フレーム画像８１）をDVI信号に変換し、出力する（DVI Out）。つまり、吹き出し１２４に示されるように、ビデオ出力＃１としてフレーム画像８１が出力される。
ただし、多重ビデオ信号と出力するビデオ信号とでフレーム周波数（フレームレート）が一致している保証はないため、メモリコントローラ１０３は、出力タイミング基準信号のフレーム周波数が多重ビデオ信号のフレーム周波数よりも速い場合には、同一の出力ビデオフレームの読み出しを複数回繰り返し、出力タイミング基準信号のフレーム周波数が多重ビデオ信号のフレーム周波数よりも遅い場合には、フレームメモリ３３に保持されている出力ビデオフレームを間引いて読み出すことにより、出力タイミング基準信号と多重ビデオのフレーム周波数の違いを吸収する。
なお、図６においては、吹き出し１２１に示されるように、デマルチプレクサ１０１Ａ乃至デマルチプレクサ１０１Ｃが取得する多重ビデオフレーム８４は、全て、プロセッサ１２より出力されたときのまま、フレーム画像８１乃至フレーム画像８３がそれぞれ所定の位置に互いに重ならないように貼り付けられている（フレーム画像８１乃至フレーム画像８３が切り取られた画像ではない）ように説明したが、これに限らず、各デマルチプレクサ１０１が、貼り付けられていたフレーム画像を抜き出した結果を次の段のデマルチプレクサ１０１に供給するようにしてもよい。例えば、図６の場合、デマルチプレクサ１０１Ｃがデマルチプレクサ１０１Ｂに供給する多重ビデオフレーム８４には、フレーム画像８１およびフレーム画像８２のみが貼り付けられ、フレーム画像８３が含まれないようにし、デマルチプレクサ１０１Ｂがデマルチプレクサ１０１Ａに供給する多重ビデオフレーム８４には、フレーム画像８１のみが貼り付けられ、フレーム画像８２およびフレーム画像８３が含まれないようにしてもよい。
図７は、ユニット１００Ａのさらに詳細な構成例を示す図である。図７に示されるように、デマルチプレクサ１０１Ａは、多重ビデオ信号の同期信号（Mux Sync）からアドレス情報を生成し、FIFO１０２Ａおよびメモリコントローラ１０３Ａに供給する。FIFO１０２Ａは、多重ビデオ信号より抽出されたビデオ信号を、書き込みタイミングWCK（Input CK）に合わせて、指定されたアドレスに保持する。メモリコントローラ１０３Ａは、指定されたアドレスを用いて、FIFO１０２Ａに保持されている情報を、読み出しタイミングRCK（Memory CK）に合わせて読み出し、フレームメモリ３３Ａに保持させる。
アドレス部１０５Ａは、信号線３５Ａを介して供給される出力タイミング基準＃１（Output Sync）よりアドレス情報を生成し、FIFO１０４Ａおよびメモリコントローラ１０３Ａに供給する。メモリコントローラ１０３Ａは、フレームメモリ３３Ａの指定されたアドレスよりビデオ信号を読み出し、書き込みタイミングWCK（Memory CK）に合わせて、FIFO１０４Ａの指定されたアドレスに保持させる。FIFO１０４Ａは、読み出しタイミングRCK（Mux CK）に合わせて、そのあドレスの情報を出力する（Output Data）。
なお、ユニット１００Ｂおよびユニット１００Ｃも、図７を参照して説明したユニット１００Ａの場合と同様に動作する。従って、それらの説明は省略する。
以上のように、複数のビデオ信号を、多重ビデオフレームに多重化し、１つのビデオ信号とすることにより、プロセッサ１２は、複数のビデオ出力を１つのポートから出力することができる。
なお、以上においては、プロセッサ１２が１つのビデオポート（１系統の出力端子）を有し、抽出部１３は、プロセッサのビデオポートより出力された、３系統のビデオ信号が多重化された１系統の多重ビデオ信号を取得し、その取得した多重ビデオ信号より、各ビデオ信号を抽出するように説明したが、プロセッサ１２が複数のビデオポート（複数系統の出力端子）を有するようにしてもよい。その場合、上述した抽出部１３を、プロセッサ１２より出力される多重ビデオ信号の系統数分設けることにより、画像処理システム１０は、各抽出部１３において互いに異なる多重ビデオ信号よりビデオ信号を抽出させることができる。つまり、画像処理システム１０は、プロセッサ１２が有するビデオポートの数より多いビデオ信号を、それらのビデオポートを介してプロセッサ１２より出力することができる。
つまり、抽出部１３の数は、プロセッサ１２より出力される多重ビデオ信号の数より多ければいくつであってもよい。また、各抽出部１３が抽出するビデオ信号の数は、多重ビデオ信号に多重化されたビデオ信号の数に応じて決定されるものであり、互いに異なっていてもよい。
なお、プロセッサ１２が有する複数のビデオポートのうち、一部のビデオポートより多重ビデオ信号が出力され、残りのビデオポートより多重化されていないビデオ信号が出力されるようにしてもよい。その場合、抽出部１３は、プロセッサ１２より出力される多重ビデオ信号の数以上あればよい。
なお、この複数の抽出部１３をまとめて１つの抽出部１３と考えることも可能である。つまり、抽出部１３が、複数の多重ビデオ信号のそれぞれから、ビデオ信号を抽出するようにしてもよい。
以上のような抽出部１３を設けることにより、プロセッサ１２は、プロセッサ１２が有するビデオポート数以上の数のビデオ信号を出力することができる。
このように、抽出部１３が複数設けられる場合も、抽出部１３が複数のビデオ信号を出力する場合も、抽出部１３の動作（１つの多重ビデオ信号よりビデオ信号を抽出する方法）は、図６および図７を参照して説明した場合と基本的に同様であるのでその説明は省略する。
また、このとき、上述したように、多重ビデオ信号のバンド幅がプロセッサ１２のビデオ出力ポートのバンド幅を超えないようにする必要がある。また、全入力ビデオフレームは、多重ビデオフレーム内に互いに重ならないように貼り付けられるようにする必要がある。つまり、多重ビデオフレームの画面サイズは、多重ビデオ信号のバンド幅がプロセッサ１２の入力ビデオポートのバンド幅を越えない範囲で、できるだけ大きくするのが望ましい。ただし、例えば、フレームサイズ、フレーム周波数（フレームレート）、および、フレームの開始タイミングの相対的なズレを示すフレーム位相には制限されない。さらに、図１において、プロセッサ１２の出力側の多重ビデオ信号のフォーマットと、プロセッサ１２の入力側の多重ビデオ信号のフォーマットとは、互いに独立しており、互いに一致していてもよいが、一致していなくてもよい。
なお、プロセッサ１２が生成したビデオ信号が忠実に出力されるようにするには、多重ビデオ信号のフレーム周波数と出力するビデオ信号のフレーム周波数を互いに一致させるのが望ましい。なお、多重ビデオ信号のフレーム周波数と出力するビデオ信号のフレーム周波数とが一致する場合、フレームシンクロナイザ３２は、単純な入力バッファ(FIFO)として機能する。
次に、図８のフローチャートを参照して、上述した多重化部１１により実行されるフレーム画像受付処理の流れの例を説明する。このフレーム画像受付処理は、外部よりフレーム画像（入力ビデオ信号）が供給される度に、入力系統毎に実行される。
ステップＳ１において、受信回路２１は、フレーム画像を取得する。ステップＳ２において、フレームシンクロナイザ２２は、フレーム画像をフレームメモリ２３に保存し、フレーム画像受付処理を終了する。
各入力系統において、互いに独立して、このフレーム画像受付処理がそれぞれ実行される。
次に、図９のフローチャートを参照して、多重化部１１により実行される、フレーム画像を多重化する多重化処理の流れの例を説明する。
ステップＳ２１において、タイミングジェネレータ２４は、多重ビデオフレームを生成する。ステップＳ２２において、処理対象の系統（ビデオ信号）に対応するフレームシンクロナイザ２２は、その系統のフレームメモリ２３に現在保持されているフレーム画像を読み出す。
なお、このときフレーム画像は多重ビデオ信号のフレーム周波数で読み出されるので、フレーム画像は、結果として、必要に応じて間引いたり繰り返したりして読み出されることになる。
マルチプレクサ２５は、読み出されたフレーム画像を多重ビデオフレームの所定の位置に貼り付ける（多重する）。ステップＳ２４において、フレームシンクロナイザ２２は、全フレームメモリ（全系統のフレームメモリ２３）からフレーム画像を読み出したか否かを判定し、未処理の系統が存在すると判定した場合、処理はステップＳ２２に戻され、処理対象の系統を変えて、フレーム画像の読み出しが繰り返される。
また、ステップＳ２４において、全系統のフレームメモリ２３からフレーム画像を読み出した、すなわち、全系統のフレーム画像を多重ビデオフレームに貼り付けたと判定された場合、処理は、ステップＳ２５に進められる。ステップＳ２５において、マルチプレクサ２５は、多重ビデオフレームをプロセッサ１２に出力する。プロセッサ１２は、この多重ビデオフレームを１系統の入力ポートを用いて取得する。ステップＳ２５の処理を終了すると、多重化部１１は、多重化処理を終了する。
次に、図１０のフローチャートを参照して、抽出部１３により実行される、多重フレームよりフレーム画像を抽出する抽出処理の流れの例を説明する。
抽出処理が開始されると、抽出部１３のデマルチプレクサ３１は、ステップＳ４１において、プロセッサ１２より出力される多重ビデオフレームを取得する。多重ビデオフレームを取得すると、抽出部１３は、ステップＳ４２において、処理対象の出力系統に対応するフレーム画像を抽出する。ステップＳ４３において、フレームシンクロナイザ３２は、抽出したフレーム画像をフレームメモリ３３に保存する。
ステップＳ４４において、デマルチプレクサ３１は、多重ビデオフレームからフレーム画像を全て抽出したか否かを判定し、未処理の出力系統が存在すると判定した場合、処理をステップＳ４２に戻してそれ以降の処理を繰り返し、処理対象の系統を変えて、フレーム画像の抽出が繰り返される。
また、ステップＳ４４において、全フレーム画像を抽出したと判定された場合、抽出処理が終了される。
次に、図１１のフローチャートを参照して、上述した抽出部１３により実行されるフレーム画像出力処理の流れの例を説明する。このフレーム画像出力処理は、多重ビデオフレームよりフレーム画像が抽出される度に、出力系統毎に実行される。
ステップＳ６１において、フレームシンクロナイザ３２は、フレームメモリ３３に保持されているフレーム画像を読み出す。ステップＳ６２において、送信回路３４は、読み出されたフレーム画像を外部に出力し、フレーム画像出力処理を終了する。
各出力系統において、互いに独立して、このフレーム画像出力処理がそれぞれ実行される。
以上のように、多重化部１１により多重化される各入力ビデオ信号の条件に相互関係はなく、各入力系統（チャンネル）の処理に相互依存はなく、各入力フレームが多重フレーム上で重ならないことを除けば、多重処理にも条件はない。各入力フレームが多重フレーム上で重ならないのであれば、多重の順序にも優先順位はない。
したがって、図４を参照して説明したように、多重化部１１は、入力系統毎に、多重位置設定と解像度設定の異なる同一回路で構成することができる。
抽出部１３も同様に、図６を参照して説明したように、多重位置設定と解像度設定の異なる同一回路で構成することができる。
換言すれば、１本のビデオ信号を多重ビデオ信号に多重する簡単な多重化回路モジュールを入力ビデオの本数だけ直列接続するだけで所望の入力回路を形成することができ、１本のビデオ信号を多重ビデオ信号から分離する簡単な分離回路モジュールを出力ビデオの本数だけ直列接続するだけで所望の出力回路を形成することができる。つまり、入出力ビデオ本数に応じて個別に回路を設計する必要がないので、設計が容易になり、開発コストを低減させることができる。
なお、以上においては、多重ビデオ信号のフレーム周波数は、入力ビデオ信号と独立して決定されるように説明したが、多重ビデオ信号のフレーム周波数を入力ビデオ信号のフレーム周波数に一致させたり、多重ビデオ信号のフレーム周波数と入力ビデオ信号のフレーム周波数に相関を持たせるようにしてもよい。
図１２は、本発明を適用した画像処理システムの他の構成例を示す図である。
図１２に示される例においては、多重化部１１に、各入力系統のビデオ信号のうちいずれか１つの同期信号を選択するスイッチ２０１が設けられており、タイミングジェネレータ２４は、このスイッチ２０１により選択された同期信号を用いて、多重ビデオ信号のフレーム周波数を、この入力系統のビデオ信号のフレーム周波数に一致させたり相関を持たせたりする。
例えば、スイッチ２０１は、各入力系統より入力されるビデオ信号のうち、フレーム周波数が最も高いビデオ信号の同期信号を選択する。これにより、タイミングジェネレータ２４は、フレーム画像の多重化においてデータの損失が生じないように、多重化ビデオ信号のフレーム周波数を、多重化するビデオ信号の中で最も高いフレーム周波数に一致させることができる。なお、各系統の入力ビデオ信号が予め決められており、各系統のフレーム周波数が既知であるならば、スイッチ２０１を省略し、その系統の同期信号を直接タイミングジェネレータ２４に供給するようにしてもよい。
このように、各系統の同期信号を（スイッチ２０１を介して）タイミングジェネレータ２４に供給するだけでよいので、図４を参照して説明したように入力系統毎に同一のユニット５０を設ける場合も、図１３に示されるように容易に適用することができる。
また、以上においては、出力タイミング基準信号を任意の信号として説明したが、例えば、図１２に示されるように、プロセッサ１２の出力タイミング信号を用いるようにしてもよい。この場合、プロセッサ１２より出力される同期信号を各系統のフレームシンクロナイザ３２にそれぞれ供給するだけでよいので、図６を参照して説明したように出力系統毎に同一のユニット１００を設ける場合も、図１４に示されるように容易に適用することができる。
図１５は、本発明を適用した画像処理システムの、さらに他の構成例を示す図である。
図１５に示される例においては、多重化部１１に、画像処理システム１０の外部より供給される画像処理システム１０（画像処理システム１０内の各ビデオ信号）と独立したタイミング基準信号から同期信号を分離する同期信号分離部３０１を設け、この同期信号分離部３０１により抽出された同期信号をスイッチ２０１に、選択肢の１つとして供給するようにしている。つまり、この場合、タイミングジェネレータ２４は、このスイッチ２０１により選択された、画像処理システム１０の外部より供給された同期信号を用いて、多重ビデオ信号のフレーム周波数を、同期信号の周波数に一致させたり、相関を持たせたりすることができる。つまり、この場合、多重ビデオ信号のフレーム周波数を画像処理システム１０の外部より制御することができる。
なお、スイッチ２０１を省略し、同期信号分離部３０１より出力される同期信号を直接タイミングジェネレータ２４に供給するようにしてもよい。
この場合も、同期信号分離部３０１により、画像処理システム１０の外部より供給されるタイミング基準信号から同期信号を分離して抽出し、その同期信号を（スイッチ２０１を介して）タイミングジェネレータ２４に供給するだけでよいので、図４を参照して説明したように入力系統毎に同一のユニット５０を設ける場合も、図１６に示されるように容易に適用することができる。
また、図１５に示されるように、出力タイミング基準信号を、入力ビデオ信号から抽出したタイミング信号や機器外からのタイミング信号を用いて生成するようにしてもよい。図１５においては、抽出部１３は、多重化部１１のスイッチ２０１により選択された同期信号に基づいて、各出力系統のビデオ信号の出力タイミングを設定するタイミング生成部３１１を有する。タイミング生成部３１１は、多重化部１１のスイッチ２０１により選択された同期信号を用いて、各出力系統のビデオ信号用の出力タイミング信号を生成し、各系統のフレームシンクロナイザ３２に供給する。
このようにすることにより、抽出部１３は、多重化部１１に入力される入力タイミングに一致するタイミングまたは相関を有するタイミングにおいて各系統のビデオ信号を出力することができる。
なお、このときタイミング生成部３１１は、図１７に示されるタイミング生成部（TG）３１１Ａ、タイミング生成部（TG）３１１Ｂ、およびタイミング生成部（TG）３１１Ｃのように、出力系統毎に設け、互いに独立して動作するようにしてもよい。その場合、スイッチ２０１Ａ、スイッチ２０１Ｂ、およびスイッチ２０１Ｃのように、スイッチ２０１も、出力系統毎に選択する同期信号を切り替えることができるようにしてもよい。つまり、図１７に示される例の場合、タイミング生成部（TG）３１１Ａ、タイミング生成部（TG）３１１Ｂ、およびタイミング生成部（TG）３１１Ｃは、それぞれ、互いに異なる同期信号を用いて出力タイミングを設定することができる。
なお、図示は省略するが、この出力タイミング信号は、画像処理システム１０内において自己生成するようにしてもよい。
以上のように、多重化部１１が、複数の入力系統より入力されたビデオ信号を１つのビデオフォーマットに多重化してプロセッサ１２に供給したり、プロセッサ１２より１系統に多重化されて供給された複数のビデオ信号を、抽出部１３がそれぞれ抽出し、互いに異なる出力系統から後段に出力したりするので、プロセッサ１２に入出力する際の、ビデオ信号の伝送に使用される系統の数を容易に低減させることができる。つまり、プロセッサ１２の入出力のピン数を容易に低減させることができ、プロセッサ１２の製造コストを低減させることができる。
なお、以上においては、多重化部１１および抽出部１３がプロセッサ１２の入出力について処理を行うように説明したが、プロセッサ１２は、多重ビデオ信号の処理部の一例を示すものであり、この処理部としてプロセッサ１２以外のものを適用することもできる。例えばプロセッサ１２の変わりに、多重ビデオ信号を記憶する記憶媒体や、多重ビデオ信号が伝送される伝送媒体を設けるようにしてもよい。
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、例えば、図１８に示されるようなパーソナルコンピュータとして構成されるようにしてもよい。
図１８において、パーソナルコンピュータ４００のCPU４０１は、ROM４０２に記憶されているプログラム、または記憶部４１３からRAM４０３にロードされたプログラムに従って各種の処理を実行する。RAM４０３にはまた、CPU４０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
CPU４０１、ROM４０２、およびRAM４０３は、バス４０４を介して相互に接続されている。このバス４０４にはまた、入出力インタフェース４１０も接続されている。
入出力インタフェース４１０には、キーボード、マウスなどよりなる入力部４１１、CRT（Cathode Ray Tube）やLCD（Liquid Crystal Display）などよりなるディスプレイ、並びにスピーカなどよりなる出力部４１２、ハードディスクなどより構成される記憶部４１３、モデムなどより構成される通信部４１４が接続されている。通信部４１４は、インターネットを含むネットワークを介しての通信処理を行う。
入出力インタフェース４１０にはまた、必要に応じてドライブ４１５が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア４２１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部４１３にインストールされる。
上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
この記録媒体は、例えば、図１８に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されている磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM（Compact Disc - Read Only Memory）,DVD（Digital Versatile Disc）を含む）、光磁気ディスク（MD（Mini Disc）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア４２１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROM４０２や、記憶部４１３に含まれるハードディスクなどで構成される。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数のデバイス（装置）により構成される装置全体を表わすものである。
なお、以上において、１つの装置として説明した構成を分割し、複数の装置として構成するようにしてもよい。逆に、以上において複数の装置として説明した構成をまとめて１つの装置として構成されるようにしてもよい。また、各装置の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置の構成の一部を他の装置の構成に含めるようにしてもよい。つまり、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
本発明を適用した画像処理システムの主な構成例を示すブロック図である。 ビデオ型インタフェースおよびビデオ型インタフェースにおいて伝送されるビデオ信号の波形の例を示す図である。 ビデオ信号の画像がHD画像である場合の例について説明する図である。 多重化部１１の詳細な構成例を示す図である。 ユニット５０Ａのさらに詳細な構成例を示す図である。 抽出部１３の詳細な構成例を示す図である。 ユニット１００Ａのさらに詳細な構成例を示す図である。 フレーム画像受付処理の流れの例を説明するフローチャートである。 多重化処理の流れの例を説明するフローチャートである。 抽出処理の流れの例を説明するフローチャートである。 フレーム画像出力処理の流れの例を説明するフローチャートである。 本発明を適用した画像処理システムの他の構成例を示す図である。 多重化部１１の他の構成例を示す図である。 抽出部１３の他の構成例を示す図である。 本発明を適用した画像処理システムのさらに他の構成例を示す図である。 多重化部１１のさらに他の構成例を示す図である。 抽出部１３のさらに他の構成例を示す図である。 本発明を適用したパーソナルコンピュータの構成例を示すブロック図である。
符号の説明
１０ 画像処理システム， １１ 多重化部， １２ プロセッサ， １３ 抽出部， ２１ 受信回路， ２２ フレームシンクロナイザ， ２３ フレームメモリ， ２４ タイミングジェネレータ， ２５ マルチプレクサ， ３１ デマルチプレクサ， ３２ フレームシンクロナイザ， ３３ フレームメモリ， ３４ 送信回路， ２０１ スイッチ， ３０１ 同期信号分離部， ３０２ タイミング生成部

Claims (19)

  1. フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサに入力する情報処理装置であって、
    前記複数のビデオ信号を多重化した信号を、前記ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、
    前記多重ビデオフレーム作成手段により作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と
    を備える情報処理装置。
  2. 前記複数のビデオ信号の各フレーム周波数に従って、前記複数のビデオ信号の各フレーム画像を記憶する記憶手段と、
    前記多重ビデオフレームのフレーム周波数に従って、前記記憶手段に記憶される各フレーム画像を読み出す読み出し手段と
    をさらに備え、
    前記多重化手段は、前記読み出し手段により読み出された前記フレーム画像を、前記多重ビデオフレームに貼り付ける
    請求項１に記載の情報処理装置。
  3. 前記読み出し手段は、前記多重ビデオフレームのフレーム周波数が、前記フレーム画像を貼り付けるビデオ信号のフレーム周波数よりも速い場合、前記記憶手段に記憶される同一のフレーム画像の読み出しを複数回繰り返し、前記多重ビデオフレームのフレーム周波数が、前記フレーム画像を貼り付けるビデオ信号のフレーム周波数よりも遅い場合、前記記憶手段に記憶される同一のフレーム画像を間引いて読み出す
    請求項２に記載の情報処理装置。
  4. 前記複数のビデオ信号のそれぞれの同期信号のうちいずれか１つを選択する選択手段をさらに備え、
    前記多重ビデオフレーム作成手段は、フレーム周波数が、前記選択手段により選択された同期信号のビデオ信号のフレーム周波数と一致するように、前記多重ビデオフレームを作成する
    請求項１に記載の情報処理装置。
  5. 前記選択手段は、前記フレーム周波数が最も高い前記ビデオ信号の同期信号を選択する
    請求項４に記載の情報処理装置。
  6. 前記複数のビデオ信号と独立したタイミング基準信号より同期信号を分離して抽出する同期信号分離手段をさらに備え、
    前記多重ビデオフレーム作成手段は、フレーム周波数が、前記同期信号分離手段により分離されて抽出された前記同期信号の周波数と一致するように、前記多重ビデオフレームを作成する
    請求項１に記載の情報処理装置。
  7. 多重ビデオフレーム作成手段と、
    多重化手段と
    を備え、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサに入力する情報処理装置の情報処理方法であって、
    前記多重ビデオフレーム作成手段が、前記複数のビデオ信号を多重化した信号を、前記ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成し、
    前記多重化手段が、作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する
    情報処理方法。
  8. フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサに入力するコンピュータを、
    前記複数のビデオ信号を多重化した信号を、前記ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、
    作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と
    して機能させるためのプログラム。
  9. フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサに入力するコンピュータを、
    前記複数のビデオ信号を多重化した信号を、前記ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、
    作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と
    して機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
  10. フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサから出力させるための処理を行う情報処理装置であって、
    前記プロセッサから出力された前記複数のビデオ信号が多重化された多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、前記ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段
    を備える情報処理装置。
  11. 前記多重ビデオフレームのフレーム周波数に従って、前記抽出手段により抽出された前記複数のビデオ信号のフレーム画像を記憶する記憶手段と、
    前記複数のビデオ信号の各フレーム周波数に従って、前記記憶手段に記憶される前記フレーム画像を読み出す読み出し手段と、
    前記読み出し手段により読み出された前記複数のビデオ信号の各フレーム画像を、互いに異なる系統より出力させる出力手段と
    をさらに備える請求項１０に記載の情報処理装置。
  12. 前記読み出し手段は、前記多重ビデオフレームのフレーム周波数が、前記フレーム画像を貼り付けるビデオ信号のフレーム周波数よりも遅い場合、前記記憶手段に記憶される同一のフレーム画像の読み出しを複数回繰り返し、前記多重ビデオフレームのフレーム周波数が、前記フレーム画像を貼り付けるビデオ信号のフレーム周波数よりも速い場合、前記記憶手段に記憶される同一のフレーム画像を間引いて読み出す
    請求項１１に記載の情報処理装置。
  13. 抽出手段を備え、フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサから出力させるための処理を行う情報処理装置の情報処理方法であって、
    前記抽出手段が、前記プロセッサから出力された前記複数のビデオ信号が多重化された多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、前記ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する
    情報処理方法。
  14. フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサから出力させるための処理を行うコンピュータを、
    前記プロセッサから出力された前記複数のビデオ信号が多重化された多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、前記ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段
    として機能させるためのプログラム。
  15. フォーマットが互いに独立である複数のビデオ信号を、ビデオポートを介してプロセッサから出力させるための処理を行うコンピュータを、
    前記プロセッサから出力された前記複数のビデオ信号が多重化された多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像が互いに重ならないように貼り付けられた、前記ビデオ信号のフォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段
    として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
  16. フォーマットが互いに独立である複数のビデオ信号を、入力ビデオポートを介してプロセッサに入力したり、出力ビデオポートを介して前記プロセッサから出力させたりするための処理を行う情報処理装置であって、
    前記複数のビデオ信号を多重化した信号を、前記入力ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、
    前記多重ビデオフレーム作成手段により作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と、
    前記多重化手段により前記ビデオ信号が貼り付けられた前記多重ビデオフレームを、前記入力ビデオポートを介して前記プロセッサに入力する入力手段と、
    前記入力手段により前記プロセッサに入力され、前記出力ビデオポートを介して前記プロセッサから出力された前記多重ビデオフレームを取得する取得手段と、
    前記取得手段により取得された前記多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段と
    を備える情報処理装置。
  17. 多重ビデオフレーム作成手段と、
    多重化手段と、
    入力手段と、
    取得手段と、
    抽出手段と
    を備え、フォーマットが互いに独立である複数のビデオ信号を、入力ビデオポートを介してプロセッサに入力したり、出力ビデオポートを介して前記プロセッサから出力させたりするための処理を行う情報処理装置の情報処理方法であって、
    前記多重ビデオフレーム作成手段が、前記複数のビデオ信号を多重化した信号を、前記入力ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成し、
    前記多重化手段が、作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化し、
    前記入力手段が、前記ビデオ信号が貼り付けられた前記多重ビデオフレームを、前記入力ビデオポートを介して前記プロセッサに入力し、
    前記取得手段が、前記プロセッサに入力され、前記出力ビデオポートを介して前記プロセッサから出力された前記多重ビデオフレームを取得し、
    前記抽出手段が、取得された前記多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する
    情報処理方法。
  18. フォーマットが互いに独立である複数のビデオ信号を、入力ビデオポートを介してプロセッサに入力したり、出力ビデオポートを介して前記プロセッサから出力させたりするための処理を行うコンピュータを、
    前記複数のビデオ信号を多重化した信号を、前記入力ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、
    作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と、
    前記ビデオ信号が貼り付けられた前記多重ビデオフレームを、前記入力ビデオポートを介して前記プロセッサに入力する入力手段と、
    前記プロセッサに入力され、前記出力ビデオポートを介して前記プロセッサから出力された前記多重ビデオフレームを取得する取得手段と、
    取得された前記多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段
    として機能させるためのプログラム。
  19. フォーマットが互いに独立である複数のビデオ信号を、入力ビデオポートを介してプロセッサに入力したり、出力ビデオポートを介して前記プロセッサから出力させたりするための処理を行うコンピュータを、
    前記複数のビデオ信号を多重化した信号を、前記入力ビデオポートより前記プロセッサに入力するための多重ビデオフレームであって、前記複数のビデオ信号の各フレーム画像を互いに重ならないように貼り付け可能な、前記複数のビデオ信号の各フォーマットが規定する各フレーム画像の画面サイズの総和以上の画面サイズを有する多重ビデオフレームを作成する多重ビデオフレーム作成手段と、
    作成された前記多重ビデオフレームに、前記複数のビデオ信号の各フレーム画像を互いに重ならないように、前記各フォーマットが規定する画面サイズを保持したまま貼り付けることにより、前記複数のビデオ信号を多重化する多重化手段と、
    前記ビデオ信号が貼り付けられた前記多重ビデオフレームを、前記入力ビデオポートを介して前記プロセッサに入力する入力手段と、
    前記プロセッサに入力され、前記出力ビデオポートを介して前記プロセッサから出力された前記多重ビデオフレームを取得する取得手段と、
    取得された前記多重ビデオフレームから、前記多重ビデオフレームに貼り付けられた各フレーム画像を、前記各フォーマットが規定する画面サイズを保持したまま抽出する抽出手段
    として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
JP2007239728A 2007-09-14 2007-09-14 情報処理装置および方法、プログラム、並びに、記録媒体 Expired - Fee Related JP4623069B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007239728A JP4623069B2 (ja) 2007-09-14 2007-09-14 情報処理装置および方法、プログラム、並びに、記録媒体
US12/191,686 US20090073320A1 (en) 2007-09-14 2008-08-14 Information processing apparatus and information processing method
CN2008101496795A CN101388992B (zh) 2007-09-14 2008-09-16 信息处理装置和信息处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007239728A JP4623069B2 (ja) 2007-09-14 2007-09-14 情報処理装置および方法、プログラム、並びに、記録媒体

Publications (2)

Publication Number Publication Date
JP2009071701A JP2009071701A (ja) 2009-04-02
JP4623069B2 true JP4623069B2 (ja) 2011-02-02

Family

ID=40454029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239728A Expired - Fee Related JP4623069B2 (ja) 2007-09-14 2007-09-14 情報処理装置および方法、プログラム、並びに、記録媒体

Country Status (3)

Country Link
US (1) US20090073320A1 (ja)
JP (1) JP4623069B2 (ja)
CN (1) CN101388992B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7555021B2 (en) * 2005-10-05 2009-06-30 The United States Of America As Represented By The Secretary Of The Navy Digital multi-source multi-destination video multiplexer and crossbar device
WO2009147850A1 (ja) * 2008-06-05 2009-12-10 パナソニック株式会社 映像信号処理装置
CN102131105A (zh) * 2010-01-14 2011-07-20 索尼公司 信息处理设备、信息处理方法和程序
CN102131119A (zh) * 2010-01-14 2011-07-20 索尼公司 信息处理设备、信息处理方法和程序
US20110242411A1 (en) * 2010-03-30 2011-10-06 Bernhard Auer Method And System For Minimizing Signals For Video Data Communication
DE202012013520U1 (de) * 2011-01-26 2017-05-30 Apple Inc. Externer Kontaktverbinder
WO2013024490A2 (en) * 2011-06-30 2013-02-21 Tata Consultancy Services Limited System and method for multiplexing video contents from multiple broadcasting channels into single broadcasting channel
JP5862383B2 (ja) * 2012-03-14 2016-02-16 Ｎｔｔエレクトロニクス株式会社 多チャンネルフレーム同期装置
JP5973766B2 (ja) * 2012-03-30 2016-08-23 キヤノン株式会社 画像処理装置
CN103379275B (zh) * 2012-04-16 2019-01-11 三星电子株式会社 摄像机的图像处理装置和方法
CN105049781A (zh) * 2014-12-27 2015-11-11 中航华东光电（上海）有限公司 基于fpga的图像处理系统
JP6261696B2 (ja) * 2016-09-28 2018-01-17 キヤノン株式会社 画像処理装置、およびその制御方法
TWI655620B (zh) * 2016-12-06 2019-04-01 矽創電子股份有限公司 顯示系統及其視訊資料顯示方法
US10382516B2 (en) * 2017-05-09 2019-08-13 Apple Inc. Detecting upscaled source video
CN107566806A (zh) * 2017-09-28 2018-01-09 漳州市利利普电子科技有限公司 一种12g_sdi的监视器及其控制方法
JP6907400B2 (ja) * 2018-02-21 2021-07-21 シャープＮｅｃディスプレイソリューションズ株式会社 画像表示装置および画像表示方法
CN112055212B (zh) * 2020-08-24 2022-09-16 深圳市青柠互动科技开发有限公司 多路视频集中分析处理的系统以及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888842A (ja) * 1994-09-19 1996-04-02 Oki Electric Ind Co Ltd 画像伝送システム
JPH1023348A (ja) * 1996-05-02 1998-01-23 Matsushita Electric Ind Co Ltd テレビ放送番組送信装置，受信装置
JPH10501943A (ja) * 1994-06-17 1998-02-17 トムソン コンシユーマ エレクトロニクス インコーポレイテツド ディジタル・ビデオ信号処理システム用のオンスクリーン表示装置
JPH10304328A (ja) * 1997-04-25 1998-11-13 Fujitsu Ltd テレビ会議システムにおいて、多画面合成信号を生成する方式
JPH1188854A (ja) * 1997-09-16 1999-03-30 Fujitsu Ltd 多地点テレビ会議制御装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU740560B2 (en) * 1996-06-26 2001-11-08 Sony Electronics Inc. System and method for overlay of a motion video signal on an analog video signal
JP2000243062A (ja) * 1999-02-17 2000-09-08 Sony Corp 映像記録装置および映像記録方法、ならびに集中監視記録システム。
KR100414159B1 (ko) * 2001-06-15 2004-01-07 주식회사 성진씨앤씨 다채널 입력의 고화질 다중 화면 분할 장치 및 방법
US6850284B2 (en) * 2002-08-27 2005-02-01 Motorola, Inc. Method and apparatus for decoding audio and video information
JP4419868B2 (ja) * 2005-02-25 2010-02-24 ソニー株式会社 情報処理装置および方法、メモリ制御装置および方法、記録媒体、並びにプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10501943A (ja) * 1994-06-17 1998-02-17 トムソン コンシユーマ エレクトロニクス インコーポレイテツド ディジタル・ビデオ信号処理システム用のオンスクリーン表示装置
JPH0888842A (ja) * 1994-09-19 1996-04-02 Oki Electric Ind Co Ltd 画像伝送システム
JPH1023348A (ja) * 1996-05-02 1998-01-23 Matsushita Electric Ind Co Ltd テレビ放送番組送信装置，受信装置
JPH10304328A (ja) * 1997-04-25 1998-11-13 Fujitsu Ltd テレビ会議システムにおいて、多画面合成信号を生成する方式
JPH1188854A (ja) * 1997-09-16 1999-03-30 Fujitsu Ltd 多地点テレビ会議制御装置

Also Published As

Publication number Publication date
CN101388992A (zh) 2009-03-18
US20090073320A1 (en) 2009-03-19
JP2009071701A (ja) 2009-04-02
CN101388992B (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
JP4623069B2 (ja) 情報処理装置および方法、プログラム、並びに、記録媒体
US8503490B2 (en) Information processing apparatus, information processing method, and program
KR101366203B1 (ko) 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법
US7865021B2 (en) Compressed stream decoding apparatus and method
KR101366202B1 (ko) 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법
US9160959B2 (en) Transmission device, transmission method, reception device, reception method, and transmission/reception system
JP2009055149A (ja) 電子機器
JP2011087162A (ja) 受信装置、受信方法、送信装置および送信方法
CN111479154B (zh) 音画同步的实现设备、方法及计算机可读存储介质
JP2009534934A (ja) 共有メモリマルチビデオチャネル表示装置および方法
US8314843B2 (en) Method and apparatus for information reproduction
JP2005192199A (ja) リアルタイムデータストリームプロセッサ
US8755410B2 (en) Information processing apparatus, information processing method, and program
JP2001022335A (ja) 映像表示制御方法、映像表示処理システム、映像表示処理装置
JP6462726B2 (ja) 表示システム、表示装置、電子機器及び画像信号伝送方法
JP2011146930A (ja) 情報処理装置、情報処理方法、およびプログラム
US8786778B2 (en) Timing control apparatus and video processing system
JP2006191538A (ja) 圧縮ストリーム復号装置及び圧縮ストリーム復号方法
KR100577195B1 (ko) 다중 화면 발생 방법
JP2011146929A (ja) 情報処理装置、情報処理方法、およびプログラム
JP2011146928A (ja) 情報処理装置、情報処理方法、およびプログラム
JP2000244827A (ja) 映像伝送装置
JP2011146927A (ja) 情報処理装置、情報処理方法、およびプログラム
JP2013042275A (ja) 集積回路および情報処理装置
JP2010166337A (ja) 通信装置、通信装置の制御方法、制御プログラム、および、記録媒体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees