CN107566806A - 一种12g_sdi的监视器及其控制方法 - Google Patents
一种12g_sdi的监视器及其控制方法 Download PDFInfo
- Publication number
- CN107566806A CN107566806A CN201710899774.6A CN201710899774A CN107566806A CN 107566806 A CN107566806 A CN 107566806A CN 201710899774 A CN201710899774 A CN 201710899774A CN 107566806 A CN107566806 A CN 107566806A
- Authority
- CN
- China
- Prior art keywords
- sdi
- signal
- fpga
- input
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
本发明公开一种12G_SDI的监视器及其控制方法，其包括4个SDI输入接口、4个SDI输出接口、FPGA、中央处理器、内存、时钟振荡器和显示器，每个SDI输入接口通过一均衡器连接FPGA的输入端，每个SDI输出接口通过一驱动器连接FPGA的输出端，每个SDI输出接口连接一监视器，FPGA分别连接内存、时钟振荡器和中央处理器，中央处理器分别连接按键和显示器。本发明中的SDI监视器支持SD_SDI、HD_SDI、3G_SDI、6G_SDI和12G_SDI信号的多种视频格式的输入，同时也支持SD_SDI、HD_SDI、3G_SDI、6G_SDI和12G_SDI信号的多种视频格式的环出，具有强大的兼容性。
Description
技术领域
本发明涉及监视器显示技术领域，尤其涉及一种12G_SDI的监视器及其控制方法。
背景技术
随着科学技术的发展，图像、视频早已融入我们的生活中，被运用于各种场合，导致各种信号接口层出不穷，从最开始的模拟信号接口到现在的数字接口，从标清信号接口到高清信号接口。一种新的信号接口的出现总是为了弥补现有信号接口中存在的不足，往往那些存在较大缺陷的信号接口总是容易随着时间的流逝而被淘汰。然而，SDI接口从二十世纪八十年代末被国际电信联盟确定为广播电视的标准接口后，在全球广播电视行业得到了广泛的使用，且由于其自身的不断发展，到目前为止，SDI接口仍然具有举足轻重的地位。
SDI接口均符合SDI标准，SDI标准是广播电视的专业接口标准，是国际电信联盟ITU-T、电影和电视工程师协会SMPTE推荐的数字视音频信号传输标准。SDI接口的发展如图1所示，从最初的SD_SDI到HD_SDI，再到后来的3G、6G_SDI，发展到现在的12G_SDI，最大的变化在于SDI接口的数据传输速率越来越快。
SD_SDI接口，采用SMPTE259M标准，数据传输率为270Mb/s，主要的数字视频格式为525i60、625i60。3G_SDI接口，采用SMPTE 424M标准，数据传输率为2.97Gb/s，主要的数字视频格式为1080p50、1080p60。6G_SDI接口，采用SMPTE ST-2081标准，数据传输率为6Gb/s，主要的数字视频格式为2160p24、2160p30。12G_SDI接口，采用SMPTE ST-2082标准，数据传输率为12Gb/s，主要的数字视频格式为2160p50、2160p60。
12G_SDI接口以其快速的数据传输速率，一出现就深受行业的追捧，然而，目前市场上能够生产出具有12G_SDI接口的厂家极其有限，导致配备有12G_SDI接口的监视器价格高昂；一般12G_SDI监视器都是并行输入四路3G_SDI信号，再将其合成12G_SDI信号，或者是只有单个BNC接口直接输入12G_SDI信号，可选择的输入信号类型较单一，不适用于各种工作场合。
发明内容
本发明的目的在于克服现有技术的不足，提供一种12G_SDI的监视器及其控制方法。
本发明采用的技术方案是：
一种12G_SDI的监视器，其包括4个SDI输入接口、4个SDI输出接口、FPGA、中央处理器、内存、时钟振荡器和显示器，每个SDI输入接口通过一均衡器连接FPGA的输入端，每个SDI输出接口通过一驱动器连接FPGA的输出端，每个SDI输出接口连接一监视器，FPGA分别连接内存、时钟振荡器和中央处理器，中央处理器分别连接按键和显示器，
4个SDI输入接口包括2个3G_SDI信号输入接口和2个12G_SDI信号输入接口，4个SDI输出接口包括2个3G_SDI信号输出接口和2个12G_SDI信号输出接口，较高传输速率的SDI接口可以向下兼容传输速率较低的SDI信号；
均衡器用于将单端的高清SDI信号变成差分信号，驱动器用于加强线缆的驱动能力，FPGA用于将两路以上的非12G_SDI信号拼接为12G_SDI信号，内存用于存储FPGA接收或拼接的SDI信号，时钟振荡器用于提供稳定而精确的时钟，按键用于选择输入信号源以及修改显示器功能状态和参数设置，中央处理器获取按键的按键信息并输出至FPGA，显示器用于查看当前连接的监视器的工作状态。
驱动器提供标准的800mV峰峰值输出电压摆幅。
所述内存为ddr3或者ddr4内存。
中央处理器与FPGA通过串口方式通讯。
一种12G_SDI的监视器的控制方法，其包括以下步骤：
1）根据输入信号类型的不同采用不同的链路方式输入SDI信号，
当输入信号为12G_SDI信号时，采用单链路方式直接使用单根BNC线缆输入一路12G_SDI信号；
当输入信号为6G_SDI信号时，采用双链路方式用两根BNC线缆并行输入两路6G_SDI信号；
当输入信号为3G_SDI信号时，采用四链路方式用四根BNC线缆并行输入四路3G_SDI信号；
2）通过按键选择信号源输入的SDI输入接口，
3）FPGA接收并对输入的SDI信号进行前期的预处理，再将前期预处理完后的数据写入内存缓存；
4）当内存缓存完完整的一帧数据后，FPGA再将缓存的数据读出并根据输出SDI信号的要求做后期预处理；
当输出SDI信号的要求与输入的SDI信号格式相同时，FPGA读出内存中缓存的数据并输出至对应的SDI输出接口；
当输出SDI信号的要求为12G_SDI信号且输入的SDI信号为非12G_SDI信号时，FPGA读出内存中缓存的数据并将非12G_SDI信号拼接为12G_SDI信号，再输出至对应的SDI输出接口；
5）SDI输出接口的监视器反馈各自的工作状态并在显示器上显示。
步骤3）FPGA的前期的预处理包括判断输入的SDI信号类型。
步骤4）中FPGA基于SMPTE425-5标准使用2-sample方式将四链路3G_SDI信号拼接合成12G_SDI信号。
本发明采用以上技术方案，本发明中的12G_SDI信号的输入、环出包含了SMPTE标准中的三种方式，单链路的12G_SDI，双链路的6G_SDI和四链路的3G_SDI，且均符合SMPTE标准。可以与任意一种12G_SDI信号发生器连接，获得12G_SDI信号，而不必考虑信号发生器的12G_SDI信号的输出方式。
本发明的SDI监视器基本可以兼容所有类型的SDI信号输入、环出，尤其支持最新的12G_SDI信号的多种方式的输入、环出，具有很好的兼容性，可以适用于各种工作场合，避免了工作时需要携带多台监视器带来的不便。本发明中的SDI监视器支持SD_SDI、HD_SDI、3G_SDI、6G_SDI和12G_SDI信号的多种视频格式的输入，同时也支持SD_SDI、HD_SDI、3G_SDI、6G_SDI和12G_SDI信号的多种视频格式的环出，具有强大的兼容性。
附图说明
以下结合附图和具体实施方式对本发明做进一步详细说明；
图1为本发明一种12G_SDI的监视器的结构示意图；
图2为本发明一种12G_SDI的监视器的12G_SDI信号的三种获取方式示意图；
图3为本发明一种12G_SDI的监视器控制方法的流程示意图。
具体实施方式
如图1-3之一所示，本发明公开了一种12G_SDI的监视器，其包括4个SDI输入接口、4个SDI输出接口、FPGA、中央处理器、内存、时钟振荡器和显示器，每个SDI输入接口通过一均衡器连接FPGA的输入端，每个SDI输出接口通过一驱动器连接FPGA的输出端，每个SDI输出接口连接一监视器，FPGA分别连接内存、时钟振荡器和中央处理器，中央处理器分别连接按键和显示器，
4个SDI输入接口包括2个3G_SDI信号输入接口和2个12G_SDI信号输入接口，4个SDI输出接口包括2个3G_SDI信号输出接口和2个12G_SDI信号输出接口，且较高传输速率的SDI接口可以向下兼容传输速率较低的SDI信号。
均衡器用于将单端的高清SDI信号变成差分信号，无需额外的电路，简化了系统设计，降低系统成本；且均衡器内置自动速率检测电路，可以自动检测输入的SDI信号的速率，将输入信号的速率锁定为标准速率。
驱动器用于加强线缆的驱动能力，FPGA用于将两路以上的非12G_SDI信号拼接为12G_SDI信号，内存用于存储FPGA接收或拼接的SDI信号，时钟振荡器用于提供稳定而精确的时钟，按键用于选择输入信号源以及修改显示器功能状态和参数设置，中央处理器获取按键的按键信息并输出至FPGA，显示器用于查看当前连接的监视器的工作状态。
驱动器提供标准的800mV峰峰值输出电压摆幅，能够检测输入信号是否丢失。SDI信号传输中所需的均衡器、电缆驱动器均使用TI提供的专业芯片。
所述内存为ddr3或者ddr4内存，DDR3具有低成本、低功耗、高性能和高密度等特点。
中央处理器与FPGA通过串口方式通讯。
一种12G_SDI的监视器的控制方法，其包括以下步骤：
1）根据输入信号类型的不同采用不同的链路方式输入SDI信号，
当输入信号为12G_SDI信号时，采用单链路方式直接使用单根BNC线缆输入一路12G_SDI信号；
当输入信号为6G_SDI信号时，采用双链路方式用两根BNC线缆并行输入两路6G_SDI信号；
当输入信号为3G_SDI信号时，采用四链路方式用四根BNC线缆并行输入四路3G_SDI信号。
2）通过按键选择信号源输入的SDI输入接口，
3）FPGA接收并对输入的SDI信号进行前期的预处理，再将前期预处理完后的数据写入内存缓存；
4）当内存缓存完完整的一帧数据后，FPGA再将缓存的数据读出并根据输出SDI信号的要求做后期预处理；
当输出SDI信号的要求与输入的SDI信号格式相同时，FPGA读出内存中缓存的数据并输出至对应的SDI输出接口；
当输出SDI信号的要求为12G_SDI信号且输入的SDI信号为非12G_SDI信号时，FPGA读出内存中缓存的数据并将非12G_SDI信号拼接为12G_SDI信号，再输出至对应的SDI输出接口；
以四链路3G_SDI合成12G_SDI为例进行介绍，根据SMPTE425-5标准，将四链路3G_SDI合成12G_SDI有两种方式，分别为2-sample和square division。Square division——将源图像分割为四个子图像，每个子图像只是原图像的四分之一，使用这种方式组合成一帧图像时将产生一帧的延时。2-sample——将同一行上相邻的两个像素作为一个单位像素组，偶数行的像素组进行1、2交叉编号，奇数行的像素组进行3、4交叉编号，将编好号的像素组以一定顺序组成子图像，每个子图像分辨率为源图像分辨率的四分之一，但是每个子图像包含了源图像的所有内容，使用这种方式组合成一帧图像的延时只有两行，相对延迟较小，所以本发明中使用2-sample方式将四链路3G_SDI合成12G_SDI。
5）SDI输出接口的监视器反馈各自的工作状态并在显示器上显示。
步骤3）FPGA的前期的预处理包括判断输入的SDI信号类型。
步骤4）中FPGA基于SMPTE425-5标准使用2-sample方式将四链路3G_SDI信号拼接合成12G_SDI信号。
本发明中选择SDI接口，主要在于SDI接口在目前技术水平上与市场需求方面仍然存在着明显的优势。1、实时性的保障：SDI用来传送无压缩的数字视频信号，对信号的处理过程中避免了压缩环节所带来的延时，能够保证视频的实时传输，使得画面观看更加流畅；而IP传输时，由于网络延时的存在，信号传输常常具有延时，难以保证信号的实时性传输。2、视频的保真能力强：由于SDI使用的是无压缩模式的传输技术，视频保真能力强，尤其对于高清、超高清信号所要求的宽动态、白平衡、亮度、对比度等的高要求，使我们可以看到更加清晰流畅的画面；而IP传输时，需要先将视频进行打包压缩后再放到网络上进行传输，编码压缩后传输的视频经解码播放后，视频质量、图像清晰度远不如无压缩传送的SDI。3、系统的兼容性很强：SDI采用的是同轴75欧姆的电缆和BNC接头，与传统的模拟线路基本一致，可以方便快捷的将模拟系统升级为SDI。
本发明中的12G_SDI信号的输入、环出包含了SMPTE标准中的三种方式，单链路的12G_SDI，双链路的6G_SDI和四链路的3G_SDI，且均符合SMPTE标准。可以与任意一种12G_SDI信号发生器连接，获得12G_SDI信号，而不必考虑信号发生器的12G_SDI信号的输出方式。
本发明的SDI监视器基本可以兼容所有类型的SDI信号输入、环出，尤其支持最新的12G_SDI信号的多种方式的输入、环出，具有很好的兼容性，可以适用于各种工作场合，避免了工作时需要携带多台监视器带来的不便。本发明中的SDI监视器支持SD_SDI、HD_SDI、3G_SDI、6G_SDI和12G_SDI信号的多种视频格式的输入，同时也支持SD_SDI、HD_SDI、3G_SDI、6G_SDI和12G_SDI信号的多种视频格式的环出，具有强大的兼容性。
Claims (7)
1.一种12G_SDI的监视器，其特征在于：其包括4个SDI输入接口、4个SDI输出接口、FPGA、中央处理器、内存、时钟振荡器和显示器，每个SDI输入接口通过一均衡器连接FPGA的输入端，每个SDI输出接口通过一驱动器连接FPGA的输出端，每个SDI输出接口连接一监视器，FPGA分别连接内存、时钟振荡器和中央处理器，中央处理器分别连接按键和显示器，
4个SDI输入接口包括2个3G_SDI信号输入接口和2个12G_SDI信号输入接口，4个SDI输出接口包括2个3G_SDI信号输出接口和2个12G_SDI信号输出接口，高传输速率的SDI信号接口向下兼容传输低速率的SDI信号；
均衡器用于将单端的高清SDI信号变成差分信号，驱动器用于加强线缆的驱动能力，FPGA用于将两路以上的非12G_SDI信号拼接为12G_SDI信号，内存用于存储FPGA接收或拼接的SDI信号，时钟振荡器用于提供稳定而精确的时钟，按键用于选择输入信号源以及修改显示器功能状态和参数设置，中央处理器获取按键的按键信息并输出至FPGA，显示器用于查看当前连接的监视器的工作状态。
2.根据权利要求1所述的一种12G_SDI的监视器，其特征在于：所述驱动器提供标准的800mV峰峰值输出电压摆幅。
3.根据权利要求1所述的一种12G_SDI的监视器，其特征在于：所述内存为ddr3或者ddr4内存。
4.根据权利要求1所述的一种12G_SDI的监视器，其特征在于：所述中央处理器与FPGA通过串口方式通讯。
5.一种12G_SDI的监视器的控制方法，其特征在于：其包括以下步骤：
1）根据输入信号类型的不同采用不同的链路方式输入SDI信号，
当输入信号为12G_SDI信号时，采用单链路方式直接使用单根BNC线缆输入一路12G_SDI信号；
当输入信号为6G_SDI信号时，采用双链路方式用两根BNC线缆并行输入两路6G_SDI信号；
当输入信号为3G_SDI信号时，采用四链路方式用四根BNC线缆并行输入四路3G_SDI信号；
2）通过按键选择信号源输入的SDI输入接口，
3）FPGA接收并对输入的SDI信号进行前期的预处理，再将前期预处理完后的数据写入内存缓存；
4）当内存缓存完完整的一帧数据后，FPGA再将缓存的数据读出并根据输出SDI信号的要求做后期预处理；
当输出SDI信号的要求与输入的SDI信号格式相同时，FPGA读出内存中缓存的数据并输出至对应的SDI输出接口；
当输出SDI信号的要求为12G_SDI信号且输入的SDI信号为非12G_SDI信号时，FPGA读出内存中缓存的数据并将非12G_SDI信号拼接为12G_SDI信号，再输出至对应的SDI输出接口；
5）SDI输出接口的监视器反馈各自的工作状态并在显示器上显示。
6.根据权利要求1所述的一种12G_SDI的监视器的控制方法，其特征在于：步骤3）FPGA的前期的预处理包括判断输入的SDI信号类型。
7.根据权利要求1所述的一种12G_SDI的监视器的控制方法，其特征在于：步骤4）中FPGA基于SMPTE425-5标准使用2-sample方式将四链路3G_SDI信号拼接合成12G_SDI信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710899774.6A CN107566806A (zh) | 2017-09-28 | 2017-09-28 | 一种12g_sdi的监视器及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710899774.6A CN107566806A (zh) | 2017-09-28 | 2017-09-28 | 一种12g_sdi的监视器及其控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107566806A true CN107566806A (zh) | 2018-01-09 |
Family
ID=60983356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710899774.6A Pending CN107566806A (zh) | 2017-09-28 | 2017-09-28 | 一种12g_sdi的监视器及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107566806A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112312044A (zh) * | 2019-07-31 | 2021-02-02 | 西安诺瓦星云科技股份有限公司 | 视频接口模式检测方法、装置和系统以及显示控制器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201107856Y (zh) * | 2007-09-27 | 2008-08-27 | 深圳迈瑞生物医疗电子股份有限公司 | 一种数字医用录像设备 |
| CN101388992A (zh) * | 2007-09-14 | 2009-03-18 | 索尼株式会社 | 信息处理装置和信息处理方法 |
| KR101357182B1 (ko) * | 2013-12-27 | 2014-02-11 | 엘림광통신 주식회사 | 고속신호처리 hd sdi 영상 전송장치 |
| CN203632768U (zh) * | 2013-10-31 | 2014-06-04 | 深圳市朗驰欣创科技有限公司 | 一种画面拼接服务器 |
| CN106603889A (zh) * | 2017-02-08 | 2017-04-26 | 广州波视信息科技股份有限公司 | 一种基于fpga芯片模块的超高清vr固态延时器 |
-
2017
- 2017-09-28 CN CN201710899774.6A patent/CN107566806A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388992A (zh) * | 2007-09-14 | 2009-03-18 | 索尼株式会社 | 信息处理装置和信息处理方法 |
| CN201107856Y (zh) * | 2007-09-27 | 2008-08-27 | 深圳迈瑞生物医疗电子股份有限公司 | 一种数字医用录像设备 |
| CN203632768U (zh) * | 2013-10-31 | 2014-06-04 | 深圳市朗驰欣创科技有限公司 | 一种画面拼接服务器 |
| KR101357182B1 (ko) * | 2013-12-27 | 2014-02-11 | 엘림광통신 주식회사 | 고속신호처리 hd sdi 영상 전송장치 |
| CN106603889A (zh) * | 2017-02-08 | 2017-04-26 | 广州波视信息科技股份有限公司 | 一种基于fpga芯片模块的超高清vr固态延时器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112312044A (zh) * | 2019-07-31 | 2021-02-02 | 西安诺瓦星云科技股份有限公司 | 视频接口模式检测方法、装置和系统以及显示控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6921815B2 (ja) | エレメンタリーストリームから復号されたビデオコンテンツをディスプレイの特性に適応させる方法およびデバイス | |
| EP3707891B1 (en) | Method and device for generating a second image from a first image | |
| CN1697490B (zh) | 影像装置 | |
| CN103903568B (zh) | Led显示屏控制卡 | |
| CN105721818B (zh) | 一种信号转换方法及装置 | |
| CN103841389B (zh) | 一种视频播放方法及播放器 | |
| CN107277595A (zh) | 一种多路视频同步方法及装置 | |
| CN102929572A (zh) | 一种实现大屏幕多投影无缝拼接的方法及其拼接融合器 | |
| CN102843522B (zh) | 基于pcie的视频拼接处理卡、其控制系统及控制方法 | |
| US20140211094A1 (en) | Image transmitting circuit, image receiving circuit, communication system, and method of transmitting image | |
| CN107105185A (zh) | 视频信号的传输方法及装置 | |
| TWI354981B (en) | Method and related device of increasing efficiency | |
| CN112492247B (zh) | 一种基于lvds输入的视频显示设计方法 | |
| CN107566806A (zh) | 一种12g_sdi的监视器及其控制方法 | |
| CN107707829A (zh) | 一种基于fpga实现多接口智能sdi视频转换盒的方法 | |
| CN101207835B (zh) | 一种具有监测视频信号电平的监视器 | |
| CN105516633B (zh) | 一种图像处理系统 | |
| WO2021187292A1 (ja) | 送信装置、送信方法および受信装置 | |
| CN107659787A (zh) | 一种超高清sdi显示系统及其方法 | |
| CN113612938A (zh) | 一种多类型自适应分辨率的图像转换方法及装置 | |
| CN105357455A (zh) | 一种4k显示器一屏多显的方法及装置 | |
| CN101651843A (zh) | 产生电视测试信号的装置和方法 | |
| US20140325583A1 (en) | Video transmitter apparatus and video receiver apparatus, and video transmitting method and video receiving method | |
| CN101202868B (zh) | 用于多媒体接口的影音数据同步方法及其相关装置 | |
| US20220247891A1 (en) | Processing method and processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180109 |