CN103019639A - 一种多处理器拼接同步显示系统 - Google Patents

一种多处理器拼接同步显示系统 Download PDF

Info

Publication number
CN103019639A
CN103019639A CN2012104860953A CN201210486095A CN103019639A CN 103019639 A CN103019639 A CN 103019639A CN 2012104860953 A CN2012104860953 A CN 2012104860953A CN 201210486095 A CN201210486095 A CN 201210486095A CN 103019639 A CN103019639 A CN 103019639A
Authority
CN
China
Prior art keywords
clock
module
synchronous
local
synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104860953A
Other languages
English (en)
Other versions
CN103019639B (zh
Inventor
资义龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vtron Group Co Ltd
Original Assignee
Vtron Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vtron Technologies Ltd filed Critical Vtron Technologies Ltd
Priority to CN201210486095.3A priority Critical patent/CN103019639B/zh
Publication of CN103019639A publication Critical patent/CN103019639A/zh
Application granted granted Critical
Publication of CN103019639B publication Critical patent/CN103019639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开一种多处理器拼接同步显示系统,包括一台或多台级联串联的多屏主机同步系统,多屏主机同步系统包括顺次连接的环入时钟模块、环入时钟解码模块、本地时钟同步产生源模块、环出时钟驱动模块和环出时钟模块,还包括与本地时钟同步产生源模块连接的发生源判断电路和显卡同步信号接口,其本地时钟同步产生源模块的输出端与显卡同步信号接口连接。通过本同步系统,可保障单机多卡或者多机多卡从硬件上支持在应用输出内容同步,从而使图象内容在超高分辨率显示应用中不因个别显卡输出影响整体显示动态内容的同步和流畅感,真正从硬件上实现同步处理。

Description

一种多处理器拼接同步显示系统
技术领域
本发明涉及拼接显示技术,特别涉及一种多处理器拼接显示系统。
背景技术
目前显卡规模应用在主机系统呈现单卡单通道输出居多,其动态画面显示的同步基本不会出现问题;然在多屏显示拼接墙专业应用中,单卡单通道输出不能满足,最广泛应用莫过于多显卡形成多通道输出应用,这给整体画面高速动态显示提出更高的质量要求,在运行多屏演示高清、3D和2D等业务时,其多画面显示的一致性和同步性成为应用质量评价的重要点。
随着计算机技术、网络通信技术的进步,组建分布式网络化应用系统,提高测试效率、共享信息资源,已成为现代大型计算机系统发展的方向。多机多显卡多屏应用系统也称分布式应用系统,该同步是通过网络等通信媒介把分布独立完成特定功能的计算机设备连接起来,以达到业务资源动态运行整体流畅、同步。时钟同步是分布式系统的核心技术之一,其目的是维护一个全局一致的物理或逻辑时钟,使得系统内各个节点中与时间有关的信息、事件及行为有一个全局一致的解释。
当前多显卡多通道等多屏系统应用中,绝大多数采用多显卡配置在一台主机中,显卡与显卡之间未设计同步,个别设计同步其工作时,按统一时钟源发出同步信号,使显卡输出保持同步,如图1。这种设计可以保障系统各块显卡之间的输出同步,但具备以下缺点:(1)在支持多张显卡应用上,其系统效能降低,导致图像同步但应用业务体现不了高性能;(2)同步缓存设计很大,增加成本;(3)扩展上存在问题。
个别集成厂家在硬件上没有集成设计能力,故在软件设计时应用在多屏时特别是多节点系统组成多屏上的应用设计同步,比如分布式软件,这种方案可使各节点中软件运行部分之间按一定的软件协议进行同时输出,俗称软同步,如图2所示。这种在分布式软件中,采用该同步设计无疑会使用软件业务运行在各个节点之间更流畅,但其缺点也明显:1)该同步针对该软件,换了其它软件运行其也不能同步;2)对于快速业务处理及显示,其不同步现象还是很明显的。目前显卡规模应用在主机系统呈现单卡单通道输出居多,其动态画面显示的同步基本不会出现问题;然在多屏显示拼接墙专业应用中,单卡单通道输出不能满足,最广泛应用莫过于多显卡形成多通道输出应用,这给整体画面高速动态显示提出更高的质量要求,在运行多屏演示高清、3D和2D等业务时,其多画面显示的一致性和同步性成为应用质量评价的重要点。
随着计算机技术、网络通信技术的进步,组建分布式网络化应用系统,提高测试效率、共享信息资源,已成为现代大型计算机系统发展的方向。多机多显卡多屏应用系统也称分布式应用系统,该同步是通过网络等通信媒介把分布独立完成特定功能的计算机设备连接起来,以达到业务资源动态运行整体流畅、同步。时钟同步是分布式系统的核心技术之一,其目的是维护一个全局一致的物理或逻辑时钟,使得系统内各个节点中与时间有关的信息、事件及行为有一个全局一致的解释。
当前多显卡多通道等多屏系统应用中,绝大多数采用多显卡配置在一台主机中,显卡与显卡之间未设计同步,个别设计同步其工作时,按统一时钟源发出同步信号,使显卡输出保持同步,如图1。这种设计可以保障系统各块显卡之间的输出同步,但具备以下缺点:(1)在支持多张显卡应用上,其系统效能降低,导致图像同步但应用业务体现不了高性能;(2)同步缓存设计很大,增加成本;(3)扩展上存在问题。
个别集成厂家在硬件上没有集成设计能力,故在软件设计时应用在多屏时特别是多节点系统组成多屏上的应用设计同步,比如分布式软件,这种方案可使各节点中软件运行部分之间按一定的软件协议进行同时输出,俗称软同步,如图2所示。这种在分布式软件中,采用该同步设计无疑会使用软件业务运行在各个节点之间更流畅,但其缺点也明显:1)该同步针对该软件,换了其它软件运行其也不能同步;2)对于快速业务处理及显示,其不同步现象还是很明显的。
发明内容
本发明的目的在于提出一种多处理器拼接同步显示系统,实现单台或多台主机内多个独立显卡输出信号的帧同步,保证多个独立显卡的显示是同步无视觉差的。
本发明提出的多处理器拼接同步显示系统,包括一台或多台级联串联的多屏主机同步系统,所述多屏主机同步系统包括顺次连接的环入时钟模块、环入时钟解码模块、本地时钟同步产生源模块、环出时钟驱动模块和环出时钟模块,还包括与本地时钟同步产生源模块连接的发生源判断电路和显卡同步信号接口,其本地时钟同步产生源模块的输出端与显卡同步信号接口连接;
其中环入时钟模块环入本地或异地同步时钟信号,当为异地同步时钟信号时,环入时钟解码模块对异地同步时钟信号进行解码后通过本地时钟同步产生源模块输入发生源判断电路,否则直接通过本地时钟同步产生源模块输入发生源判断电路;
发生源判断电路确定是否驱动本地同步时钟信号产生源模块,当发生源判断电路驱动本地同步时钟信号产生源模块工作,本地同步时钟信号产生源模块产生基准同步时钟信号输送至显卡同步信号接口,并输送至环出时钟驱动模块驱动环出时钟模块;当发生源判断电路不驱动本地同步时钟信号产生源模块工作时,本地同步时钟信号产生源模块将同步时钟信号输送至显卡同步信号接口。
本发明的技术方案:一台或多台级联串联的多屏主机同步系统,共有特点是多屏主机同步系统的本身设备做为同步信号源并产生同步时钟,采用本地时钟同步产生源模块产生同步时钟信号,保证各个显卡内的时钟实现同步。从硬件上支持在应用输出内容同步,从而使图像内容在超高分辨率显示应用中不因个别显卡输出影响整体显示动态内容的同步和流畅感,真正从硬件上实现同步处理。
附图说明
图1为现有技术中件多屏显示的示意图;
图2为现有技术中软实现多屏显示的示意图;
图3为本发明单处理器多显卡多屏保障同步输出示意图;
图4为本发明多处理器多显卡多屏保障同步输出示意图;
图5为本发明的实现框图。
具体实施方式
如图3所示,单机多显卡多屏保障同步输出示意图,如图4所示,多机多显卡多屏保障同步输出示意图。
如5所示,一种多处理器拼接同步显示系统,包括N台级联串联的多屏主机同步系统,多屏主机同步系统包括顺次连接的CAT接口环入时钟模块、环入时钟解码模块、本地时钟同步产生源模块、环出时钟驱动模块和CAT接口环出时钟模块,还包括与本地时钟同步产生源模块连接的Master/Slave Timing发生源判断电路和显卡同步信号接口,其本地时钟同步产生源模块的输出端与显卡同步信号接口连接。其中显卡同步信号接口包括第1块显示同步信号接口、第2块显示同步信号接口、……、第8块显示同步信号接口。
其中环入时钟模块环入本地或异地同步时钟信号,当为异地同步时钟信号时,环入时钟解码模块对异地同步时钟信号进行解码后通过本地时钟同步产生源模块输入发生源判断电路,否则直接通过本地时钟同步产生源模块输入发生源判断电路;
发生源判断电路确定是否驱动本地同步时钟信号产生源模块,当发生源判断电路驱动本地同步时钟信号产生源模块工作,本地同步时钟信号产生源模块产生基准同步时钟信号输送至显卡同步信号接口,并输送至环出时钟驱动模块驱动环出时钟模块;当发生源判断电路不驱动本地同步时钟信号产生源模块工作时,本地同步时钟信号产生源模块将同步时钟信号输送至显卡同步信号接口。
本实施例的工作原理:
本地或者异地的同步时钟信号通过CAT接口环入时钟模块环入进本发明的同步显示系统,环入时钟解码模块对来自异地的同步时钟信号进行解码,并通过环出时钟驱动模块将同步时钟信号驱动至CAT接口环出时钟模块,从而环出到其它多卡输出的主机系统。
Master/Slave Timing发生源判断电路是根据环入时钟解码模块的解码信息判断是否驱动本地同步时钟信号产生源模块工作,其具体过程为:应用前通过手动硬件设置,当Master/Slave Timing发生源判断电路判断为本地为Master Timing状态时,则驱动本地同步时钟信号产生源模块的晶振电路产生基准同步时钟输出给显卡同步信号接口,且基准同步时钟通过环出时钟驱动模块输出至下一级多屏主机同步系统;当Master/Slave Timing发生源判断电路判断本地为Slave Timing状态时,本地同步时钟信号产生源模块接收环入时钟解码模块的同步时钟解码后输出给显卡同步信号接口,并通过环出时钟驱动模块驱动环出时钟模块。
同步时钟信号保障在产生符合显卡工作的基准时钟信号时,使得整个多显卡同步系统内工作的显卡都采用统一的时钟信号源。帧同步锁相可从标准外置同步信号发生器接入,但如不需要外部设备与多机多显卡应用系统互联同步,则可不涉及。
Master/Slave Timing发生源判断电路内置有与非门逻辑电路,根据从环入时钟解码模块获取的解码信息得到一定逻辑状态,如00、01、10或11,设定11状态为Master Timing状态,其余状态为Slave Timing状态。如需要帧同步锁相外部设备要与本同步应用系统互联同步,则本同步应用系统的同步全部置非11状态即可。

Claims (6)

1.一种多处理器拼接同步显示系统,其特征在于包括包括一台或多台级联串联的多屏主机同步系统,所述多屏主机同步系统包括顺次连接的环入时钟模块、环入时钟解码模块、本地时钟同步产生源模块、环出时钟驱动模块和环出时钟模块,还包括与本地时钟同步产生源模块连接的发生源判断电路和显卡同步信号接口,其本地时钟同步产生源模块的输出端与显卡同步信号接口连接;
其中环入时钟模块环入本地或异地同步时钟信号,当为异地同步时钟信号时,环入时钟解码模块对异地同步时钟信号进行解码后通过本地时钟同步产生源模块输入发生源判断电路,否则直接通过本地时钟同步产生源模块输入发生源判断电路;
发生源判断电路确定是否驱动本地同步时钟信号产生源模块,当发生源判断电路驱动本地同步时钟信号产生源模块工作,本地同步时钟信号产生源模块产生基准同步时钟信号输送至显卡同步信号接口,并输送至环出时钟驱动模块驱动环出时钟模块;当发生源判断电路不驱动本地同步时钟信号产生源模块工作时,本地同步时钟信号产生源模块将同步时钟信号输送至显卡同步信号接口。
2.根据权利要求1所述多处理器拼接同步显示系统,其特征在于所述发生源判断电路为Master/Slave Timing发生源判断电路。
3.根据权利要求2所述多处理器拼接同步显示系统,其特征在于所述Master/Slave Timing发生源判断电路判断为本地为Master Timing状态时,则驱动所述本地同步时钟信号产生源模块产生基准同步时钟信号输出给所述显卡同步信号接口,且基准同步时钟信号通过所述环出时钟驱动模块输出至下一级多屏主机同步系统;
所述Master/Slave Timing发生源判断电路判断本地为Slave Timing状态时,所述本地同步时钟信号产生源模块接收所述环入时钟解码模块的同步时钟解码信号后输出给所述显卡同步信号接口,并通过所述环出时钟驱动模块驱动所述环出时钟模块。
4.根据权利要求3所述多处理器拼接同步显示系统,其特征在于所述Master/Slave Timing发生源判断电路判断为本地为Master Timing状态时,所述本地同步时钟信号产生源模块是由晶振电路产生基准同步时钟的。
5.根据权利要求4所述多处理器拼接同步显示系统,其特征在于所述环入时钟模块为CAT接口环入时钟模块,环出时钟模块为CAT接口环处时钟模块。
6.根据权利要求5所述多处理器拼接同步显示系统,其特征在于所述一台多屏主机同步系统对应8个显卡同步信号接口。
CN201210486095.3A 2012-11-26 2012-11-26 一种多处理器拼接同步显示系统 Active CN103019639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210486095.3A CN103019639B (zh) 2012-11-26 2012-11-26 一种多处理器拼接同步显示系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210486095.3A CN103019639B (zh) 2012-11-26 2012-11-26 一种多处理器拼接同步显示系统

Publications (2)

Publication Number Publication Date
CN103019639A true CN103019639A (zh) 2013-04-03
CN103019639B CN103019639B (zh) 2016-03-30

Family

ID=47968283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210486095.3A Active CN103019639B (zh) 2012-11-26 2012-11-26 一种多处理器拼接同步显示系统

Country Status (1)

Country Link
CN (1) CN103019639B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104811658A (zh) * 2014-12-26 2015-07-29 山东巨洋神州信息技术有限公司 基于光纤分布式显示系统的影像智能同步方法
CN105335329A (zh) * 2015-12-04 2016-02-17 广东威创视讯科技股份有限公司 处理器级联方法和系统
CN105812297A (zh) * 2014-12-30 2016-07-27 联芯科技有限公司 基带芯片、基带芯片系统、及进行let性能扩展的方法
CN106415653A (zh) * 2014-10-23 2017-02-15 华为技术有限公司 一种电子设备和图形处理器卡
CN111586454A (zh) * 2020-05-21 2020-08-25 上海大因多媒体技术有限公司 一种大屏拼接同步方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194969A1 (en) * 2006-02-22 2007-08-23 Analog Devices, Inc. Spectrally-adjusted sampling methods and structures for digital displays
CN101776985A (zh) * 2009-12-29 2010-07-14 广东威创视讯科技股份有限公司 同步显示装置、同步拼接显示系统及其同步显示方法
CN202217260U (zh) * 2011-09-08 2012-05-09 福州瑞芯微电子有限公司 一种多屏幕显示控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194969A1 (en) * 2006-02-22 2007-08-23 Analog Devices, Inc. Spectrally-adjusted sampling methods and structures for digital displays
CN101776985A (zh) * 2009-12-29 2010-07-14 广东威创视讯科技股份有限公司 同步显示装置、同步拼接显示系统及其同步显示方法
CN202217260U (zh) * 2011-09-08 2012-05-09 福州瑞芯微电子有限公司 一种多屏幕显示控制器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415653A (zh) * 2014-10-23 2017-02-15 华为技术有限公司 一种电子设备和图形处理器卡
CN106415653B (zh) * 2014-10-23 2019-10-22 华为技术有限公司 一种电子设备和图形处理器卡
CN104811658A (zh) * 2014-12-26 2015-07-29 山东巨洋神州信息技术有限公司 基于光纤分布式显示系统的影像智能同步方法
CN104811658B (zh) * 2014-12-26 2017-12-26 山东巨洋神州信息技术有限公司 基于光纤分布式显示系统的影像智能同步方法
CN105812297A (zh) * 2014-12-30 2016-07-27 联芯科技有限公司 基带芯片、基带芯片系统、及进行let性能扩展的方法
CN105812297B (zh) * 2014-12-30 2019-06-14 辰芯科技有限公司 基带芯片、基带芯片系统、及进行lte性能扩展的方法
CN105335329A (zh) * 2015-12-04 2016-02-17 广东威创视讯科技股份有限公司 处理器级联方法和系统
CN105335329B (zh) * 2015-12-04 2018-11-02 广东威创视讯科技股份有限公司 处理器级联方法和系统
CN111586454A (zh) * 2020-05-21 2020-08-25 上海大因多媒体技术有限公司 一种大屏拼接同步方法及系统

Also Published As

Publication number Publication date
CN103019639B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
JP6401716B2 (ja) スプライススクリーンの立体表示の同期信号処理方法及び装置、スプライススクリーン
CN103021378B (zh) 一种多屏拼接显示装置和方法
US20150002739A1 (en) Image display system and image processing method capable of supporting uhd video/image data display
CN102262523B (zh) 显示卡、多屏幕显示系统、以及多屏幕同步显示方法
CN103019639B (zh) 一种多处理器拼接同步显示系统
CN103795979A (zh) 一种分布式图像拼接同步的方法和装置
EP3082334A1 (en) Data processing method and device for led television, and led television
KR20170028165A (ko) 영상처리장치 및 그 제어방법
CN101776985B (zh) 同步显示装置、同步拼接显示系统及其同步显示方法
CN113271392B (zh) 一种视频图像同步处理方法、设备、系统以及存储介质
CN105430296A (zh) 一种高清视频多画面分割裂屏显示的解决方法
CN111988552B (zh) 图像输出控制方法及装置和视频处理设备
CN111355861A (zh) 一种多屏视频同步拼接装置和方法
CN103838533B (zh) 计算机集群拼接显示系统中图形信号的同步方法及同步卡
CN111638861B (zh) 一种拼接墙信号同步方法及装置
CN103503466A (zh) 用于在数字像素线缆上进行快速数据递送的方法和装置
CN109548236B (zh) 一种led照明系统的主控制器及其在pcb上的布局设计
CN102026014B (zh) 可切换2d/3d模式的显示系统及其显示方法
CN110166733B (zh) 预监方法及装置、输出盒、服务器、拼接系统
CN103826081A (zh) 一种双链路dvi信号的产生系统
CN112309311B (zh) 显示控制方法、装置和显示控制卡以及计算机可读介质
CN105022600A (zh) 计算机集群拼接显示系统中的图形同步设备及同步方法
CN106601187A (zh) 显示控制装置、控制卡、显示装置及其控制方法
CN210606585U (zh) 车机显示演示装置
CN111385521B (zh) 一种用户界面分布式显示的方法及解码设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Kezhu road high tech Industrial Development Zone, Guangzhou city of Guangdong Province, No. 233 510670

Patentee after: Wei Chong group Limited by Share Ltd

Address before: 510663 No. 6, color road, hi tech Industrial Development Zone, Guangdong, Guangzhou, China

Patentee before: Guangdong Weichuangshixun Science and Technology Co., Ltd.

CP03 Change of name, title or address