CN105812297B - 基带芯片、基带芯片系统、及进行lte性能扩展的方法 - Google Patents

Abstract

本发明实施例公开了基带芯片、基带芯片系统、及进行LTE性能扩展的方法，基带芯片包括：高速数据交互接口，同步接口，以及基带处理器；所述同步接口用于收发时钟同步信号；所述高速数据交互接口用于进行数据交换；所述基带处理器用于基于所述同步接口接收的同步信号对所述高速数据交互接口与其他基带芯片进行数据交换的过程以及基带信号处理过程进行时间同步控制，能在终端基带芯片设计中，通过特殊设计，在几乎不增加芯片成本的前堤下实现终端性能的扩展。

Description

基带芯片、基带芯片系统、及进行LTE性能扩展的方法

技术领域

本发明涉及通信技术领域，具体涉及基带芯片、基带芯片系统、及进行LTE性能扩展的方法。

背景技术

对于蜂窝移动通信系统，在通常情况下，相对上行来说，下行的吞吐率往往是通信系统的瓶颈所在。在终端解决方案中，由于芯片出货量巨大，因此，芯片成本控制至关重要，也是芯片设计者考虑的主要因素之一，而芯片的成本与芯片的处理能力又是一对矛盾，不可兼得，对于LTE(Long Term Evolution，长期演进)上行CA(Carrier Aggregation,载波聚合)特性，设计者就面临这样的问题：如果支持这个特性，则芯片成本会付出一定代价，而有此需求的客户又可能是一个小众市场，比如石油、电力、煤炭等行业应用，但这个小众市场对终端成本又并不敏感。从实际情况看，大多数终端芯片设计者都放弃了上行CA这个特性，仅少数走高端路线的芯片设计者可以支持这个特性，但在芯片成本上付出了代价，其售价当然也处于较高位置。

对于LTE上行CA，现有商用终端基带芯片几乎都不支持，以支持LTE Category 4、2Rx1Tx能力的终端为例，图1给出了现有的不支持上行CA的商用终端芯片的系统框图，可以作为分析比较的基线，称为现有方案一。图1中以模拟射频芯片和基带芯片间的接口RF-BB接口为例，在基带芯片框图中，ADC0、ADC1分别对来自两根天线(AN_0,AN_1)的下行信号进行模拟域到数字域变换，DAC负责将来自DSP的上行信号从数字域变换到模拟域并送给RFIC(Radio Frequency Integrated Circuit，射频芯片)发射通道；DSP负责系统物理层的上下行信号处理、控制及高层协议栈处理；LTE_U HWA是基带芯片中处理LTE上行信号的硬件加速器，包括符号级和比特级加速；APP为应用处理器，可以在基带芯片中，也可以不在基带芯片中。

对于现有的支持上行CA(包括inter-band\intra-band CA)的基带芯片，其终端系统框图如图2所示，称为现有方案二，基带芯片框图中各子框图之功能作用与基线框图并无区别。

对于基带芯片来说，与基线实现相比，存在如下问题：

(1)射频接口及通道能力需要增强，如RF-BB采用模拟接口，则在基带芯片中需增加一路DAC及相应的发射通道数字前端处理能力，如图2所示，如果RF-BB接口采用数字接口，则该接口通道或能力需要增强。

(2)由于DSP要对两路载波进行编码、调制等物理处理，相对于一路载波，处理能力显然需要相应提升。

(3)上行硬件加速器通常设计两套用于两路载波的处理。

对于现有方案一，其技术缺点为不支持上行CA。对于现有方案二，其以显著增加基带芯片成本为代价支持了LTE上行CA特性，但面对LTE终端主流市场不需要上行CA特性时，芯片成本对市场竞争力产生显著负面影响。

发明内容

有鉴于此，本发明实施例提供一种基带芯片、基带芯片系统、及进行LTE性能扩展的方法，以实现对终端性能进行扩展。

本发明实施例采用以下技术方案：

第一方面，本发明实施例提供了一种基带芯片，包括：

高速数据交互接口，同步接口，以及基带处理器；

所述同步接口用于收发时钟同步信号；

所述高速数据交互接口用于进行高速率数据交换；

所述基带处理器用于基于所述同步接口接收的同步信号对所述高速数据交互接口与其他基带芯片进行数据交换的过程以及基带信号处理过程进行时间同步控制

第二方面，本发明实施例还提供了一种基带芯片系统，包括：

如第一方面所述的第一基带芯片和第二基带芯片，以及第一射频集成电路和第二射频集成电路；

所述第一射频集成电路与所述第一基带芯片连接，所述第二射频集成电路与所述第二基带芯片连接；

所述第一基带芯片的同步接口与所述第二基带芯片的同步接口连接；

所述第一基带芯片的高速数据交互接口与所述第二基带芯片的高速数据交互接口连接。

第三方面，本发明实施例还提供了一种进行LTE性能扩展的方法，所述方法基于如权利要求4-7任一所述的基带芯片系统，包括：

终端的基带芯片系统中第一基带芯片通过所述第一基带芯片的同步接口触发启动定时同步过程，以实现第一基带芯片和第二基带芯片之间的时间同步；

所述第一基带芯片进行基带信号处理和第一射频集成电路的控制，并按照预设时间间隔，将预设性能扩展所对应的数据通过高速数据交互接口发送给第二基带芯片，并且第一基带芯片将处理数据所必须的控制参数通过高速数据接口传输给第二基带芯片；

第二基带芯片根据第一基带芯片传递的控制参数对接收到的数据进行基带处理，并且在指定的时间点将处理结果从基带芯片系统的第二射频集成电路发送到空口。

本发明实施例提出的技术方案的有益技术效果是：

本发明实施例通过对基带芯片进行改进，改进后的基带芯片包括高速数据交互接口，同步接口，以及基带处理器，能实现两个芯片的级联使用来在几乎不增加芯片成本的前堤下实现终端能力和特性方面的扩展，比如上行多CA能力扩展、上行发射分集能力扩展、上行多输入多输出MIMO能力扩展、下行多输入多输出MIMO能力扩展、下行多CA能力扩展等。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。

图1是现有技术中不支持上行CA的终端芯片的系统框图；

图2是现有技术中支持上行CA的终端芯片的系统框图；

图3是本发明具体实施例一所述的终端的基带芯片的结构框图；

图4是本发明具体实施例一所述的终端的基带芯片的高速数据交互接口简图；

图5是本发明具体实施例二所述的终端的基带芯片系统结构框图；

图6是本发明具体实施例二所述的基带芯片系统的两个基带芯片的高速数据交互接口之间的接口连接示意图；

图7是本发明具体实施例二所述的基带芯片系统的两个基带芯片的同步接口之间的接口连接示意图；

图8是本发明具体实施例三所述的进行LTE性能扩展的方法流程图。

具体实施方式

为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。

实施例一

图3是本发明具体实施例一所述的终端的基带芯片的结构框图，本实施例可适用于对无线通信终端进行能力和特性扩展的情况，如图3所示，本实施例所述的基带芯片包括：

高速数据交互接口，同步接口，以及基带处理器；

所述同步接口用于收发时钟同步信号；

所述高速数据交互接口用于进行数据交换；

所述基带处理器用于基于所述同步接口接收的同步信号对所述高速数据交互接口与其他基带芯片进行数据交换的过程以及基带信号处理过程进行时间同步控制。

本实施例通过对现有技术中的基带芯片进行改进，改进后的基带芯片包括高速数据交互接口，同步接口，以及基带处理器，能实现两个芯片的级联使用来在几乎不增加芯片成本的前堤下实现终端能力和特性方面的扩展，例如上行多CA能力扩展、上行发射分集能力扩展、上行多输入多输出MIMO能力扩展、下行多输入多输出MIMO能力扩展、下行多CA能力扩展等。

具体地，本实施例所述的高速数据交互接口可为如图4所示的形式，如图4所示，所述高速数据交互接口包括数据总线接口、控制总线接口、以及时钟信号收发接口。

所述高速数据交互接口可支持主从模式Master-Slave，可分别将一个基带芯片设置为主模式，一个基带芯片设置为从模式，将所述两个基带芯片级联起来，形成基带芯片系统，该基带芯片系统可用于实现终端能力和特性方面的扩展。

实施例二

图5是本实施例所述的终端的基带芯片系统结构框图，如图5所示，本实施例所述的基带芯片系统包括：

如实施例一所述的两块基带芯片，所述两块基带芯片分别称为第一基带芯片和第二基带芯片；

第一射频集成电路和第二射频集成电路；

所述第一射频集成电路与所述第一基带芯片连接，所述第二射频集成电路与所述第二基带芯片连接；

所述第一基带芯片的同步接口与所述第二基带芯片的同步接口连接；

所述第一基带芯片的高速数据交互接口与所述第二基带芯片的高速数据交互接口连接；

所述第一基带芯片和所述第二基带芯片均与射频前端连接。

本实施例中，所述第一基带芯片为设置为主模式(Master)的基带芯片，所述第二基带芯片为设置为从模式(Slave)的基带芯片。

图6提供了所述第一基带芯片的高速数据交互接口与所述第二基带芯片的高速数据交互接口之间的一种具体连接方式，图6所述的基带芯片系统的两个基带芯片的高速数据交互接口之间的接口连接示意图中：

req信号为请求信号；

ack信号为

data_en，用于指示当前data上传输的是数据；

cmd_en，用于指示当前data上传输的是指令；

data[31:0]：双向数据信号；

clk，时钟信号，数据的输出端用时钟的下降沿输出，接收端用上升沿采样；

frm_head，帧头信号，用于指示数据包的包头。

data_busy，由接收方到发送方，表示接收方的数据信号是否为忙碌状态；

cmd_busy，由接收方到发送方，表示接收方的命令信号是否为忙碌状态。

高速互联接口可实现高速率数据交换，例如，当时钟达到200MHz(若采用双边沿只需100MHz)时，理论数据吞吐率达800MB/S。

数据引擎包含直接内存存取DMA、先入先出FIFO、及相应控制逻辑，自动实现数据在DDR和FIFO之间进行数据搬移，同时自动将FIFO中数据发送给另一方基带处理器，详细实现可以灵活多样，此处不再赘述述。

仲裁器负责传输方向仲裁，即从第一基带处理器向第二基带处理器或从第二基带处理器向第一基带处理器传输数据。当本地有数据或命令需要发送时，请求模块发出请求信号。

同步接口的功能是实现两个处理器之间时间严格同步，即两个处理器可基于此同步接口实现同时发送或接收。图7提供了所述第一基带芯片的同步接口与所述第二基带芯片的同步接口之间的一种具体连接方式，图7所述的基带芯片系统的两个基带芯片的同步接口之间的接口连接示意图中：

所述第一基带芯片和第二基带芯片包括数字信号处理器DSP，所述第一基带芯片和第二基带芯片的同步接口包括时间序列器、绝对计数器、以及寄存器；

所述第一基带芯片的高速数据交互接口设置为主模式，所述第二基带芯片的高速数据交互接口设置为从模式时：所述第一基带芯片高速数据交互接口设置为主模式，所述第二基带芯片高速数据交互接口设置为从模式；

所述第一基带芯片的DSP用于向所述第二基带芯片的DSP输出中断信号，并向所述第一基带芯片的时间序列器发送中断信号；

所述第一基带芯片的时间序列器用于向所述第二基带芯片的绝对计数器发送触发信号，并同时向所述第二基带芯片的DSP发送中断信号；

所述第二基带芯片的绝对计数器用于在接收到所述触发信号时，将所述第二基带芯片的绝对时间值发送到所述第二基带芯片的寄存器中；

所述第二基带芯片的寄存器用于将所述绝对时间值锁存起来，并将所述绝对时间值发送到所述第二基带芯片的DSP，以使所述第一基带芯片与所述第二基带芯片进行时间同步。

需要说明的是，所述第一基带芯片的时间序列器用于向所述第二基带芯片的绝对计数器发送触发信号具体包括：

所述第一基带芯片的时间序列器用于周期性地向所述第二基带芯片的绝对计数器发送用于调整或控制信息收发的基准时间。

具体地，为所述第二基带芯片的当前绝对时间值加上同步时所述第二基带芯片的绝对时间值与所述第一基带芯片绝对时间值之间的时间差值，，还可以为所述第二基带芯片根据所述时间差值对自身时间进行校准后的校准值。

图中GPI为输入信号，GPO为输出信号，时间序列器作用是调整或控制接发基准时间，绝对时间计数器作用是为系统提供绝对时间计数。

第一基带处理器与第二基带处理器之间时间同步过程如下：

(1)第一基带处理器在某本地时间T0通过时间序列器用GPO2输出触发第二基带处理器的绝对时间计数器，使绝对时间计数器中绝对时间值锁存到寄存器中。

(2)第一基带处理器通过GPO1中断第二基带处理器，告诉第二基带处理器将已锁存的对时间计数器值发给基带处理器1。

(3)第二基带处理器将已锁存的对时间计数器值通过高速互连接口或其它接口发给第一基带处理器。

下面给出基于本发明的技术方案的系统原理如下：

图5是本实施例所述的终端的基带芯片系统结构框图，在本实施例中，采用两套通过高速数据交互接口和同步接口互连的基带芯片。其中第一基带芯片设置为主模式作为主芯片(Master)，第二基带芯片设置为从模式作为从芯片(Slave)，由第一基带芯片负责控制第二基带芯片的工作方式。终端的高层协议栈软件运行在第一基带芯片上，而物理层协议栈软件(含基带信号处理、射频驱动控制)以两个独立副本的方式并行运行在第一基带芯片和第二基带芯片上。

实施例三

本实施例提出了一种进行LTE性能扩展的方法，所述方法基于实施例二所述的基带芯片系统，图8是本实施例所述的进行LTE性能扩展的方法流程图，如图8所示，本实施例所述的进行LTE性能扩展的方法包括：

S801、终端的基带芯片系统中第一基带芯片通过所述第一基带芯片的同步接口触发启动定时同步过程，以实现第一基带芯片和第二基带芯片之间的时间同步。

终端开机后，控制所述终端的基带芯片系统中第一基带芯片驻留长期演进LTE小区,控制所述终端遵循3GPP LTE规范的要求进行空闲态下的流程处理。

当终端转入连接态发起业务时，若所述终端根据网络侧下发的配置需要工作在预设性能扩展的配置下，则运行在第一基带芯片上的协议栈软件通过前文介绍的同步接口，触发启动定时同步过程，实现第一基带芯片和第二基带芯片之间定时同步。

进一步地，若所述终端不需要工作在预设性能扩展的配置下，则控制所述终端依据3GPP LTE规范的要求进行业务下的信号处理，所述信号处理结束转入空闲态之后。

具体地，依据3GPP LTE规范的要求进行业务下的信号处理具体包括：依据3GPPLTE规范的要求进行业务下的信号收发、编译码、测量、切换。

S802、所述第一基带芯片进行基带信号处理和第一射频集成电路的控制，并按照预设时间间隔，将预设性能扩展所对应的数据通过高速数据交互接口发送给第二基带芯片，并且第一基带芯片将处理数据所必须的控制参数通过高速数据接口传输给第二基带芯片。

所述第一基带芯片的物理层协议栈软件负责实现基带信号处理和第一射频集成电路的控制。

第一基带芯片按照预设时间间隔，将预设性能扩展所对应的数据通过高速数据接口发送给第二基带芯片；同步地，第一基带芯片将物理层协议栈处理上行数据所必须的控制参数通过高速数据接口传输给第二基带芯片。

其中，所述控制参数可包括编码方式、调制方式、以及空口发送时间点等。

S803、第二基带芯片根据第一基带芯片传递的控制参数对接收到的数据进行基带处理，并且在指定的时间点将处理结果从基带芯片系统的第二射频集成电路发送到空口。

第二基带芯片根据第一基带芯片传递的控制参数进行基带处理，并且在指定的时间点从射频芯片第二射频集成电路发送到空口。

本领域技术人员需要明确的是，上述流程图仅以LTE单模为例描述基本的工作流程，多模等其他形态的终端工作流程基本类似，在此不作赘述。

需要说明的是，本实施例所述的设计思想和方法能实现两个芯片的级联使用来在几乎不增加芯片成本的前堤下实现终端能力和特性方面的扩展，例如上行多CA能力扩展、上行发射分集能力扩展、上行多输入多输出MIMO能力扩展、下行多输入多输出MIMO能力扩展、下行多CA能力扩展等，因此，本实施例中，所述预设性能扩展包括上行多CA能力扩展、上行发射分集能力扩展、上行多输入多输出MIMO能力扩展、下行多输入多输出MIMO能力扩展、以及下行多CA能力扩展。

具体扩展方法如下：

(1)基于本实施例所述的基带芯片系统的上行CA控制方法包括：

步骤1、终端开机后，作为主芯片的第一基带芯片上的协议栈软件开始启动工作，尝试驻留LTE小区。

步骤2、终端成功驻留LTE小区后，遵循3GPP LTE规范的要求进行系统消息读取、寻呼监听、测量、重选等空闲态(IDLE)下的流程处理。

步骤3、当终端转入连接态(CONNECTED)发起业务时，根据网络侧下发的配置，判断是否需要工作在上行CA的配置下。如果需要按照上行CA方式工作，则转入步骤5；否则转入步骤4。

步骤4、在非上行CA的配置下，终端依据3GPP LTE规范的要求进行业务下的信号收发、编译码、测量、切换等处理。当终端业务结束转入IDLE态后，回到步骤2。

步骤5、当终端需要按照上行CA方式工作时，运行在第一基带芯片Master上的协议栈软件通过前文介绍的同步接口，触发启动定时同步过程，实现第一基带芯片Master和第二基带芯片Slave之间的定时同步；这样两套基带芯片之间就获得了统一的定时参考基准。定时同步过程可以周期性地发起，以长期维持两套基带芯片间的同步。

步骤6、作为主芯片的第一基带芯片的物理层协议栈软件负责实现下行和一个上行成员载波(CC)的基带信号处理和射频控制。

步骤7、第一基带芯片按照一定的间隔(比如固定为1ms长度的子帧)，将高层协议栈下发的另一个上行成员载波的数据通过高速数据接口发送给第二基带芯片；同步地，第一基带芯片也将物理层协议栈处理上行数据所必须的控制参数同样通过高速数据接口传输给第二基带芯片，包括编码方式、调制方式、空口发送时间点等信息。

步骤8、第二基带芯片根据第一基带芯片传递的控制参数，对接收到另一个上行成员载波数据进行基带处理，并且在指定的时间点从射频芯片第二射频集成电路发送到空口。

步骤9、当终端处于业务下时，按照步骤5-8中所给出的方式，依据3GPPLTE规范的要求进行工作。当终端业务结束转入空闲态后，回到步骤2。

本领域的技术人员需要明确的是，当终端没有工作在上行CA配置下时，对于从模式的第二基带芯片和第二射频集成电路可以处于省电模式，降低功耗。

本实施例的关键点是在基线终端芯片的设计基础上，通过设计增加一套高速数据互连接口和同步接口可以实现终端基带芯片的互连，从系统看，增加了芯片处理能力和射频接口扩展能力，从而使得采用本发明的基带芯片具备了上行CA的处理能力，更重要的是，对单基带芯片的原有使用范围和竞争力影响甚微，既增加了扩展性有保留了灵活性。

(2)基于本实施例所述的基带芯片系统的上行发射分集控制方法包括：

步骤1、终端开机后，对于主模式的第一基带芯片上的协议栈软件开始启动工作，尝试驻留LTE小区。

步骤2、终端成功驻留LTE小区后，遵循3GPP LTE规范的要求进行系统消息读取、寻呼监听、测量、重选等空闲态(IDLE)下的流程处理。

步骤3、当终端转入连接态(CONNECTED)发起业务时，根据网络侧下发的配置，判断是否需要工作在上行发射分集的配置下。如果需要按照上行发射分集方式工作，则转入步骤5；否则转入步骤4。

步骤4、在非上行发射分集的配置下，终端依据3GPP LTE规范的要求进行业务下的信号收发、编译码、测量、切换等处理。当终端业务结束转入空闲态后，返回步骤2。

步骤5、当终端需要按照上行发射分集方式工作时，运行在第一基带芯片上的协议栈软件通过前文介绍的同步接口，触发启动定时同步过程，实现第一基带芯片和第二基带芯片之间的定时同步；这样两套基带芯片之间就获得了统一的定时参考基准。定时同步过程可以周期性地发起，以长期维持两套基带芯片间的同步。

步骤6、对于主模式的第一基带芯片的物理层协议栈软件负责实现下行和上行的基带信号处理和第一射频集成电路控制。

步骤7、第一基带芯片按照一定的间隔(比如固定为1ms长度的子帧)，将上行基带信号处理流程的中间数据通过高速数据接口发送给第二基带芯片，所谓中间数据可以选择整个上行处理流程中任一环节的中间结果，比如高层协议栈下发的原始上行信息数据、整个上行处理完成之后的基带IQ数据等等，选择的方案可以根据信息交互量和两个芯片间的接口传输速率来决定；同步地，第一基带芯片也将物理层协议栈处理上行数据所必须的控制参数同样通过高速数据接口传输给第二基带芯片，包括编码方式、调制方式、空口发送时间点等信息。

步骤8、第二基带芯片根据第一基带芯片传递的控制参数，对接收到上行基带信号处理流程的中间数据继续进行所必须的后续处理，直到完成上行基带信号的全部处理流程(如果传递过来的数据已经是上行处理之后的基带IQ数据则不需要进行额外处理)，并且在指定的时间点从第二射频集成电路发送到空口。

步骤9、当终端处于业务下时，按照步骤5-8中所给出的方式，依据3GPPLTE规范的要求进行工作。当终端业务结束转入空闲态后，返回步骤2。

(3)基于本实施例所述的基带芯片系统的上行MIMO控制方法包括：

步骤1、终端开机后，对于主模式的第一基带芯片上的协议栈软件开始启动工作，尝试驻留LTE小区。

步骤2、终端成功驻留LTE小区后，遵循3GPP LTE规范的要求进行系统消息读取、寻呼监听、测量、重选等空闲态下的流程处理。

其中，所述空闲态下的流程处理可包括系统消息读取、寻呼监听、测量、以及重选等。

步骤3、当终端转入连接态(CONNECTED)发起业务时，根据网络侧下发的配置，判断是否需要工作在上行MIMO的配置下，如果需要按照上行MIMO方式工作，则转入步骤5，否则转入步骤4。

步骤4、在非上行MIMO的配置下，终端依据3GPP LTE规范的要求进行业务下的信号收发、编译码、测量、切换等处理。当终端业务结束转入空闲态后，返回步骤2。

步骤5、当终端需要按照上行MIMO方式工作时，运行在Master第一基带芯片上的协议栈软件通过前面介绍的同步接口，触发启动定时同步过程，实现第一基带芯片Master和第二基带芯片Slave之间的定时同步；这样两套基带芯片之间就获得了统一的定时参考基准。定时同步过程可以周期性地发起，以长期维持两套基带芯片间的同步。

步骤6、对于主模式的第一基带芯片的物理层协议栈软件负责实现下行和上行的基带信号处理和第一射频集成电路控制，将对应天线第一天线的数据传递到第一射频集成电路。

步骤7、第一基带芯片按照一定的间隔(比如固定为1ms长度的子帧)，将上行基带信号处理流程的中间数据通过高速数据接口发送给第二基带芯片，所谓中间数据可以选择整个上行处理流程中任一环节的中间结果，比如高层协议栈下发的原始上行信息数据、整个上行处理完成之后的基带IQ数据等等，选择的方案可以根据信息交互量、处理器负荷以及两个芯片间的接口传输速率来决定；同步地，第一基带芯片也将物理层协议栈处理上行数据所必须的控制参数同样通过高速数据接口传输给第二基带芯片，包括编码方式、调制方式、空口发送时间点等信息。

步骤8、第二基带芯片根据第一基带芯片传递的控制参数，对接收到上行基带信号处理流程的中间数据继续进行所必须的后续处理，直到完成上行基带信号的全部处理流程(如果传递过来的数据已经是上行处理之后的基带IQ数据则不需要进行额外处理)，并且将对应天线第二天线的基带IQ数据在指定的时间点从第二射频集成电路发送到空口。

步骤9、当终端处于业务下时，按照步骤5-8中所给出的方式，依据3GPPLTE规范的要求进行工作。当终端业务结束转入空闲态后，返回步骤2。

(4)基于本实施例所述的基带芯片系统的下行MIMO控制方法包括：

步骤1、终端开机后，对于主模式的第一基带芯片上的协议栈软件开始启动工作，尝试驻留LTE小区。

步骤2、终端成功驻留LTE小区后，遵循3GPP LTE规范的要求进行系统消息读取、寻呼监听、测量、重选等空闲态下的流程处理。

步骤3、当终端转入连接态(CONNECTED)发起业务时，根据网络侧下发的配置，判断是否需要工作在下行MIMO的配置下。如果需要按照下行MIMO方式工作，则转入步骤5；否则转入步骤4。

步骤4、在非下行MIMO的配置下，终端依据3GPP LTE规范的要求进行业务下的信号收发、编译码、测量、切换等处理。当终端业务结束转入空闲态后，返回步骤2。

步骤5、当终端需要按照下行MIMO方式工作时，运行在Master第一基带芯片上的协议栈软件通过前文介绍的同步接口，触发启动定时同步过程，实现第一基带芯片Master和第二基带芯片Slave之间的定时同步；这样两套基带芯片之间就获得了统一的定时参考基准。定时同步过程可以周期性地发起，以长期维持两套基带芯片间的同步。

步骤6、对于主模式的第一基带芯片的物理层协议栈软件负责实现第一射频集成电路下行基带接收信号和上行基带信号的处理，同时实现对第一射频集成电路的控制。

步骤7、第一基带芯片按照一定的间隔(比如固定为1ms长度的子帧)，将物理层协议栈处理第二射频集成电路下行数据所必须的控制参数通过高速数据接口传输给第二基带芯片，包括编码方式、调制方式等信息。

步骤8、第二基带芯片负责完成对第二射频集成电路的控制，并根据第一基带芯片传递的控制参数，对接收到第二射频集成电路下行基带信号进行处理，并将处理结果通过高速数据接口回传给第一基带芯片。

步骤9、第一基带芯片收到第二基带芯片回传的第二射频集成电路下行处理结果后，完成完整下行信号(第一射频集成电路和第二射频集成电路)的MIMO处理。

步骤10、当终端处于业务下时，按照步骤5-9中所给出的方式，依据3GPPLTE规范的要求进行工作。当终端业务结束转入空闲态后，返回步骤2。

(5)基于本实施例所述的基带芯片系统的下行CA控制方法包括：

步骤1、终端开机后，对于主模式的第一基带芯片上的协议栈软件开始启动工作，尝试驻留LTE小区。

步骤2、终端成功驻留LTE小区后，遵循3GPP LTE规范的要求进行系统消息读取、寻呼监听、测量、重选等空闲态下的流程处理。

步骤3、当终端转入连接态(CONNECTED)发起业务时，根据网络侧下发的配置，判断是否需要工作在下行CA的配置下。如果需要按照下行CA方式工作，则转入步骤5；否则转入步骤4。

步骤4、在非下行CA的配置下，终端依据3GPP LTE规范的要求进行业务下的信号收发、编译码、测量、切换等处理。当终端业务结束转入空闲态后，返回步骤2。

步骤5、当终端需要按照下行CA方式工作时，运行在第一基带芯片上的协议栈软件通过前文介绍的同步接口，触发启动定时同步过程，实现第一基带芯片和第二基带芯片之间的定时同步；这样两套基带芯片之间就获得了统一的定时参考基准。定时同步过程可以周期性地发起，以长期维持两套基带芯片间的同步。

步骤6、对于主模式的第一基带芯片的物理层协议栈软件负责实现第一下行成员载波和上行的基带信号处理和第一射频集成电路控制。

步骤7、第一基带芯片按照一定的间隔(比如固定为1ms长度的子帧)，将物理层协议栈处理第二下行成员载波数据所必须的控制参数通过高速数据接口传输给第二基带芯片，包括编码方式、调制方式等信息。

步骤8、第二基带芯片负责完成对第二射频集成电路的控制，并根据第一基带芯片传递的控制参数，对接收到第二下行成员载波的基带信号进行处理，并将处理结果通过高速数据接口回传给第一基带芯片。

步骤9、当终端处于业务下时，按照步骤5-8中所给出的方式，依据3GPPLTE规范的要求进行工作。当终端业务结束转入空闲态后，返回步骤2。

本实施例在通用基带芯片中设计两套高速数据互连接口和同步接口。本实施例中，只是以LTE上行多CA能力扩展、上行发射分集能力扩展、上行多输入多输出MIMO能力扩展、下行多输入多输出MIMO能力扩展、下行多CA能力扩展的控制方案进行了阐述，当然，对于本领域的设计人员，这种扩展能力和灵活性也并不限于上述方案，采用本发明提出的这种设计方案可以实现很多增强能力特性，因此，凡在本领域中引用或借鉴本发明提出的设计方案进行系统能力扩展的设计均应属于本发明的保护范围。

本实施例中提出的高速数据互连接口和同步接口只是作为本发明的一种实施例，因此，凡在本领域中引用或借鉴本发明提出的设计方案而设计或采用的其他实施例亦应属于本实施例的保护范围。

相对现有技术，本实施例最佳地实现了与市场需求的匹配，具体来说：对于成本敏感性的主流LTE商用市场，本实施例的技术方案并未显著增加基带芯片成本，故并未对原有基带芯片竞争力造成影响；而对于很多诸如LTE上行CA要求的市场，采用本发明的基带芯片通过多基带芯片级联亦可实现终端整机，虽然基于这种方案的终端整机成本较高，但由于这种应用需求的市场多属特殊领域或行业，其对成本并不敏感，因此，使得采用本发明的基带芯片亦能得到使用，扩展了应用范围，增大了市场机会。

以上实施例提供的技术方案中的全部或部分内容可以通过软件编程实现，其软件程序存储在可读取的存储介质中，存储介质例如：计算机中的硬盘、光盘或软盘。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种基带芯片系统，其特征在于，包括两块基带芯片，以及第一射频集成电路和第二射频集成电路；

所述第一射频集成电路与所述两块基带芯片中的第一基带芯片连接，所述第二射频集成电路与所述两块基带芯片中的第二基带芯片连接；

所述第一基带芯片的同步接口与所述第二基带芯片的同步接口连接；

所述第一基带芯片的高速数据交互接口与所述第二基带芯片的高速数据交互接口连接；

所述第一基带芯片和所述第二基带芯片均与射频前端连接；

其中，所述基带芯片包括：

高速数据交互接口，同步接口，以及基带处理器；

所述同步接口用于收发时钟同步信号；

所述高速数据交互接口用于进行数据交换；

所述基带处理器用于基于所述同步接口接收的同步信号对所述高速数据交互接口与其他基带芯片进行数据交换的过程以及基带信号处理过程进行时间同步控制；

其中，所述第一基带芯片和第二基带芯片还包括数字信号处理器DSP，所述第一基带芯片和第二基带芯片的同步接口包括时间序列器、绝对计数器、以及寄存器；

所述第一基带芯片的高速数据交互接口设置为主模式，所述第二基带芯片的高速数据交互接口设置为从模式时：

所述第一基带芯片的DSP用于向所述第二基带芯片的DSP输出中断信号，并向所述第一基带芯片的时间序列器发送中断信号；

所述第一基带芯片的时间序列器用于向所述第二基带芯片的绝对计数器发送触发信号，并同时向所述第二基带芯片的DSP发送中断信号；

所述第二基带芯片的绝对计数器用于在接收到所述触发信号时，将所述第二基带芯片的绝对时间值发送到所述第二基带芯片的寄存器中；

所述第二基带芯片的寄存器用于将所述绝对时间值锁存起来，并将所述绝对时间值发送到所述第二基带芯片的DSP，以使所述第一基带芯片与所述第二基带芯片进行时间同步。

2.根据权利要求1所述的基带芯片系统，其特征在于，所述第一基带芯片的时间序列器用于向所述第二基带芯片的绝对计数器发送触发信号具体包括：

所述第一基带芯片的时间序列器用于周期性地向所述第二基带芯片的绝对计数器发送用于调整或控制信息收发的基准时间。

3.根据权利要求1所述的基带芯片系统，其特征在于，所述第二基带芯片的当前时间值，为所述第二基带芯片的当前绝对时间值加上同步时所述第二基带芯片的绝对时间值与所述第一基带芯片绝对时间值之间的时间差值。

4.根据权利要求1所述的基带芯片系统，其特征在于，所述高速数据交互接口包括数据总线接口、控制总线接口、以及时钟信号收发接口。

5.根据权利要求1所述的基带芯片系统，其特征在于，所述高速数据交互接口支持主从模式Master-Slave。

6.一种进行LTE性能扩展的方法，其特征在于，所述方法基于如权利要求1-5任一所述的基带芯片系统，包括：

终端的基带芯片系统中第一基带芯片通过所述第一基带芯片的同步接口触发启动定时同步过程，以实现第一基带芯片和第二基带芯片之间的时间同步；

所述第一基带芯片进行基带信号处理和第一射频集成电路的控制，并按照预设时间间隔，将预设性能扩展所对应的数据通过高速数据交互接口发送给第二基带芯片，并且第一基带芯片将处理数据所必须的控制参数通过高速数据接口传输给第二基带芯片；

第二基带芯片根据第一基带芯片传递的控制参数对接收到的数据进行基带处理，并且在指定的时间点将处理结果从基带芯片系统的第二射频集成电路发送到空口；

其中，所述第一基带芯片和第二基带芯片还包括数字信号处理器DSP，所述第一基带芯片和第二基带芯片的同步接口包括时间序列器、绝对计数器、以及寄存器；

所述第一基带芯片的高速数据交互接口设置为主模式，所述第二基带芯片的高速数据交互接口设置为从模式时：

所述第一基带芯片的DSP向所述第二基带芯片的DSP输出中断信号，并向所述第一基带芯片的时间序列器发送中断信号；

所述第一基带芯片的时间序列器向所述第二基带芯片的绝对计数器发送触发信号，并同时向所述第二基带芯片的DSP发送中断信号；

所述第二基带芯片的绝对计数器在接收到所述触发信号时，将所述第二基带芯片的绝对时间值发送到所述第二基带芯片的寄存器中；

所述第二基带芯片的寄存器将所述绝对时间值锁存起来，并将所述绝对时间值发送到所述第二基带芯片的DSP，以使所述第一基带芯片与所述第二基带芯片进行时间同步。

7.如权利要求6所述的方法，其特征在于，终端的基带芯片系统中第一基带芯片通过所述第一基带芯片的同步接口触发启动定时同步过程具体包括：

终端的基带芯片系统中第一基带芯片驻留长期演进LTE小区,控制所述终端遵循3GPPLTE规范的要求进行空闲态下的流程处理；

当所述终端转入连接态发起业务时，若所述终端根据网络侧下发的配置需要工作在预设性能扩展的配置下，则通过所述第一基带芯片的同步接口触发启动定时同步过程。

8.如权利要求7所述的方法，其特征在于，所述空闲态下的流程处理包括系统消息读取、寻呼监听、测量、以及重选。

9.如权利要求6所述的方法，其特征在于，所述预设性能扩展包括上行多CA能力扩展、上行发射分集能力扩展、上行多输入多输出MIMO能力扩展、下行多输入多输出MIMO能力扩展、以及下行多CA能力扩展。

10.如权利要求9所述的方法，其特征在于，所述预设性能扩展包括上行多CA能力扩展时，所述第一基带芯片进行基带信号处理包括：所述第一基带芯片进行下行和第一上行成员载波的基带信号处理；

所述预设性能扩展所对应的数据包括：第二上行成员载波的数据。

11.如权利要求6所述的方法，其特征在于，控制参数包括编码方式、调制方式、以及空口发送时间点。

12.如权利要求6所述的方法，其特征在于，所述方法还包括：若所述终端不需要工作在预设性能扩展的配置下，则控制所述终端依据3GPP LTE规范的要求进行业务下的信号处理，所述信号处理结束之后控制所述终端转入空闲态。

13.如权利要求12所述的方法，其特征在于，所述依据3GPP LTE规范的要求进行业务下的信号处理具体包括：依据3GPP LTE规范的要求进行业务下的信号收发、编译码、测量和切换。