CN111709870B - 一种zjd应用处理器架构 - Google Patents

一种zjd应用处理器架构 Download PDF

Info

Publication number
CN111709870B
CN111709870B CN202010467558.6A CN202010467558A CN111709870B CN 111709870 B CN111709870 B CN 111709870B CN 202010467558 A CN202010467558 A CN 202010467558A CN 111709870 B CN111709870 B CN 111709870B
Authority
CN
China
Prior art keywords
zjd
independent application
public
processors
application processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010467558.6A
Other languages
English (en)
Other versions
CN111709870A (zh
Inventor
钟杰东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202010467558.6A priority Critical patent/CN111709870B/zh
Priority to US16/919,120 priority patent/US11455273B2/en
Publication of CN111709870A publication Critical patent/CN111709870A/zh
Application granted granted Critical
Publication of CN111709870B publication Critical patent/CN111709870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Telephone Function (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种ZJD应用处理器架构，包括ZJD总控系统、至少两组独立应用处理器、至少两组公用中央处理器、电源管理器和公用接口及总线，ZJD总控系统分别与每组独立应用处理器、每组公用中央处理器、电源管理器和公用接口及总线连接，每组公用中央处理器均与独立应用处理器连接，每组独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及一组5G/6G基带信号，多组独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及多组5G/6G基带信号，实现设备同时并列处理多项工作任务和需求。本发明能同时并列处理多组独立的基带信号，可以为设备同时并列处理多个工作任务或需求，提高工作任务的处理效率。

Description

一种ZJD应用处理器架构
技术领域
本发明涉及应用处理器领域，特别涉及一种ZJD应用处理器架构(Zhong JIe DongMAP Arehitecture)。
背景技术
在目前的应用处理器中，只能对一组基带信号、蓝牙、WIFI、GPS或BDS进行处理。在科技日新月异的今天，应用处理器只能处理一组基带信号，是因为目前的应用处理器架构未能支持多组基带信号，这样造成设备不能同时并列接受多个工作任务和需求，影响工作任务的处理效率。例如目前你在用手机通电话时，就不能用手机再做其他工作，因为手机射频构件，基带构件，处理器构件目前只支持一组基带信号进行交互通讯。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种能同时并列处理多组独立的基带信号，可以为设备同时并列处理多个工作任务或需求，提高工作任务的处理效率的ZJD应用处理器架构。
本发明解决其技术问题所采用的技术方案是：构造一种ZJD应用处理器架构，包括ZJD总控系统(Zhong JIe Dong Master Control System)、至少两组独立应用处理器(Independent MAP)、至少两组公用中央处理器(Common CPU)、电源管理器(PowerManagement)和公用接口及总线(Common Interface and CPU bus)，所述ZJD总控系统分别与每组所述独立应用处理器、每组所述公用中央处理器、电源管理器和公用接口及总线连接，用于控制和管理至少两组独立应用处理器、至少两组公用中央处理器、电源管理器和公用接口及总线，并为其提供用电的控制和管理，每组所述公用中央处理器均与所述独立应用处理器连接，用于为所述独立应用处理器提供后备的中央处理器数据处理能力，每组所述独立应用处理器能独立处理蓝牙(Bluetooth)、WIFI、GPS/BDS定位及一组5G/6G基带信号，多组所述独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及多组5G/6G基带(5G/6GModem)信号，实现设备同时并列处理多项工作任务和需求；每组所述独立应用处理器至少包括中央处理器(CPU)、图形处理器(GPU)、声音处理器(Audio)、视频编码器(VideoCODEC)、跟踪与调试模块(Trace and Debug module)、同步动态随机存取内存控制器(SDRAM Controller)、直接存储器存取模块(DMA)、闪存储器(Flash Controller)、通用异步收发传输器(UART)、串行外设接口(SPI)和通用输入输出口(GPIO)；每组所述公用中央处理器均由一组公用处理器(CPU)组成；当所述独立应用处理器自身的中央处理器处理能力达到极限时，所述ZJD总控系统即时征用所述公用中央处理器加入共同处理数据工作任务；当征用的第一组公用中央处理器也达到极限处理数据能力时，所述ZJD总控系统再征用第二组公用中央处理器加入处理数据工作任务，直到满足配合所述独立应用处理器的工作需求，以此类推，管理所述公用中央处理器协同配合所述独立应用处理器完成工作任务；当工作任务减少时，所述ZJD总控系统减少征用所述公用中央处理器的数量，直到所述独立应用处理器能自我完成处理数据工作任务时，不再征用所述公用中央处理器。
在本发明所述的ZJD应用处理器架构中，所述公用接口及总线配合协同每组所述独立应用处理器完成工作任务，并为每组所述独立应用处理器提供独立的各种信号处理执行及输出输入。
在本发明所述的ZJD应用处理器架构中，所述公用接口及总线至少包括内部控制(Int Ctlr)、计时器(Timers)、显示屏接口(MIPI)、SIM卡接口(SIM i/f)、无盘启动ROM接口(BOOT ROM)、内嵌式存储器接口(EMMC MMC SD)、跟踪调试接口(Trace&Debug Port)、高清多媒体接口(HD TV)、总线互联矩阵、高级处理器总线架构、高级可拓展接口互连(NIC301，AMBA，AXI Interconnect)、分屏视频系统(Split View Video System)、集成音频系统(Integrated Audio System)、集成视频系统(Integrated Video System)和USB设备连接口(USB OTG)；所述公用接口及总线能配合多组所述独立应用处理器进行信号处理执行及输出输入，实现设备同时并列进行多组信号数据输入及输出，为所述设备同时并列进行多种工作任务和需求。
在本发明所述的ZJD应用处理器架构中，所述分屏视频系统包括多组信息接口(INFO I/O)，所述集成音频系统包括多组音频接口(Audio I/O)，所述集成视频系统包括多组视频接口(Video I/O)。
在本发明所述的ZJD应用处理器架构中，所述电源管理器接受所述ZJD总控系统的控制和管理，所述电源管理器为所述ZJD应用处理器提供供电服务。
在本发明所述的ZJD应用处理器架构中，当ZJD应用处理器待机时，所述ZJD总控系统为第一组独立应用处理器提供供电服务，其余的多组独立应用处理器处于断电状态，当包含蓝牙、WIFI、GPS/BDS定位和一组5G/6G基带信号的输入信号输入第一组独立处理器进行工作时，第二组独立应用处理器处于供电待机状态；任何时候保持有一组独立应用处理器处于供电待机状态，以此类推，对所述独立应用处理器进行加法供电管理服务；当输入信号处于减少时，即采用预留一组独立应用处理器提供供电待机状态，直到输入的多组信号停止，则保留第一组独立处理器供电待机状态。
在本发明所述的ZJD应用处理器架构中，任何一组所述独立应用处理器处理数据能力达到极限时，所述ZJD总控系统即时征用一组所述公用中央处理器加入处理数据工作并为其提供供电服务，当征用的第一组公用中央处理器处理数据能力达到极限时，所述ZJD总控系统征用第二组公用中央处理器加入处理数据工作，直到满足工作需求；当数据处理任务减少时，所述ZJD总控系统停止征用公用中央处理器，直至所述独立应用处理器能满足自身处理数需求，所述ZJD总控系统停止征用全部的公用中央处理器，所述ZJD总控系统对所述公用中央处理器的供电采用即征用即供电，即停征用即停电的管理方法。
实施本发明的ZJD应用处理器架构，具有以下有益效果：由于设有包括ZJD总控系统、至少两组独立应用处理器、至少两组公用中央处理器、电源管理器和公用接口及总线，ZJD总控系统用于控制和管理至少两组独立应用处理器、至少两组公用中央处理器、电源管理器和公用接口及总线，并为其提供用电的控制和管理，公用中央处理器用于为独立应用处理器提供后备的中央处理器数据处理能力，每组独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及一组5G/6G基带信号，多组所述独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及多组5G/6G基带信号，实现设备同时并列处理多项工作任务和需求，因此本发明能同时并列处理多组独立的基带信号，可以为设备同时并列处理多个工作任务或需求，提高工作任务的处理效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明ZJD应用处理器架构一个实施例中的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明ZJD应用处理器架构实施例中，该ZJD应用处理器架构的结构示意图如图1所示。图1中，该ZJD应用处理器架构包括ZJD总控系统1、至少两组独立应用处理器、至少两组公用中央处理器、电源管理器4和公用接口及总线5，图1中作为例子，画出了N组独立应用处理器和N组公用中央处理器，N组独立应用处理器包括第一独立应用处理器21、第二独立应用处理器22、……、第N独立应用处理器2N，N组公用中央处理器包括第一公用中央处理器31、第二公用中央处理器32、……、第N公用中央处理器3N，N为大于1的整数，当然，在实际应用中，N的大小可以根据具体情况进行相应增大或减小。
ZJD总控系统1分别与每组独立应用处理器、每组公用中央处理器、电源管理器4和公用接口及总线5连接，用于控制和管理至少两组独立应用处理器、至少两组公用中央处理器、电源管理器4和公用接口及总线5，并为它们提供用电的控制和管理，每组公用中央处理器均与独立应用处理器连接，用于为独立应用处理器提供后备的中央处理器数据处理能力，每组独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及一组5G/6G基带信号，多组独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及多组5G/6G基带信号，实现设备同时并列处理多项工作任务和需求。本发明能同时并列处理多组独立的基带信号，可以为设备同时并列处理多个工作任务或需求，提高工作任务的处理效率。
每组独立应用处理器至少包括中央处理器201、图形处理器202、声音处理器203、视频编码器204、跟踪与调试模块205、同步动态随机存取内存控制器206、直接存储器存取模块207、闪存储器208、通用异步收发传输器209、串行外设接口210和通用输入输出口211。每组独立应用处理器可以独立处理包括蓝牙、WIFI、GPS或BDS及一组5G/6G基带信号。多组独立应用处理器能独立处理色括蓝牙、WIFI、GPS或BDS及多组5G/6G基带信号，让设备能同时并列处理多项工作任务和需求。
每组公用中央处理器均由一组公用处理器组成；例如：第一公用中央处理器31由第一公用处理器C-1组成，第二公用中央处理器32由第二公用处理器C-2组成，……，第N公用中央处理器3N由第二公用处理器C-N组成。
当独立应用处理器自身的中央处理器处理能力达到极限时，ZJD总控系统1即时征用公用中央处理器加入共同处理数据工作任务；当征用的第一组公用中央处理器也达到极限处理数据能力时，ZJD总控系统1再征用第二组公用中央处理器加入处理数据工作任务，直到满足配合独立应用处理器的工作需求，以此类推，管理公用中央处理器协同配合独立应用处理器完成工作任务；当工作任务减少时，ZJD总控系统1减少征用公用中央处理器的数量，直到独立应用处理器能自我完成处理数据工作任务时，不再征用公用中央处理器。
本实施例中，公用接口及总线5配合协同每组独立应用处理器完成工作任务，并为每组独立应用处理器提供独立的各种信号处理执行及输出输入。
公用接口及总线5至少包括内部控制501、计时器502、显示屏接口503、SIM卡接口504、无盘启动ROM接口505、内嵌式存储器接口506、跟踪调试接口507、高清多媒体接口508、总线互联矩阵509、高级处理器总线架构510、高级可拓展接口互连511、分屏视频系统512、集成音频系统513、集成视频系统514和USB设备连接口515；公用接口及总线5能配合多组独立应用处理器进行信号处理执行及输出输入，确保实现设备同时并列进行多组信号数据输入及输出，为设备同时并列进行多种工作任务和需求。
分屏视频系统512包括多组信息接口，即图1中的第一信息接口121、第二信息接口122、……、第N信息接口12N，集成音频系统513包括多组音频接口，即图1中的第一音频接口131、第二音频接口132、……、第N第一音频接口13N；集成视频系统514包括多组视频接口，即图1中的第一视频接口141、第二视频接口142、……、第N视频接口14N。
电源管理器4接受ZJD总控系统1的控制和管理，电源管理器4为ZJD应用处理器提供供电服务。
当ZJD应用处理器待机时，ZJD总控系统1为第一组独立应用处理器提供供电服务，其余的多组独立应用处理器处于断电状态，当包含蓝牙、WIFI、GPS/BDS定位和一组5G/6G基带信号的输入信号输入第一组独立处理器进行工作时，第二组独立应用处理器处于供电待机状态。任何时候保持有一组独立应用处理器处于供电待机状态，以此类推，对独立应用处理器进行加法供电管理服务。当输入信号处于减少时，即采用预留一组独立应用处理器提供供电待机状态，直到输入的多组信号停止，则保留第一组独立处理器供电待机状态。
任何一组独立应用处理器处理数据能力达到极限时，ZJD总控系统1即时征用一组公用中央处理器加入处理数据工作并为其提供供电服务，当征用的第一组公用中央处理器处理数据能力达到极限时，ZJD总控系统1征用第二组公用中央处理器加入处理数据工作，直到满足工作需求。当数据处理任务减少时，ZJD总控系统1停止征用公用中央处理器，直至独立应用处理器能满足自身处理数需求，ZJD总控系统1停止征用全部的公用中央处理器，ZJD总控系统1对公用中央处理器的供电采用即征用即供电，即停征用即停电的管理方法。
总之，本实施例中，该ZJD应用处理器架构能同时并列处理多组独立的基带信号，为设备同时并列接受多个工作任务和需求。该ZJD应用处理器架构可以同时并列对多组基带信号、蓝牙、WIFI、GPS或BDS进行处理。该ZJD应用处理器架构由多组并列的独立应用处理器组成，每组独立应用处理器均可以处理一组基带信号，而多组独立应用处理器可以同时处器多组独立的基带信号，即是本ZJD应用处理器可以为设备同时并列处理多个工作任务或需求。综上所述，本发明能同时并列处理多组独立的基带信号，可以为设备同时并列处理多个工作任务或需求，提高工作任务的处理效率。
本ZJD应用处理器能接收多组基带信号进行并列处理，射频构件和基带构件也能同时并列接收多组信号进行通讯，(本司的射频和基带部分均在研发中，已在申请专利中)。目前的5G/6G MIMO(多输入和多输出)技术均可支持上述软/硬件进行信号通讯。本ZJD应用处理器可以定义将来的手机形态，手机在通电话过程中，还可以玩游戏，还可以进行视频会议，还可以和第三方、第四方进行作业沟通。实现在一台手机中同时并列处理多种工作和需求。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种ZJD应用处理器架构，其特征在于，包括ZJD总控系统、至少两组独立应用处理器、至少两组公用中央处理器、电源管理器和公用接口及总线，所述ZJD总控系统分别与每组所述独立应用处理器、每组所述公用中央处理器、电源管理器和公用接口及总线连接，用于控制和管理至少两组独立应用处理器、至少两组公用中央处理器、电源管理器和公用接口及总线，并为其提供用电的控制和管理，每组所述公用中央处理器均与所述独立应用处理器连接，用于为所述独立应用处理器提供后备的中央处理器数据处理能力，每组所述独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及一组5G/6G基带信号，多组所述独立应用处理器能独立处理蓝牙、WIFI、GPS/BDS定位及多组5G/6G基带信号，实现设备同时并列处理多项工作任务和需求；每组所述独立应用处理器至少包括中央处理器、图形处理器、声音处理器、视频编码器、跟踪与调试模块、同步动态随机存取内存控制器、直接存储器存取模块、闪存储器、通用异步收发传输器、串行外设接口和通用输入输出口；每组所述公用中央处理器均由一组公用处理器组成；当所述独立应用处理器自身的中央处理器处理能力达到极限时，所述ZJD总控系统即时征用所述公用中央处理器加入共同处理数据工作任务；当征用的第一组公用中央处理器也达到极限处理数据能力时，所述ZJD总控系统再征用第二组公用中央处理器加入处理数据工作任务，直到满足配合所述独立应用处理器的工作需求，以此类推，管理所述公用中央处理器协同配合所述独立应用处理器完成工作任务；当工作任务减少时，所述ZJD总控系统减少征用所述公用中央处理器的数量，直到所述独立应用处理器能自我完成处理数据工作任务时，不再征用所述公用中央处理器。
2.根据权利要求1所述的ZJD应用处理器架构，其特征在于，所述公用接口及总线配合协同每组所述独立应用处理器完成工作任务，并为每组所述独立应用处理器提供独立的各种信号处理执行及输出输入。
3.根据权利要求2所述的ZJD应用处理器架构，其特征在于，所述公用接口及总线至少包括内部控制、计时器、显示屏接口、SIM卡接口、无盘启动ROM接口、内嵌式存储器接口、跟踪调试接口、高清多媒体接口、总线互联矩阵、高级处理器总线架构、高级可拓展接口互连、分屏视频系统、集成音频系统、集成视频系统和USB设备连接口；所述公用接口及总线能配合多组所述独立应用处理器进行信号处理执行及输出输入，实现设备同时并列进行多组信号数据输入及输出，为所述设备同时并列进行多种工作任务和需求。
4.根据权利要求3所述的ZJD应用处理器架构，其特征在于，所述分屏视频系统包括多组信息接口，所述集成音频系统包括多组音频接口，所述集成视频系统包括多组视频接口。
5.根据权利要求4所述的ZJD应用处理器架构，其特征在于，所述电源管理器接受所述ZJD总控系统的控制和管理，所述电源管理器为所述ZJD应用处理器提供供电服务。
6.根据权利要求1至5任意一项所述的ZJD应用处理器架构，其特征在于，当ZJD应用处理器待机时，所述ZJD总控系统为第一组独立应用处理器提供供电服务，其余的多组独立应用处理器处于断电状态，当包含蓝牙、WIFI、GPS/BDS定位和一组5G/6G基带信号的输入信号输入第一组独立处理器进行工作时，第二组独立应用处理器处于供电待机状态；任何时候保持有一组独立应用处理器处于供电待机状态，以此类推，对所述独立应用处理器进行加法供电管理服务；当输入信号处于减少时，即采用预留一组独立应用处理器提供供电待机状态，直到输入的多组信号停止，则保留第一组独立处理器供电待机状态。
7.根据权利要求1至5任意一项所述的ZJD应用处理器架构，其特征在于，任何一组所述独立应用处理器处理数据能力达到极限时，所述ZJD总控系统即时征用一组所述公用中央处理器加入处理数据工作并为其提供供电服务，当征用的第一组公用中央处理器处理数据能力达到极限时，所述ZJD总控系统征用第二组公用中央处理器加入处理数据工作，直到满足工作需求；当数据处理任务减少时，所述ZJD总控系统停止征用公用中央处理器，直至所述独立应用处理器能满足自身处理数需求，所述ZJD总控系统停止征用全部的公用中央处理器，所述ZJD总控系统对所述公用中央处理器的供电采用即征用即供电，即停征用即停电的管理方法。
CN202010467558.6A 2020-05-28 2020-05-28 一种zjd应用处理器架构 Active CN111709870B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010467558.6A CN111709870B (zh) 2020-05-28 2020-05-28 一种zjd应用处理器架构
US16/919,120 US11455273B2 (en) 2020-05-28 2020-07-02 Multimedia application processor architecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010467558.6A CN111709870B (zh) 2020-05-28 2020-05-28 一种zjd应用处理器架构

Publications (2)

Publication Number Publication Date
CN111709870A CN111709870A (zh) 2020-09-25
CN111709870B true CN111709870B (zh) 2023-10-03

Family

ID=72538223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010467558.6A Active CN111709870B (zh) 2020-05-28 2020-05-28 一种zjd应用处理器架构

Country Status (2)

Country Link
US (1) US11455273B2 (zh)
CN (1) CN111709870B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581722A (zh) * 2003-07-31 2005-02-16 上海贝尔阿尔卡特股份有限公司 一种数字信号处理器(dsp)的动态分配方法
CN201111019Y (zh) * 2007-08-10 2008-09-03 杭州亿恒科技有限公司 实时高速的多dsp分布式处理系统
CN101894093A (zh) * 2010-06-04 2010-11-24 哈尔滨工程大学 混合模式多cpu并行计算系统及控制方法
CN102622208A (zh) * 2011-01-27 2012-08-01 中兴通讯股份有限公司 一种多核可重构处理器簇及其实现重构的方法
CN103019810A (zh) * 2011-09-19 2013-04-03 辉达公司 具有不同执行优先级的计算任务的调度和管理
CN105812297A (zh) * 2014-12-30 2016-07-27 联芯科技有限公司 基带芯片、基带芯片系统、及进行let性能扩展的方法
CN106155633A (zh) * 2015-03-30 2016-11-23 上海黄浦船用仪器有限公司 一种并行计算多任务系统
CN106849984A (zh) * 2017-02-20 2017-06-13 广州海格通信集团股份有限公司 一种多模射频共用的方法及系统
CN107797960A (zh) * 2017-11-03 2018-03-13 山东超越数控电子股份有限公司 一种多处理器的服务器架构
CN108874687A (zh) * 2017-05-12 2018-11-23 三星电子株式会社 针对拼贴式末级高速缓存的非统一总线（nub）互连协议

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7283838B2 (en) * 2005-04-22 2007-10-16 Wei Lu Open baseband processing architecture for next generation wireless and mobile communication terminal design
US11127107B2 (en) * 2019-09-30 2021-09-21 Intel Corporation Apparatus and method for real time graphics processing using local and cloud-based graphics processing resources
US20210184795A1 (en) * 2019-12-16 2021-06-17 Nvidia Corporation Accelerated parallel processing of 5g nr signal information
CN113066042A (zh) * 2019-12-31 2021-07-02 英特尔公司 用于评估3d点云的质量的装置和方法
US20210279055A1 (en) * 2020-03-03 2021-09-09 Nvidia Corporation Technique for performing bit-linear transformations
US11915369B2 (en) * 2020-03-15 2024-02-27 Intel Corporation Apparatus and method for performing box queries in ray traversal hardware
US20210287431A1 (en) * 2020-03-15 2021-09-16 Intel Corporation Apparatus and method for displaced mesh compression
US20210287423A1 (en) * 2020-03-15 2021-09-16 Intel Corporation Apparatus and method for double-precision ray traversal in a ray tracing pipeline
US11915357B2 (en) * 2020-03-16 2024-02-27 Intel Corporation Apparatus and method for throttling a ray tracing pipeline
US11900498B2 (en) * 2020-03-19 2024-02-13 Intel Corporation Apparatus and method for performing a stable and short latency sorting operation

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581722A (zh) * 2003-07-31 2005-02-16 上海贝尔阿尔卡特股份有限公司 一种数字信号处理器(dsp)的动态分配方法
CN201111019Y (zh) * 2007-08-10 2008-09-03 杭州亿恒科技有限公司 实时高速的多dsp分布式处理系统
CN101894093A (zh) * 2010-06-04 2010-11-24 哈尔滨工程大学 混合模式多cpu并行计算系统及控制方法
CN102622208A (zh) * 2011-01-27 2012-08-01 中兴通讯股份有限公司 一种多核可重构处理器簇及其实现重构的方法
CN103019810A (zh) * 2011-09-19 2013-04-03 辉达公司 具有不同执行优先级的计算任务的调度和管理
CN105812297A (zh) * 2014-12-30 2016-07-27 联芯科技有限公司 基带芯片、基带芯片系统、及进行let性能扩展的方法
CN106155633A (zh) * 2015-03-30 2016-11-23 上海黄浦船用仪器有限公司 一种并行计算多任务系统
CN106849984A (zh) * 2017-02-20 2017-06-13 广州海格通信集团股份有限公司 一种多模射频共用的方法及系统
CN108874687A (zh) * 2017-05-12 2018-11-23 三星电子株式会社 针对拼贴式末级高速缓存的非统一总线（nub）互连协议
CN107797960A (zh) * 2017-11-03 2018-03-13 山东超越数控电子股份有限公司 一种多处理器的服务器架构

Also Published As

Publication number Publication date
US11455273B2 (en) 2022-09-27
CN111709870A (zh) 2020-09-25
US20210374090A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US9338642B2 (en) Method and apparatus for processing application program, and mobile terminal therefor
CN101203826B (zh) 动态总线暂停
CN110471766B (zh) 一种基于cuda的gpu资源调度系统和方法
US20190094949A1 (en) Hierarchical power management unit for low power and low duty cycle devices
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN102736595A (zh) 一种基于32位微处理器和rtos的智能配电终端统一平台
CN103092701A (zh) 一种通信方法、装置及电子设备
CN105556421A (zh) 使用动态存储i/o调整大小来节约存储功率的系统和方法
CN106126331B (zh) 一种冻结应用的方法及系统
CN115686872A (zh) 基于bmc的内存资源处理设备、方法、装置及介质
CN104345861A (zh) 一种数据处理方法和装置及电子设备
CN101441510A (zh) 一种实现多处理器处理信息的方法和终端
CN103092808A (zh) 一种设备共享方法
JP6785332B2 (ja) ブルートゥーススピーカーデータ処理の方法、装置及びブルートゥーススピーカー
CN111709870B (zh) 一种zjd应用处理器架构
CN109960851B (zh) 一种基于不同电压域的数据传输方法及握手协议电路
CN106911784B (zh) 一种执行异步事件的方法和装置
CN206075270U (zh) Spi总线接口的1553b总线模块
RU175051U1 (ru) Процессорный модуль
CN116185618A (zh) 任务执行方法、装置、设备及存储介质
CN116679900A (zh) 一种音频业务处理方法、固件去加载方法及相关装置
CN102004716A (zh) 实现设备共享的系统及其方法
CN210742696U (zh) 一种手表装置
CN213122967U (zh) 一种rs485信号共享装置
CN112769688B (zh) 协议栈适配的方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant