CN101203826B

CN101203826B - 动态总线暂停

Info

Publication number: CN101203826B
Application number: CN200680022647.8A
Authority: CN
Inventors: T·库尔茨; E·罗藤
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2005-06-30
Filing date: 2006-06-29
Publication date: 2014-05-07
Anticipated expiration: 2026-06-29
Also published as: US7529955B2; US20090217070A1; US20070006004A1; DE112006001290T5; TWI350447B; CN101203826A; TW200728973A; WO2007005815A1

Abstract

功率管理的系统和方法提供了从处理器向控制器发出功率节省消息，以及响应功率节省消息而采用控制器进行功率节省活动。在一个实施例中，通过对总线仲裁信号解除断言来发出功率节省消息，以及功率节省活动可包括禁用控制器的一个或多个输入缓冲器。

Description

动态总线暂停

相关申请的交叉引用

本申请涉及：2002年12月11日提交的10/317798号美国专利申请；2002年12月11日提交的10/317776号美国专利申请；2004年8月31日提交的10/931565号美国专利申请；2003年5月21日提交的10/442595号美国专利申请；以及2005年1月11日颁发的6842035号美国专利。

技术领域

本发明的某些实施例一般涉及功率管理。具体地说，一些实施例涉及平台级功率管理。

背景技术

随着当今的计算系统的组件在功能性方面持续增长，以及计算形式因数在大小上的减少，计算机设计人员和制造商往往面临与增加的功耗相关的重大挑战。因此，已经开发多种技术来降低功耗。例如，一些方法包括在不需要系统组件的功能性时对其断电。虽然这些解决方案在某些情况下可能是适合的，但是仍然存在相当大的改进空间。

发明内容

根据本发明的第一方面，提供了一种装置，包括：

控制器；以及

处理器，具有发出功率节省消息的总线逻辑，所述控制器具有响应所述功率节省消息来进行功率节省活动的功率管理逻辑。

根据本发明的第二方面，提供了一种方法，包括：

从处理器向控制器发出功率节省消息；以及

响应所述功率节省消息而采用所述控制器来进行功率节省活动。

根据本发明的第三方面，提供了一种系统，包括：

小型双列直插存储模块(SODIMM)；

芯片组，与所述SODIMM耦合；以及

处理器，与所述芯片组耦合，所述处理器具有发出功率节省消息的总线逻辑，所述芯片组具有响应所述功率节省消息来进行功率节省活动的功率管理逻辑。

根据本发明的第四方面，提供了一种方法，包括：

断言从处理器到控制器的总线仲裁信号；

如果所述处理器的工作频率低于某个阈值并且所述处理器与所述控制器之间设置的总线空闲了某个时间段，则对所述总线仲裁信号解除断言；

检测总线仲裁信号的所述解除断言；以及

响应所述总线仲裁信号的所述解除断言而采用所述控制器来进行功率节省活动。

附图说明

通过阅读以下说明书和所附权利要求书并参照以下附图，本领域的技术人员将会很清楚本发明的实施例的各种优点，附图包括：

图1是根据一个实施例的装置的实例的框图；

图2A和图2B是分别根据第一和第二实施例的输入缓冲器禁用方案的实例的时序图；

图3是根据一个实施例的功率管理的方法的实例的流程图；

图4是根据一个实施例的系统的实例的框图。

具体实施方式

为便于说明，以下描述中提出了大量具体细节，以便透彻地理解本发明的实施例。然而，本领域的技术人员很清楚，在没有这些具体细节的条件下，也可以实施本发明的实施例。在另一些情况下，没有描述特定的装置结构和方法，以免不必要地影响对本发明的实施例的理解。以下描述和附图是本发明实施例的说明，而不是要理解为限制本发明的实施例。

以下详细描述的某些部分可能根据对计算机存储器中的数据位或二进制数字信号的操作的算法和符号表示来提供。这些算法描述和表示可能是数据处理领域的技术人员用于向本领域的其它技术人员传达其工作主旨的技术。例如，本文所述的某些逻辑可采用例如互补金属氧化物半导体(CMOS)技术或者晶体管-晶体管逻辑(TTL)等硬件技术、控制器固件、微码、软件技术以及它们的任何组合来实现。本文所述的组件也可结合到在从晶片切割的管芯上制造的一个或多个集成电路(IC)封装(即芯片)中。

术语“第一”、“第二”等的任何使用不一定暗示按时间顺序的关系，而只是用来帮助进行论述。若没有明确说明，从以下论述中，大家清楚地知道，在整个说明中，采用诸如“处理”、“计算”、“运算”、“确定”等术语的论述表示计算机或计算系统或者类似的电子计算装置的动作和/或过程，其中所述计算机或计算系统或者类似的电子计算装置处理表示为计算系统的寄存器和/或存储器中的物理(如电子)数量的数据和/或将所述数据转换为类似地表示为计算系统的存储器、寄存器或者这种信息存储设备、传送或显示装置中的物理量的其它数据。此外，诸如“被耦合”或“耦合”之类的术语可用来表示所述的组件之间的直接或间接的任何连接，并且可包括机械、电气、光、电磁或其它类型的关系。

本文所使用的术语“事务”指明与单一总线访问请求相关的总线活动。事务可包括若干阶段，其中，各阶段与传递特定类型的信息的总线信号的特定集合关联。对于一个实施例，示范阶段可包括例如仲裁阶段、请求阶段、窥探阶段、响应阶段和/或数据阶段。

在请求阶段中，请求代理可驱动总线上的请求控制和地址信息。在之后的窥探阶段中，可确定搜索的数据是否本地存储和/或事务是否可能相对于先前发出的事务按顺序完成。在响应阶段，响应代理可向请求代理报告表明所请求事务已经成功还是失败的信息。如果所请求事务包括数据传递，则可响应数据就绪信号的断言而发起又称作数据传递阶段的数据阶段。

图1示出具有控制器12和处理器18的装置10。处理器18和控制器12可通过总线22相互通信，其中，在一个实例中，总线22可以是包括地址、数据和控制部分的流水线前端总线(FSB)。地址、数据和控制部分又可称作地址、数据和控制总线。在另一个实例中，总线22可以是实现计算系统的多个组件之间的直接通信的点对点互连结构的组成部分。所示控制器12，可以是通常在计算系统芯片组上采用的图形模型和存储控制集线器(GMCH)的组成部分，具有功率节省消息线输入14和功率管理逻辑21。控制器12还可包括与总线22和功率管理逻辑21耦合的一个或多个输入缓冲器16、与功率管理逻辑21耦合的本地逻辑23以及与功率管理逻辑21耦合的外部逻辑25。

所示输入缓冲器16具有在被启用以接收数据时可能消耗大量功率的多个读出放大器24。所示本地逻辑23可包括例如用于执行控制器12所提供的各种操作的功能块之类的内部组件。例如，本地逻辑23可进行存储器或输入/输出(IO)管理操作。所示外部逻辑25可包括外部组件、如一个或多个存储设备(例如系统存储器)功能块，其中，外部逻辑25可由控制器12来管理。所示本地逻辑23和外部逻辑25在被启用进行操作时也可消耗大量功率。

处理器18可具有能够向控制器12发出功率节省消息的功率状态逻辑27以及又可称作总线代理的总线逻辑20。控制器12的所示功率管理逻辑21能够响应功率节省消息来进行功率节省活动。功率节省消息可通过多种不同方式来传送。例如，在所述实例中，处理器采用总线仲裁线向控制器12传递功率节省消息。

具体地说，所示总线逻辑20每当处理器需要通过总线22与控制器12进行通信时，向线输入14断言总线仲裁信号。在所述实例中，总线仲裁信号被标识为“BREQ#”信号。为了进行本论述，信号名称结尾的“#”表示关联信号是活动低信号(即，认为在它驱动外部总线上的逻辑低电平时要被断言)。会理解到，活动高信号也可与关联电路的对应变化配合使用，以提供类似的功能性。此外，对于一个实施例，与总线22关联的信号的一个或多个是具有比全振幅更小的电压振幅的低电压振幅信号。还可以理解，总线仲裁信号可以是编码消息而不是物理信号BREQ#。

总线逻辑20还能够对总线仲裁信号解除断言，以指示控制器12进行功率节省活动。功率节省活动可包括禁用控制器12的一个或多个内部组件和/或禁用控制器12管理的一个或多个外部组件。例如，已禁用内部组件可包括输入缓冲器16的读出放大器24、本地逻辑23等。类似地，已禁用外部组件可包括外部逻辑25，其中，进行功率节省活动的操作可包括在控制器12是存储控制器时使系统动态随机存取存储器(DRAM)进入功率减低状态(例如自刷新)。因此，控制器12的功率管理逻辑21可检测总线仲裁信号的解除断言，并响应检测到解除断言来进行各种功率节省活动。

在输入缓冲器16的禁用的情况下，从控制器12的角度来讲，总线22可说是动态“暂停(park)”。因此，通过使处理器18能够有选择地进行功率节省活动、如禁用控制器12的输入缓冲器16，总线逻辑20提供相对于传统方法的实质上的功率节省。这些功率节省可引起移动平台中更长的电池寿命以及降低的温度。实际上，使总线22的功率特征扩展到总线22的控制器12方代表优于传统功率管理体系结构的一个显著优点。

现在来看图2A，更详细地示出一个功率管理方案26的信令的实例。在所示实例中，相对于总线仲裁信号(BREQ#)30、总线优先级信号(BPRI#)32、功率状态指示符(indicator)信号(PSI#)34、地址选通公共时钟信号(ADS#)36、地址/请求信号(Addr/Req.)38以及地址同步选通信号(ADSTB#)40示出总线时钟信号28。还示出数据就绪信号(DRDY#)41和数据总线信号43。在所示实例中，总线仲裁信号30由处理器总线逻辑在T0时钟周期中断言，从而得到总线所有权，以便与控制器进行通信。所示公共时钟和地址选通信号36、40帮助在T2-T4时钟周期中通过地址/请求信号38(即“A”和“B”)的信息传递。具体地说，公共时钟信号36用来表明将向总线发出新的事务，以及异步选通信号40用于对双泵(double pump)地址线取样。

在Tn时钟周期中对所示总线仲裁信号30解除断言。在T0时钟周期中禁用的控制器输入缓冲器可在完成与DRDY#断言45相关联的最后一个突发数据传递时被禁用。具体地说，虽然总线仲裁信号30的解除断言表明处理器已经完成发布请求，但是，与这个请求相关的所有数据传递应当在禁用输入缓冲器之前完成。因此，控制器的内部缓冲器可能在所示Tn+2时钟周期中变为禁用。结果可能是控制器中的功耗的实质上降低。

应当注意，每次对总线仲裁信号30解除断言时，可能存在对性能的极小影响，因为在总线上可进行下一个事务之前可能需要再仲裁。例如，再仲裁可对系统施加两个时钟的附加等待时间(例如所示实例中的T0和T1时钟周期)。因此，进入和离开处理器发起的功率节省状态的频繁转换会引起性能的不希望有的极小减小。因此，空闲计数器42可用来确保在对总线仲裁信号30解除断言之前，总线已经空闲了充分的时间量(即所示实例中的T6和T7时钟周期)。还应当注意，空闲计数器值可根据情况而编程为任何值(即零以及以上)。在这方面，处理器总线逻辑可能需要从可编程存储位置、如基本输入/输出系统(BIOS)可擦除可编程只读存储器(EPROM)中检索计数器值，并且在确定是否对总线仲裁信号30解除断言时将空闲时钟周期的数目与该计数器值进行比较。

关于是否对总线仲裁信号30解除断言的判定也可根据处理器的工作频率来进行。在这方面，处理器可能能够在相对不活动的时间段中有选择地降低其频率/电压或者以其它方式节省功率。因此，总线仲裁信号30的解除断言可限制到处理器的工作频率低于某些频率阈值时的时间段。

在一个实例中，处理器可进入低频模式(LFM)，以获得更大的电池寿命。如果处理器能够进入这样一种低频模式，则可能希望将总线仲裁解除断言的使用限制到LFM时间段，以“隐藏”与解除断言相关联的可能的性能损失。简单地说，与关联LFM的性能损失相比，解除断言损失可能是可忽略的。因此，在所述实例中，处理器总线逻辑确保在继续进行总线仲裁信号30的解除断言之前对LFM信号34进行断言。用来激活功率节省活动的频率可以是可编程的。例如，能够存储值1.3GHz，其中，每当处理器进入等于或低于1.3GHz的频率时，将断言功率节省消息。或者，每当处理器的性能状态(例如P状态)下降到低于预定等级时，可断言功率节省消息。同样的情况适用于在其中评估组合状态的多个核心/处理器。

作为备选的方案，当判定是否对总线仲裁信号30解除断言时，可完全忽略LFM信号34的状态。这样一种方法可能是可接受的一种情况可能是极小的计算平台(例如手持式个人数字助理)的情况，在该情况下，电池寿命可能始终比性能优先。

虽然未示出，但处理器总线逻辑还可将关于是否对总线仲裁信号30解除断言的判定基于总线比率(即处理器工作频率与总线工作频率之比)。例如，处理器总线逻辑可确认总线比率低于特定阈值，以确保解除断言相关的性能损失不明显。可采用这样一种技术，作为对LFM信号34所提供的原始频率核验的补充或替代。如果不使用LFM信号34，则总线比率方法甚至在处理器处于高频模式时也可能有助于可接受的操作。

还应当注意，可从控制器传播到处理器的总线功率信号32也可由控制器解除断言，以有效地禁用处理器的输入缓冲器，并获得更大的功率节省。

图2B示出在其中控制器支持一个以上处理器的功率管理方案44的实例。在这个实例中，第一处理器与第一总线仲裁信号(BREQ[0]#)46相关联，以及第二处理器与第二总线仲裁信号(BREQ[1]#)48相关联。两个总线仲裁信号46、48可共同作为Ored，使得每当处理器的任一个断言信号时，启用控制器的输入缓冲器。因此，在所示实例中，在其中对两个总线仲裁信号46、48解除断言的Tn+2时钟周期之前，启用控制器输入缓冲器。多处理器总线仲裁协议可用来管理信号46、48的断言/解除断言。还可以看到，在所示实例中，使用三个时钟周期的计数器值，使得尝试对其相应总线仲裁信号解除断言的最后一个处理器(即所示实例中的第二处理器)被迫在通过总线仲裁信号48禁用控制器输入缓冲器之前等待T6至Tn时钟周期来完成。

现在参照图3，示出功率管理的方法50。方法50可实现为采用例如互补金属氧化物半导体(CMOS)技术或者晶体管-晶体管逻辑(TTL)等的硬件技术、控制器固件、微码、软件技术以及它们的任何组合的处理器总线逻辑。在所示实例中，处理步骤52断言从处理器到具有总线仲裁线输入和输入缓冲器的控制器的总线仲裁信号。在步骤54确定处理器的工作频率处于或低于某个频率阈值(例如处于或低于特定的高级配置和功率接口/ACPI规范，Rev.3.0，2004年9月2日，Px状态；在低频模式中，等等)，步骤56为确定处理器与控制器之间设置的总线是否空闲了某个时间量创造了条件。如上所述，步骤56的确定可包括将空闲时钟周期的数目与可从可编程存储位置中检索的计数器值进行比较。如果总线充分空闲，则可在步骤58对总线仲裁信号解除断言，以指示控制器禁用其输入缓冲器。

如果在步骤54确定处理器的工作频率不是处于或低于该频率阈值，则步骤60提供确定总线比率是否低于某个阈值。例如，可能确定，如果总线比率是否低于2∶1，则相对处理器性能使得与解除断言相关联的附加性能损失可能是可忽略的。因此，如果步骤60确定总线比率低于相干阈值，则总线空闲率的检验仍然可在步骤56进行。否则，过程返回到步骤52进行总线仲裁信号的解除断言。

图4示出计算系统64，它可以是服务器、台式个人计算机(PC)、笔记本PC、个人数字助理(PDA)、无线“智能”电话等的组成部分。所示系统64具有微处理器18，它可具有一个或多个处理器核心(未示出)，其中的各核心可以是具有取指令单元、指令解码器、第1级(L1)高速缓存、执行单元等的全功能。微处理器18还可包括如上所述的总线逻辑20。微处理器18可通过前端总线22与又称作北桥的图形模型和存储控制集线器(GMCH)66进行通信。如上所述，作为备选的方案，前端总线22可由互连系统64中的组件的每一个的点对点结构取代。可包括控制器12的GMCH 66可通过存储总线70与系统随机存取存储器(RAM)68进行通信。在一个实施例中，RAM 68包括动态随机存取存储器(DRAM)模块。RAM 68的模块还可结合到单列直插存储模块(SIMM)、双列直插存储模块(DIMM)、小型DIMM(SODIMM)等中。GMCH 66还可包括一个或多个图形装置(未示出)。

所示GMCH 66通过集线器总线74与又称作南桥的I/O控制器集线器(ICH)72进行通信。GMCH 66和ICH 72有时称作芯片组86。微处理器18还可在操作上经由网络端口78通过ICH 72与网络76连接。ICH 72还可与存储设备80耦合，存储设备80可包括只读存储器(ROM)122、闪速存储器84等。在一个实施例中，总线逻辑20配置成有选择地断言到控制器12的总线仲裁信号，以降低芯片组86的功耗。

如上所述，所公开的主题的各种实施例可通过硬件、固件、或者它们的组合来实现，并且可参照或者结合程序代码来描述，所述程序代码包括例如指令、函数、过程、数据结构、逻辑、应用程序、设计的模拟、仿真和制作的设计表示或格式，在由机器访问时使机器执行任务、定义抽象数据类型或低级硬件上下文或者产生结果。

对于模拟，程序代码可表示采用实质上提供预计所设计硬件的执行方式的模型的硬件描述语言或另一种功能描述语言的硬件。程序代码可以是汇编或机器语言或者可编译和/或解释的数据。此外，本领域通常提到的是采取动作或产生结果的一种或另一种形式的软件。这类表达只是说明程序代码由处理系统执行的一种简化方式，所述处理系统使处理器进行动作或产生结果。

程序代码可存储在例如易失性和/或非易失性存储器中，例如存储设备和/或相关的机器可读或机器可访问介质，其中包括固态存储器、硬盘驱动器、软盘、光存储器、磁带、闪速存储器、记忆棒、数字视频光盘、数字通用光盘(DVD)等，以及诸如机器可访问的生物状态保存存储设备之类的更奇特的介质。机器可读介质可包括用于存储、发送或接收机器可读形式的信息的任何机构，以及介质可包括对程序代码进行编码的电、光、声或其它形式的传播信号或载波可通过其中的有形介质，例如天线、光纤、通信接口等。程序代码可通过分组、串行数据、并行数据、传播信号等形式来发送，并且可用于压缩或加密格式。

程序代码可通过在诸如移动或固定计算机、个人数字助理、机顶盒、蜂窝电话和寻呼机之类的可编程机器或者各包括处理器、处理器可读的易失性和/或非易失性存储器、至少一个输入装置和/或一个或多个输出装置的其它电子装置上运行的程序来实现。程序代码可应用于采用输入装置输入的数据，以执行所述实施例以及产生输出信息。输出信息可应用于一个或多个输出装置。本领域的技术人员可以理解，所公开主题的实施例可采用各种计算机系统配置来实施，其中包括多处理器或多核处理器系统、微型计算机、大型计算机以及实际上可嵌入任何装置的渗透(pervasive)或微型(miniature)计算机或处理器。所公开主题的实施例还可在分布式计算环境中实施，在这些环境中，任务可由通过通信网络链接的远程处理装置来执行。

虽然操作可描述为顺序过程，但是，操作的一部分实质上可并行、同时和/或在分布式环境中执行，其中的程序代码本地和/或远程存储，供单或多处理器机器访问。另外，在一些实施例中，操作的顺序可在不背离所公开主题的精神的前提下重新排列。程序代码可由嵌入式控制器使用或与其结合。

通过前面的描述，本领域的技术人员可以理解，本发明的实施例的广义技术可通过各种形式来实现。因此，虽然已经结合本发明的具体实例描述了本发明的实施例，但是，本发明的实施例的真实范围不应当受此限制，因为在研究附图、说明书和以下权利要求书之后，技术人员将清楚地知道其它修改形式。

Claims

1.一种装置，包括：

处理器，具有通过对总线上的仲裁信号解除断言来发出功率节省消息的总线逻辑；以及

控制器，具有功率管理逻辑，所述功率管理逻辑通过总线仲裁线来接收所述功率节省消息，并且响应所述功率节省消息通过禁用所述控制器处的一个或多个组件来进行功率节省活动。

2. 如权利要求1所述的装置，其特征在于，所述总线逻辑根据所述处理器的工作频率来确定是否发出所述功率节省消息。

3. 如权利要求2所述的装置，其特征在于，所述总线逻辑根据所述处理器的工作频率对所述处理器与所述控制器之间设置的总线的工作频率之比来确定是否发出所述功率节省消息。

4. 如权利要求2所述的装置，其特征在于，还包括多个处理器，所述工作频率由所述多个处理器的每一个共享。

5. 如权利要求1所述的装置，其特征在于，所述总线逻辑根据所述处理器与所述控制器之间设置的总线的空闲率来确定是否发出所述功率节省消息。

6. 如权利要求5所述的装置，其特征在于，所述总线逻辑计算所述总线上的空闲时钟周期的数目，并将所述空闲时钟周期的数目与计数器值进行比较。

7. 如权利要求6所述的装置，其特征在于，所述总线逻辑从可编程存储位置中检索所述计数器值。

8. 如权利要求1所述的装置，其特征在于，所述功率节省消息包括总线仲裁信号的解除断言。

9. 如权利要求1所述的装置，其特征在于，所述功率节省活动从包括以下操作的组中选取：禁用所述控制器的内部组件，以及禁用由所述控制器管理的外部组件。

10. 如权利要求9所述的装置，其特征在于，所述控制器的内部组件从包括输入缓冲器和功能块的组中选取。

11. 如权利要求9所述的装置，其特征在于，所述外部组件包括存储设备。

12. 如权利要求1所述的装置，其特征在于，还包括芯片组存储控制集线器，所述存储控制集线器包括所述控制器。

13. 一种方法，包括：

通过对总线上的仲裁信号解除断言来从处理器发出功率节省消息；以及

控制器通过总线仲裁线来接收所述功率节省消息，并且响应所述功率节省消息通过禁用所述控制器处的一个或多个组件来进行功率节省活动。

14. 如权利要求13所述的方法，其特征在于，还包括根据所述处理器的工作频率来确定是否发出所述功率节省消息。

15. 如权利要求14所述的方法，其特征在于，还包括根据所述处理器的工作频率对所述处理器与所述控制器之间设置的总线的工作频率之比来确定是否发出所述功率节省消息。

16. 如权利要求14所述的方法，其特征在于，所述工作频率由多个处理器的每一个共享。

17. 如权利要求13所述的方法，其特征在于，还包括根据所述处理器与所述控制器之间设置的总线的空闲率来确定是否发出所述功率节省消息。

18. 如权利要求17所述的方法，其特征在于，还包括：

计算所述总线上的空闲时钟周期的数目；以及

将所述空闲时钟周期的数目与计数器值进行比较。

19. 如权利要求18所述的方法，其特征在于，还包括从可编程存储位置中检索所述计数器值。

20. 如权利要求13所述的方法，其特征在于，发出功率节省消息包括对总线仲裁信号解除断言。

21. 如权利要求13所述的方法，其特征在于，所述功率节省活动从包括以下操作的组中选取：禁用所述控制器的内部组件，以及禁用由所述控制器管理的外部组件。

22. 一种系统，包括：

处理器，具有通过对总线上的仲裁信号解除断言来发出功率节省消息的总线逻辑；

芯片组，与所述处理器耦合，具有功率管理逻辑，所述功率管理逻辑通过总线仲裁线来接收所述功率节省消息，并且响应所述功率节省消息来进行功率节省活动；以及

与所述芯片组耦合的小型双列直插存储模块(SODIMM)。

23. 如权利要求22所述的系统，其特征在于，所述总线逻辑根据所述处理器的工作频率来确定是否发出所述功率节省消息。

24. 如权利要求23所述的系统，其特征在于，所述总线逻辑根据所述处理器的工作频率对所述处理器与所述芯片组之间设置的总线的工作频率之比来确定是否发出所述功率节省消息。

25. 如权利要求22所述的系统，其特征在于，所述总线逻辑根据所述处理器与所述芯片组之间设置的总线的空闲率来确定是否发出所述功率节省消息。

26. 如权利要求22所述的系统，其特征在于，所述功率节省消息包括总线仲裁信号的解除断言。

27. 如权利要求22所述的系统，其特征在于，所述功率节省活动从包括以下操作的组中选取：禁用所述芯片组的内部组件，以及禁用由所述芯片组管理的外部组件。

28. 一种方法，包括：

断言从处理器到控制器的总线仲裁信号；

检测总线仲裁信号的所述解除断言；

经总线仲裁线在所述控制器处接收功率节省消息；以及

所述控制器响应于接收所述功率节省消息通过禁用一个或多个组件来进行功率节省活动。

29. 如权利要求28所述的方法，其特征在于，禁用一个或多个组件包括禁用所述控制器的内部组件，所述内部组件从包括输入缓冲器和功能块的组中选取。

30. 如权利要求28所述的方法，其特征在于，禁用一个或多个组件包括禁用由所述控制器管理的存储设备。