CN110581715A - 一种多路信号的调制解调装置 - Google Patents

Abstract

本发明公开了一种多路信号的调制解调装置,所述装置包括：信号接收模块、基带芯片以及控制模块；所述信号接收模块用于接收发送端输入的多路信号，并将多路信号传输到所述基带芯片；所述基带芯片用于接收所述信号接收模块发送的多路信号,并对多路信号进行调制解调；所述控制模块连接多个基带芯片,以便于同时控制多个基带芯片接收的多路信号。本发明通过控制模块控制多个基带芯片，使得多路信号进行调制解调的效果更好。

Description

一种多路信号的调制解调装置

技术领域

本发明涉及计算机技术领域，尤其是涉及一种多路信号的调制解调装置。

背景技术

调制就是用控制信号的某个或几个参量的变化，将信息荷载在其上形成已调信号传输，而解调是调制的反过程，通过具体的方法从已调信号的参量变化中将恢复原始的信号。

在现有技术中，若是需要对多路信号进行调制解调时，可能会出现调节解调不同步，进而影响调制解调的效果。

发明内容

本发明的目的在于针对现有技术的不足之处，提供一种多路信号的调制解调装置，以达到多路信号进行调制解调较佳效果的目的。

为解决上述技术问题，本说明书是这样实现的：

本说明书提供的一种多路信号的调制解调装置，该装置包括：信号接收模块、基带芯片以及控制模块；

所述信号接收模块用于接收发送端输入的多路信号，并将多路信号传输到所述基带芯片；

所述基带芯片用于接收所述信号接收模块发送的多路信号,并对多路信号进行调制解调；

所述控制模块连接多个基带芯片,以便于同时控制多个基带芯片接收的多路信号。

进一步的，所述信号接收模块包括信号接收器以及天线。

进一步的，所述信号接收器包括依次连接的天线开关、匹配电路和滤波器；

其中，所述匹配电路，用于匹配所述信号接收模块对应的天线，向所述滤波器传送所述天线接收的信号；

所述滤波器，用于对所述匹配电路发送的信号进行滤波后输出至对应的基带芯片。

进一步的，信号接收器内置有多个上位机串行接口，多个所述上位机串行接口分别与对应的所述基带芯片连接。

进一步的，所述上位机串行接口采用基于MAX3232的UART串行通信接口。

进一步的，所述装置还包括耦合电路、耦合变压器以及中性浮力缆线，在发射过程中，多路信号经上位机串行接口和基带芯片后进行调制解调，调制解调后的多路信号在经过发射的耦合电路处理后，最终通过耦合变压器进入中性浮力缆线；在接收过程中，多路信号经去耦变压器从中性浮力缆线进入接收的耦合电路，然后经过基带芯片调制解调为多路标准数字信号，由基带芯片和上位机串行接口接收处理。

进一步的，所述基带芯片包括CPU处理器、信道编码器、数字信号处理器、调制解调器以及接口部分。

进一步的，所述数字信号处理器采用Viterbi算法的信道均衡和基于规则脉冲激励-长期预测技术的语音编码/解码。

进一步的，所述接口部分包括模拟接口、数字接口以及人机接口。

进一步的，所述控制模块采用FGGA对基带芯片进行控制。

本说明书实施例采用的上述至少一个技术方案能够达到以下有益效果：

本发明通过控制模块控制多个基带芯片，使得多路信号进行调制解调的效果更好。

附图说明

为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图得出其他的附图。

图1为本说明书实施例一提供的多路信号的调制解调装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本说明书实施例，本领域普通技术人员在没有作出创造性劳动前提下所得出的所有其他实施例，都应当属于本申请保护的范围。

图1为本说明书实施例一提供的一种多路信号的调制解调装置的流程示意图，该结构示意图包括：

信号接收模块1、基带芯片2以及控制模块3。

信号接收模块1用于接收发送端输入的多路信号，并将多路信号传输到基带芯片2。基带芯片2用于接收所述信号接收模块1发送的多路信号,并对多路信号进行调制解调。控制模块3连接多个基带芯片2,以便于同时控制多个基带芯片2接收的多路信号。比如，一个基带芯片可以接收8路信号，若是需要同时接收48路信号时，需要六个基带芯片去同时接收，此时通过控制模块同时控制六个基带芯片可以使得接收48路信号时效果更好。

可选的，信号接收模块1包括信号接收器以及天线。其中，信号接收器包括依次连接的天线开关、匹配电路和滤波器。

进一步的，匹配电路，用于匹配所述信号接收模块对应的天线，向所述滤波器传送所述天线接收的信号；滤波器，用于对所述匹配电路发送的信号进行滤波后输出至对应的基带芯片。

进一步的，匹配电路在本实施例可以为LoRa天线匹配电路，LoRa是LPWAN通信技术中的一种，是美国Semtech公司采用和推广的一种基于扩频技术的超远距离无线传输方案。这一方案改变了以往关于传输距离与功耗的折衷考虑方式，为用户提供一种简单的能实现远距离、长电池寿命、大容量的系统，进而扩展传感网络。

进一步的，天线的阻抗是受到电路板的铺地、外壳和安装角度等因素影响的，预留这个匹配电路是为了当天线严重偏离预设电阻值时，将其纠正。在本实施例中，匹配电路可以为π型匹配电路。比如，预设电阻值为50欧姆，当天线严重偏离50欧姆时，将其纠正到50欧姆，无论天线阻抗在任何值，都可以通过π型匹配电路将其匹配到50欧姆。然而实际上电感电容都是有内阻的，这个内阻会吸收能量，若天线阻抗太小(几欧姆)或大(上千欧姆)的话，通过匹配电路将其匹配到50欧姆去就失去了意义。原因在于大部分的能量已消耗在匹配元件的内阻上。

信号接收器内置有多个上位机串行接口，多个所述上位机串行接口分别与对应的所述基带芯片连接。其中，上位机串行接口可以采用基于MAX3232的UART串行通信接口。

可选的，本实施例的装置还包括耦合电路、耦合变压器以及中性浮力缆线，在发射过程中，多路信号经上位机串行接口和基带芯片后进行调制解调，调制解调后的多路信号在经过发射的耦合电路处理后，最终通过耦合变压器进入中性浮力缆线；在接收过程中，多路信号经去耦变压器从中性浮力缆线进入接收的耦合电路，然后经过基带芯片调制解调为多路标准数字信号，由基带芯片和上位机串行接口接收处理。

进一步的，本实施例的基带芯片包括CPU处理器、信道编码器、数字信号处理器、调制解调器以及接口部分。

CPU处理器可以对整个基带芯片进行控制和管理，包括定时控制、数字系统控制、射频控制、省电控制和人机接口控制等。若采用跳频，还应包括对跳频的控制。

信道编码器主要完成业务信息和控制信息的信道编码、加密等，其中信道编码包括卷积编码、FIRE码、奇偶校验码、交织、突发脉冲格式化。

调制解调器主要完成系统所要求的高斯最小移频键控调制/解调方式。

接口部分包括模拟接口、数字接口以及人机接口，其中：

模拟接口包括；语音输入/输出接口或者射频控制接口；

辅助接口可以为电池电量、电池温度等模拟量的采集；

数字接口包括；系统接口、SIM卡接口、测试接口、EEPROM接口、存储器接口以及ROM接口，主要用来连接存储程序的存储器FLASHROM，在FLASHROM中通常存储layer1，2，3、MMI和应用层的程序。RAM接口主要用来连接存贮暂存数据的静态RAM(SRAM)。

数字信号处理器可以采用Viterbi算法的信道均衡和基于规则脉冲激励-长期预测技术(RPE-LPC)的语音编码/解码。

控制模块采用FGGA对基带芯片进行控制。

本发明通过控制模块控制多个基带芯片，使得多路信号进行调制解调的效果更好。

在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进(例如，对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件(Programmable Logic Device,PLD)(例如现场可编程门阵列(Field Programmable GateArray，FPGA))就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言(Hardware Description Language，HDL)，而HDL也并非仅有一种，而是有许多种，如ABEL(Advanced Boolean Expression Language)、AHDL(Altera Hardware DescriptionLanguage)、Confluence、CUPL(Cornell University Programming Language)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等，目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。

控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种多路信号的调制解调装置,其特征在于,所述装置包括：信号接收模块、基带芯片以及控制模块；

所述信号接收模块用于接收发送端输入的多路信号，并将多路信号传输到所述基带芯片；

所述基带芯片用于接收所述信号接收模块发送的多路信号,并对多路信号进行调制解调；

所述控制模块连接多个基带芯片,以便于同时控制多个基带芯片接收的多路信号。

2.根据权利要求1所述的多路信号的调制解调装置，其特征在于，所述信号接收模块包括信号接收器以及天线。

3.根据权利要求2所述的多路信号的调制解调装置，其特征在于，所述信号接收器包括依次连接的天线开关、匹配电路和滤波器；

其中，所述匹配电路，用于匹配所述信号接收模块对应的天线，向所述滤波器传送所述天线接收的信号；

所述滤波器，用于对所述匹配电路发送的信号进行滤波后输出至对应的基带芯片。

4.根据权利要求2所述的多路信号的调制解调装置，其特征在于，信号接收器内置有多个上位机串行接口，多个所述上位机串行接口分别与对应的所述基带芯片连接。

5.根据权利要求4所述的多路信号的调制解调装置，其特征在于，所述上位机串行接口采用基于MAX3232的UART串行通信接口。

6.根据权利要求4所述的多路信号的调制解调装置，其特征在于，所述装置还包括耦合电路、耦合变压器以及中性浮力缆线，在发射过程中，多路信号经上位机串行接口和基带芯片后进行调制解调，调制解调后的多路信号在经过发射的耦合电路处理后，最终通过耦合变压器进入中性浮力缆线；在接收过程中，多路信号经去耦变压器从中性浮力缆线进入接收的耦合电路，然后经过基带芯片调制解调为多路标准数字信号，由基带芯片和上位机串行接口接收处理。

7.根据权利要求1所述的多路信号的调制解调装置，其特征在于，所述基带芯片包括CPU处理器、信道编码器、数字信号处理器、调制解调器以及接口部分。

8.根据权利要求7所述的多路信号的调制解调装置，其特征在于，所述数字信号处理器采用Viterbi算法的信道均衡和基于规则脉冲激励-长期预测技术的语音编码/解码。

9.根据权利要求7所述的多路信号的调制解调装置，其特征在于，所述接口部分包括模拟接口、数字接口以及人机接口。

10.根据权利要求1所述的多路信号的调制解调装置，其特征在于，所述控制模块采用FGGA对基带芯片进行控制。