KR101038666B1 - 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템 - Google Patents

디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템 Download PDF

Info

Publication number
KR101038666B1
KR101038666B1 KR1020090059577A KR20090059577A KR101038666B1 KR 101038666 B1 KR101038666 B1 KR 101038666B1 KR 1020090059577 A KR1020090059577 A KR 1020090059577A KR 20090059577 A KR20090059577 A KR 20090059577A KR 101038666 B1 KR101038666 B1 KR 101038666B1
Authority
KR
South Korea
Prior art keywords
video
video data
digital video
recorder
data
Prior art date
Application number
KR1020090059577A
Other languages
English (en)
Other versions
KR20110002142A (ko
Inventor
정차균
유계성
한길표
정순표
한기만
문지용
Original Assignee
(주)어드바인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)어드바인 filed Critical (주)어드바인
Priority to KR1020090059577A priority Critical patent/KR101038666B1/ko
Publication of KR20110002142A publication Critical patent/KR20110002142A/ko
Application granted granted Critical
Publication of KR101038666B1 publication Critical patent/KR101038666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/935—Regeneration of digital synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

N 채널 DVR M개를 고속 시리얼 채널로 연속 연결하여, N x M 채널 DVR이 될 수 있도록 구현함으로써 비디오 채널 확장이 가능한 DVR 장치 및 이를 이용한 디지털 비디오 레코딩 시스템이 제공된다. 동기 신호 발생/입력부는 동기 신호 및 클럭 신호를 발생하거나 이전 단의 디지털 비디오 레코더로부터 LVDS 신호를 입력받아 LVDS 신호로부터 동기 신호 및 클럭 신호를 분리한다. 비디오 데이터 발생부는 LVDS 신호에 포함된 이전 단의 디지털 비디오 레코더에 의해 생성되거나 합성된 비디오 데이터와 내부 비디오 데이터를 상기 동기 신호에 맞추어 비디오 활성화 지시자와 함께 동기화된 내부 비디오 데이터를 발생한다. 비디오 데이터 합성부는 외부 비디오 데이터 및 이전 단의 디지털 비디오 레코더의 비디오 활성화 플래그를 동기화된 내부 비디오 데이터 및 내부 비디오 활성화 플래그와 합성한다. 직렬 변환기는 비디오 데이터 합성부로부터의 병렬 데이터 형태의 합성 비디오 데이터를 직렬 데이터로 변환하여 다음 단의 디지털 비디오 레코더로 전송한다. 제어부는 직렬 변환기; 및 상기 동기 신호 발생/입력부, 상기 비디오 데이터 발생부, 상기 비디오 데이터 합성부, 및 상기 직렬 변환기의 동작을 제어한다.
DVR

Description

디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템{DVR and video-channel scalable digital video recording system using the same}
본 발명은 디지털 비디오 레코더(digital video recorder; 이하 'DVR'라 함)의 채널 확장에 관한 것으로서, 더욱 상세하게는 DVR 장치 및 이를 이용하여 비디오 채널을 확장할 수 있는 디지털 비디오 레코딩 시스템에 관한 것이다.
종래의 DVR은 통상 4, 8(9), 16 채널을 녹화하여 저장, 검색 및 네트워크로 전송하는 장치를 말하며, 비디오 감시 장비의 핵심을 이루고 있으나, 한정된 비디오 입력 채널만 지원한다.
일반적으로 DVR은 16채널 이하의 제품이 사용되고 있으며, 16채널 이상의 카메라를 요구하는 지역을 지원하기 위해 두 가지 접근 방법이 사용되어 왔다. 첫 번째 방식은 DVR 시스템 내에 장착된 비디오 입력을 32, 64 채널 이상 입력받도록 설계하는 것이다. 일부 이러한 제품이 있지만, 각 채널별로 DVR을 별도로 개발해야 하는 단점을 제외하고도, DVR 시스템 내에 32채널 이상의 확장은 대용량 비디오 데이터의 집중에 의한 복잡성 증대, 이로 인한 구현의 어려움, 불안전성의 증대, 그 리고 열 문제에 의한 내구성 문제가 있어 실질적인 상용화에 어려움이 많다. 이를 극복하기 위한 두 번째 방식으로, 8(9)/16 채널 DVR을 인터넷 프로토콜(IP) 기반의 네트워크로 연결하고, 일반 개인용 컴퓨터(PC)에 감시 S/W(CMS, Central Monitoring System)를 사용해 DVR에 연결하여 중앙 집중적 감시 및 관리를 하여 왔다. 도 1은 종래의 두 번째 방식으로서, CMS 방식을 사용한 다채널 확장 방식을 설명하는 도면이다. 여기서 Cxy는 DVR[x]의 y번째 비디오채널을 의미한다.
도 1의 종래 방식은 M개의 N채널 DVR(110)에서 MPEG-4/H.264 등으로 압축된 비디오 데이터를 녹화 시간 및 경보 등의 정보와 함께 네트워크를 통해 개인용 컴퓨터(PC; 120)로 전송한다. PC(120)는 전송된 압축된 비디오 데이터를 복원하여 모니터(122)에 원하는 형태의 모양으로 표시해 사용자에게 통일된 감시 비디오 및 여러 정보를 제공한다. 하지만, 위의 방식은 특히 압축 전송된 비디오가 D1(704 ×480) 고해상도 고속(30 fr/초)일 경우에, MPEG-4/H.264 비디오 복원에 과도한 부하가 PC(120)에 발생하여, 고성능 PC를 사용해야 하는 단점이 있다. 또한, 압축된 비디오를 복원하여 실시간 화면을 구성함으로 인해 화면 지연이 발생하고, 화면 갱신 속도가 낮아 실시간 감시가 어려운 단점이 있다. 이로 인해 일부 현장에서는 고가의 비디오 매트릭스(Matrix) 스위치를 사용하기도 한다. 이 방식은 통일 관리를 위해 추가된 PC 및 네트워크 장비 혹은 비디오 매트릭스 스위치로 인한 가격 부담이 크게 발생한다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, N 채널 DVR M개를 고속 시리얼 채널로 연속 연결(daisy-chain)하여, N x M 채널 DVR이 될 수 있도록 구현함으로써 비디오 채널 확장이 가능한 DVR 장치 및 이를 이용한 디지털 비디오 레코딩 시스템을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 양상에 따른 디지털 비디오 레코더 장치는 동기 신호 및 클럭 신호를 발생하거나 이전 단의 디지털 비디오 레코더로부터 LVDS 신호를 입력받아 상기 LVDS 신호로부터 동기 신호 및 클럭 신호를 분리하는 동기 신호 발생/입력부; 상기 LVDS 신호에 포함된 상기 이전 단의 디지털 비디오 레코더에 의해 생성되거나 합성된 비디오 데이터와 내부 비디오 데이터를 상기 동기 신호에 맞추어 비디오 활성화 지시자와 함께 동기화된 내부 비디오 데이터를 발생하는 비디오 데이터 발생부; 상기 외부 비디오 데이터 및 이전 단의 디지털 비디오 레코더의 비디오 활성화 플래그를 상기 비디오 데이터 발생부로부터의 상기 동기화된 내부 비디오 데이터 및 내부 비디오 활성화 플래그와 합성하는 비디오 데이터 합성부; 상기 비디오 데이터 합성부로부터의 병렬 데이터 형태의 합성 비디오 데이터를 직렬 데이터로 변환하여 다음 단의 디지털 비디오 레코더로 전송하는 직렬 변환기; 및 상기 동기 신호 발생/입력부, 상기 비디오 데이터 발생부, 상기 비디오 데이터 합성부, 및 상기 직렬 변환기의 동작을 제어하는 제어부를 포 함하는 것을 특징으로 한다.
본 발명의 다른 양상에 따른 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템은 다채널용 다수의 디지털 비디오 레코더를 고속 직렬 채널을 통하여 순차적으로 연결하고, 제1 디지털 비디오 레코더의 출력단이 모니터에 연결되고, 제2 디지털 비디오 레코더 내지 제N 디지털 비디오 레코더의 각 출력단이 다음 단의 디지털 비디오 레코더의 입력단과 연결되고, 상기 동기 신호에 따라 상기 제N 디지털 비디오 레코더로부터 상기 제1 디지털 비디오 레코더의 순으로 이전 단의 디지털 비디오 레코더에 의해 생성된 또는 합성된 비디오 데이터를 현재 단의 디지털 비디오 레코더에 의해 생성된 비디오 데이터를 합성하는 방식으로 합성된 비디오 데이터를 상기 모니터로 전송하여 일 화면에 동기식으로 디스플레이하는 것을 특징으로 한다.
본 발명에 따르면, DVR[1], DVR[2], , DVR[N]을 같은 비디오 동기 신호에 같은 타이밍으로 동작하게 하여, 연결된 DVR이 마치 하나의 DVR처럼 동작시켜, DVR 비디오 채널을 손쉽게 확장할 수 있다. 예를 들면, DVR[n, n=1, 2, N]을 4 채널로 구현시, 4, 8, 4 × N 채널의 DVR이 가능하며, 8 채널로 구현시 8, 16, , 8 × N 채널의 DVR을 형성할 수 있다. 이러한 확장 방식은 고속 시리얼 채널 연결시 자동으로 구성되는 플러그-앤-플레이(PLUG-N-PLAY) 방식으로 동작이 가능해, 각 4,8(9), 16, 32 채널별 DVR을 별도로 개발하지 않으므로 인한 개발비, 개발 유지비 및 생산 관리비의 혁신적인 절감이 가능하다. 4, 8(9), 16, 32채널의 DVR을 별도로 개발 공급하는 방식에 비해 본 발명으로 인해 산술적인 1/4의 비용으로 공급이 가능하다.
또한 본 발명의 효과는, DVR[N]부터 부분적인 비디오 데이터를 DVR[1]으로 전송하는 과정에서 외부 메모리(DRAM)를 사용하지 않는 점에 있다. 일반적으로 비디오를 합성하는 과정에서 외부 비디오 입력과 내부 비디오 동기신호가 일치하지 않으므로 인해, 임시로 비디오 데이터를 저장하기 위한 외부 메모리를 사용하게 된다. 이러한 비디오 외부 메모리를 통상 프레임 메모리라 칭한다. 이러한 프레임 메모리를 사용하는 경우는, 많은 로직 게이트(logic gate)를 갖고 있는 고가의 필드 프로그래머블 게이트 어레이(FPGA)를 사용해서 처리함으로 인해 전체 시스템이 복잡해지고 가격이 높아지는 단점이 있다. 이에 비해 본 발명은 각 시스템을 비디오동기신호에 일치시켜 비디오데이터 신호를 발생하고 이를 단계적으로 합성해 가능 방식을 택해, MUX와 AND 게이트와 같은 단순한 로직으로 비디오를 합성할 수 있다.
그리고, 종래의 방식에 비해 압축 영상을 전송 및 복원하지 않아, 화면지연이 발생하지 않는다. 화면 갱신이 실시간으로 이루어져 실시간 감시에 필요한 매트릭스 비디오 스위치 장비가 필요하지 않으며, 고성능의 PC 및 IP 네트워크 장비가 필요하지 않은 장점이 있다.
이하, 첨부된 예시 도면에 의거하여 본 발명의 실시예에 따른 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템을 상세히 설명한다. 도 2는 본 발명의 실시예에 따른 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템은 다수의 디지털 비디오 레코더(210)를 고속 직렬 채널을 통하여 순차적으로 연결하고, 제1 디지털 비디오 레코더 DVR[1]의 출력단이 모니터(220)에 연결되고, 제2 디지털 비디오 레코더 DVR[2] 내지 제N 디지털 비디오 레코더 DVR[N]의 각 출력단이 다음 단의 디지털 비디오 레코더의 입력단과 연결되고, 상기 동기 신호에 따라 상기 제N 디지털 비디오 레코더 DVR[N]로부터 상기 제1 디지털 비디오 레코더 DVR[1]의 순으로 이전 단의 디지털 비디오 레코더에 의해 생성된 또는 합성된 비디오 데이터를 현재 단의 디지털 비디오 레코더에 의해 생성된 비디오 데이터를 합성하는 방식으로 합성된 비디오 데이터를 상기 모니터(220)로 전송하여 일 화면에 동기식으로 디스플레이한다. 고속 직렬 채널은 LVDS(Low-voltage difference signaling) 혹은 CML(Common-mode logic) 등과 같은 방법이 사용 가능하다. 본 발명에서는 전송방식으로는 LVDS(Low-voltage difference signal)을 사용하였다. 여기서 보조 모니터(212)는 감시 효율을 증대하기 위해 사용될 수 있는 것을 의미한다. 또한 신호는 상기 제N 디지털 비디오 레코더 DVR[N]에서 상기 제1 디지털 비디오 레코더 DVR[1]으로 단 방향으로 전달된다.
도 3은 도 2에 도시된 각 DVR 장치의 상세 블록도이다.
상기 다수의 DVR은 각각: 동기 신호 발생/입력부(310), 비디오 데이터 발생부(320), 비디오 데이터 합성부(330), 직렬 변환기(340), 및 제어부(350)를 포함한다.
동기 신호 발생/입력부(310)는 동기 신호 및 클럭 신호를 발생하거나 이전 단의 디지털 비디오 레코더로부터 LVDS 신호를 입력받아 상기 LVDS 신호로부터 동기 신호 FSYNC 및 클럭 신호 LCLK를 분리한다. 도 6은 도 3에 도시된 동기 비디오 발생/입력 장치(310)의 일예를 나타낸 도면으로서, 직렬 변환기(340)의 역을 수행하는 장치로 역 시리얼화 칩(DESERIALIZER IC)를 사용할 수 있다. 도 6에서 P(N-1)과 N(N-1)은 도 8의 P(N-1)과 N(N-1)을 나타내는 것으로, LVDS를 사용할 경우 3 Gbps 대역까지 전송이 가능하다.
비디오 데이터 발생부(320)는 상기 LVDS 신호에 포함된 상기 이전 단의 디지털 비디오 레코더에 의해 생성되거나 합성된 비디오 데이터와 내부 비디오 데이터를 상기 동기 신호에 맞추어 비디오 활성화 지시자와 함께 동기화된 내부 비디오 데이터를 발생한다.
비디오 데이터 합성부(330)는 상기 외부 비디오 데이터(EVD) 및 이전 단의 디지털 비디오 레코더의 비디오 활성화 플래그(EVV_flag) 및 외부 기타 플래그(EO_flag)를 상기 비디오 데이터 발생부(320)로부터의 상기 동기화된 내부 비디오 데이터(IVD), 내부 비디오 활성화 플래그(IVV_flag), 및 내부 기타 플래그(IO_flag)와 합성한다.
직렬 변환기(340)는 상기 비디오 데이터 합성부(330)로부터의 병렬 데이터 형태의 합성 비디오 데이터를 직렬 데이터로 변환하여 다음 단의 디지털 비디오 레코더로 전송한다.
제어부(350)는 동기 신호 발생/입력부(310), 비디오 데이터 발생부(320), 비 디오 데이터 합성부(330), 및 직렬 변환기(340)의 동작을 제어한다. 도 3에서 EVD(N)과 IVD(N)은 DVR[N]의 외부비디오데이터와 내부비디오데이터를 말한다.
제어부(310)는 탑재된 프로그램에 의해 동기 신호 발생/입력부(310), 비디오 데이터 발생부(320), 비디오 데이터 합성부(330), 및 직렬 변환기(340)의 초기치를 선택하고 각 장비를 활성화한다. 활성화된 동기 신호 발생/입력부(310)는 외부 LVDS 신호가 없을 경우, 도 4에 도시된 동기 신호를 발생하여 동기 신호 발생/입력 장치(320)의 화면 분할기(334)에 인가하고, 외부 LVDS 신호가 있는 경우는 LVDS에서 TTL/CMOS 신호로 변환된 VCLK과 FSYNC를 사용한다. VCLK과 FSYNC 신호는 도 2에서 DVR[N]에서 발생되어 DVR[1]까지 전달된다.
사용되는 비디오 동기 신호는 비디오 클럭 VCLK과 필드동기(field sync) 신호 FSYNC이다. 일반적으로 VCLK은 SD(Standard Definition) 비디오의 경우 27MHz를, HD(High Definition)의 경우는 74.25 MHz(30fr/sec) 혹은 148.5 MHz(60fr/sec)을 사용하나, 필요에 의해 다른 값의 클럭이 사용될 수 있다. FSYNC는 비디오의 시작을 나타내는 시기(timing)를 결정하기 위해 사용되며, 동기 화면 전송 장치(350)를 통해 1 CLK 지연된 신호로 다음 단계의 DVR로 연속 연결(daisy-chain) 방식으로 전달된다. 1 CLK 지연은 후에 설명될 비디오 합성시 발생하는 1 CLK 지연을 보상하기 위함이다.
다음 단계의 DVR은 전송된 VCLK이 있을 경우 전송된 VCLK을, 없을 경우는 자체 발생 VCLK을 비디오 처리 주 클럭으로 사용한다. FSYNC는 수평 동기(HSYNC)와 수직 동기(VSYNC)를 만드는데 사용되며, 각 DVR이 입력되는 FSYNC에 동기하여 수직 동기 및 수평 동기가 도 5와 같이 발생되도록 한다.
도 5에서 A와 B는 FSYNC의 올림 변경(rising edge)에 정해진 값으로 VSYNC와 HSYNC의 올림 변경이 발생함을 의미한다. VSYNC와 HSYNC는 직사각형의 화면을 생성하고 제어하는데 사용된다.
제어부(350)로부터 명령을 받은 비디오 데이터 발생부(320)의 화면 분할기(324)는 DVR에 직접 연결된 비디오 신호(내부 비디오 신호)로부터 실시간 분할 화면을 만든다. 검색 시에는 제어부(350)는 HDD에 있는 녹화 화면을 검색 복원하여 화면발생 장치에 보낸다. 비디오 데이터 발생부(320)는 위의 두 종류의 비디오 데이터, 즉 이전 단의 DVR로부터의 외부 비디오 데이터 및 내부 비디오 데이터를 비디오 수평 및 수직동기에 맞추어 비디오 활성화 지시자(VV_flag)와 함께 내부 전송 데이터를 발생한다. 지시자에는 시간 동기화를 위한 시간 동기 지시자 및 PL(검색/실시간) 지시자 등을 포함할 수 있다. 도 7은 N 단계의 DVR[N]과 (N-1) 단계의 DVR[N-1]이 4분할 화면에서 N 단계 DVR[N]은 제1 사분면을, (N-1) 단계의 DVR[N-1]은 제2 사분면을 활성화할 경우의 신호 파형도를 나타낸 것이다. 도 7의 밑에 있는 신호는 C로 표시된 시점의 신호의 모습을 도시한 것이다.
도 7은 도 3에 도시된 화면 발생부가 출력하는 비디오 데이터의 활성화 지시자와 비디오 데이터의 신호 파형으로서, 신호 HSYNC(N)과 신호 HSYNC(N-1)은 1 CLK 차이가 있고, 이는 비디오 합성단계의 1 CLK 지연을 보상하기 위함이다.
도 8은 도 3에 도시된 비디오 합성부의 일예인 논리 회로를 나타낸 회로도이다. 도 8에서 굵은 선은 벡터성분을 나타낸다. (N)은 DVR[N]의 신호를 나타낸다.
상기 비디오 데이터 합성부(330)는 제1 D 플립-플롭(810), 멀티플렉서(820), OR 게이트(830), 제2 D 플립-플롭(840), 및 제3 D 플립-플롭(850)을 포함한다.
제1 D 플립-플롭(810)은 상기 동기 신호 발생/입력부(310)로부터의 상기 클럭 신호에 동기되어 상기 동기 신호 발생/입력부(310)로부터의 상기 동기 신호를 지연 출력한다.
멀티플렉서(820)는 이전 단의 디지털 비디오 레코더로부터의 비디오 데이터 및 내부 비디오 데이터를 수신하고 선택 단자로 입력되는 이전 단의 비디오 활성화 플래그의 논리 레벨에 따라 상기 이전 단의 비디오 데이터 및 상기 비디오 데이터 발생부(320)로부터의 상기 내부 비디오 데이터 중의 하나를 선택하여 출력한다.
OR 게이트(830)는 상기 이전 단의 디지털 비디오 레코더로부터의 비디오 활성화 플래그와 내부 비디오 활성화 플래그를 OR 연산한다.
제2 D 플립-플롭(840)은 상기 클럭 신호 VCLK에 동기되어 상기 멀티플렉서의 출력을 1 클럭 만큼 지연 출력한다.
제3 D 플립-플롭(850)은 상기 클럭 신호 VCLK에 동기되어 상기 OR 게이트(830)의 출력을 지연 출력한다.
도 8에서 비디오 데이터, 즉 외부 비디오 데이터(EVD) 및 내부 비디오 데이터(IVD)는 멀티플렉서(MUX; 820)의 입력단자에 입력되고, MUX(820)의 선택 단자는 외부 비디오 활성화 플래그(EVV_flag)에 의해 연결된다. 모든 활성화 플래그는 OR 게이트(830)로 합성되고, 합성된 비디오 데이터 및 플래그 신호는 제3 D 플립-플롭(850)를 이용해서 직렬 변환기(340)에 보내진다.
동기 비디오 신호 버스는 (1 CLK 지연된 합성된 비디오 데이터, 1 CLK 지연된 합성된 비디오 활성화 지시자, 1 CLK 지연된 기타 지시자, 1 CLK 지연된 FSYNC, VCLK)를 나타내며, 동기 비디오 전송 장치인 직렬 변환기(340)는 동기 비디오 신호 버스를 LVDS 전송 방식으로 변환한 후, 다음 (N-1)단의 DVR로 전송하는 장치이다. 여기에는 병렬데이터를 고속 시리얼 데이터로 변환한 후 LVDS 신호로 전송하는 간단한 시리얼화 칩(SERIALIZER IC)이 사용되었다.
도 9는 비디오 데이터, 즉 P(N)과 N(N)으로부터 VCLK(N-1), FSYNC(N-1), EVV_flag(N-1), EO_flag(N-1), EVD(N-1)을 복원하는 과정의 파형으로 나타낸 것이다. VCLK(N)과 VCLK(N-1)은 위상(phase)만 차이가 있는 같은 클럭이다.
앞에서 설명한 방식으로 합성된 비디오 데이터는 계속해서 N 단계에서 (N-1) 단계로 전송되고, 이러한 전송은 1 단계의 DVR에서 종료된다. 1 단계의 DVR은 최종 단계로 합성된 비디오 데이터는 완전한 화면을 구성하게 되거나, 비디오 활성화 지시자가 활성화되지 못한 부분은 검정색 혹은 파란색의 지정된 색상으로 표시하여 완성된 비디오를 최종적으로 합성하게 된다.
도 10은 3대의 DVR, 즉 DVR[1], DVR[2], 및 DVR[3]을 연결하여 완성된 비디오를 얻는 과정을 도시한 예를 표시한 것이다. 도 10에서 빗금친 부분은 활성화된 영역을 의미한다. DVR[3]는 숫자 3으로 표시된 우측 2개의 영역을 활성화하고, DVR[2]는 숫자 2로 표시된 위 중간의 영역을 발생시킨 것이며, 우측 2개의 비디오는 DVR[3]로부터 전송된 것으로, 모두 합성하여 DVR[1]으로 전송한다. DVR[1]은 최종 단계로 DVR[2]에서 전송된 비디오 데이터, 즉 숫자 2 및 3으로 표시된 부분의 비디오 데이터와 DVR[1]의 내부에서 발생한 비디오 데이터, 즉 숫자 1로 표시된 부분에 표시되는 비디오 데이터를 합성하여 완전한 비디오 화면을 만들게 된다.
이렇게 완성된 비디오 화면은 디지털-아날로그 변환기(도시안됨)를 거쳐 모니터(220)에 표시된다.
이상에서는 본 발명을 특정의 바람직한 실시예로서 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
본 발명에 따른 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템은 CCTV 카메라 시스템과 같은 감시용 카메라 시스템에 사용될 수 있다.
도 1은 CMS 방식을 사용한 다채널 확장 방식을 설명하는 도면이다.
도 2는 본 발명의 실시예에 따른 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템을 나타낸 도면이다.
도 3은 도 2에 도시된 각 DVR의 상세 블록도이다.
도 4는 도 3의 각 DVR에 사용되는 비디오 동기 신호 및 클럭 신호를 나타낸 도면이다.
도 5는 도 4에 도시된 비디오 동기 신호에 동기화된 비디오 수직 및 수평 동기 신호를 나타낸 도면이다.
도 6은 도 3에 도시된 동기 비디오 발생/입력 장치의 일예를 나타낸 도면이다.
도 7은 도 3에 도시된 화면 발생부가 출력하는 비디오 데이터의 활성화 지시자와 비디오 데이터의 신호 파형이다.
도 8은 도 3에 도시된 비디오 합성부의 일예인 논리 회로를 나타낸 회로도이다.
도 9는 본 발명의 실시예에 따른 비디오 데이터 복원 과정을 설명하는 타이밍 도이다.
도 10은 본 발명의 실시예에 따른 3대의 DVR이 연결되어 화면을 합성하는 예제를 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
310: 동기 신호 발생/입력부
320: 비디오 데이터 발생부
332: M 채널 비디오 입력기
324: 화면 분할기
326: 메모리
330: 비디오 데이터 합성부
340: 직렬 변환기
350: 제어부
810: 제1 D 플립-플롭
820: 멀티플렉서
830: 오어 게이트
840: 제2 D 플립-플롭
850: 제3 D 플립-플롭

Claims (5)

  1. 동기 신호 및 클럭 신호를 발생하거나 이전 단의 디지털 비디오 레코더로부터 LVDS 신호를 입력받아 상기 LVDS 신호로부터 동기 신호 및 클럭 신호를 분리하는 동기 신호 발생/입력부(310);
    상기 LVDS 신호에 포함된 상기 이전 단의 디지털 비디오 레코더에 의해 생성되거나 합성된 비디오 데이터와 내부 비디오 데이터를 상기 동기 신호에 맞추어 비디오 활성화 지시자와 함께 동기화된 내부 비디오 데이터를 발생하는 비디오 데이터 발생부(320);
    외부 비디오 데이터 및 이전 단의 디지털 비디오 레코더의 비디오 활성화 플래그를 상기 비디오 데이터 발생부로부터의 상기 동기화된 내부 비디오 데이터 및 내부 비디오 활성화 플래그와 합성하는 비디오 데이터 합성부(330);
    상기 비디오 데이터 합성부(330)로부터의 병렬 데이터 형태의 합성 비디오 데이터를 직렬 데이터로 변환하여 다음 단의 디지털 비디오 레코더로 전송하는 직렬 변환기(340); 및
    상기 동기 신호 발생/입력부(310), 상기 비디오 데이터 발생부(320), 상기 비디오 데이터 합성부(330), 및 상기 직렬 변환기(340)의 동작을 제어하는 제어부(350)를 포함하는 디지털 비디오 레코더 장치.
  2. 제1 항에 있어서, 상기 비디오 데이터 합성부는
    상기 동기 신호 발생/입력부(310)로부터의 상기 클럭 신호에 동기되어 상기 동기 신호 발생/입력부(310)로부터의 상기 동기 신호를 지연 출력하는 제1 D 플립-플롭(810);
    이전 단의 디지털 비디오 레코더로부터의 비디오 데이터 및 내부 비디오 데이터를 수신하고 선택 단자로 입력되는 이전 단의 비디오 활성화 플래그의 논리 레벨에 따라 상기 이전 단의 비디오 데이터 및 상기 비디오 데이터 발생부로부터의 상기 내부 비디오 데이터 중의 하나를 선택하여 출력하는 멀티플렉서(820);
    상기 이전 단의 디지털 비디오 레코더로부터의 비디오 활성화 플래그와 내부 비디오 활성화 플래그를 OR 연산하는 OR 게이트(830);
    상기 클럭 신호에 동기되어 상기 멀티플렉서의 출력을 지연 출력하는 제2 D 플립-플롭(840); 및
    상기 클럭 신호에 동기되어 상기 OR 게이트(830)의 출력을 지연 출력하는 제3 D 플립-플롭(850)을 포함하는 디지털 비디오 레코더 장치.
  3. 다채널용 다수의 디지털 비디오 레코더를 고속 직렬 채널을 통하여 순차적으로 연결하고, 제1 디지털 비디오 레코더의 출력단이 모니터에 연결되고, 제2 디지털 비디오 레코더 내지 제N 디지털 비디오 레코더의 각 출력단이 다음 단의 디지털 비디오 레코더의 입력단과 연결되고, 동기 신호에 따라 상기 제N 디지털 비디오 레코더로부터 상기 제1 디지털 비디오 레코더의 순으로 이전 단의 디지털 비디오 레코더에 의해 생성된 또는 합성된 비디오 데이터를 현재 단의 디지털 비디오 레코더에 의해 생성된 비디오 데이터를 합성하는 방식으로 합성된 비디오 데이터를 상기 모니터로 전송하여 일 화면에 동기식으로 디스플레이하며,
    상기 다채널용 다수의 디지털 비디오 레코더는 각각:
    동기 신호 및 클럭 신호를 발생하거나 이전 단의 디지털 비디오 레코더로부터 LVDS 신호를 입력받아 상기 LVDS 신호로부터 동기 신호 및 클럭 신호를 분리하는 동기 신호 발생/입력부(310);
    상기 LVDS 신호에 포함된 상기 이전 단의 디지털 비디오 레코더에 의해 생성되거나 합성된 비디오 데이터와 내부 비디오 데이터를 상기 동기 신호에 맞추어 비디오 활성화 지시자와 함께 동기화된 내부 비디오 데이터를 발생하는 비디오 데이터 발생부(320);
    외부 비디오 데이터(EVD) 및 이전 단의 디지털 비디오 레코더의 비디오 활성화 플래그를 상기 비디오 데이터 발생부로부터의 상기 동기화된 내부 비디오 데이터(IVD) 및 내부 비디오 활성화 플래그와 합성하는 비디오 데이터 합성부(330);
    상기 비디오 데이터 합성부(330)로부터의 병렬 데이터 형태의 합성 비디오 데이터를 직렬 데이터로 변환하여 다음 단의 디지털 비디오 레코더로 전송하는 직렬 변환기(340); 및
    상기 동기 신호 발생/입력부(310), 상기 비디오 데이터 발생부(320), 상기 비디오 데이터 합성부(330), 및 상기 직렬 변환기(340)의 동작을 제어하는 제어부(350)를 포함하는 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템.
  4. 삭제
  5. 제3 항에 있어서, 상기 비디오 데이터 합성부는
    상기 동기 신호 발생/입력부(310)로부터의 상기 클럭 신호에 동기되어 상기 동기 신호 발생/입력부(310)로부터의 상기 동기 신호를 지연 출력하는 제1 D 플립-플롭(810);
    이전 단의 디지털 비디오 레코더로부터의 비디오 데이터 및 내부 비디오 데이터를 수신하고 선택 단자로 입력되는 이전 단의 비디오 활성화 플래그의 논리 레벨에 따라 상기 이전 단의 비디오 데이터 및 상기 비디오 데이터 발생부로부터의 상기 내부 비디오 데이터 중의 하나를 선택하여 출력하는 멀티플렉서(820);
    상기 이전 단의 디지털 비디오 레코더로부터의 비디오 활성화 플래그와 내부 비디오 활성화 플래그를 OR 연산하는 OR 게이트(830);
    상기 클럭 신호에 동기되어 상기 멀티플렉서의 출력을 지연 출력하는 제2 D 플립-플롭(840); 및
    상기 클럭 신호에 동기되어 상기 OR 게이트(830)의 출력을 지연 출력하는 제3 D 플립-플롭(850)을 포함하는 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템.
KR1020090059577A 2009-07-01 2009-07-01 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템 KR101038666B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090059577A KR101038666B1 (ko) 2009-07-01 2009-07-01 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090059577A KR101038666B1 (ko) 2009-07-01 2009-07-01 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템

Publications (2)

Publication Number Publication Date
KR20110002142A KR20110002142A (ko) 2011-01-07
KR101038666B1 true KR101038666B1 (ko) 2011-06-02

Family

ID=43610444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059577A KR101038666B1 (ko) 2009-07-01 2009-07-01 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템

Country Status (1)

Country Link
KR (1) KR101038666B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160065275A (ko) 2014-11-28 2016-06-09 링크가가(주) 블루투스 신호를 이용한 통신신호 자동선택 분실방지 시스템 및 방법
CN108600675B (zh) * 2018-05-24 2020-07-31 普联技术有限公司 通道路数扩展方法、设备、网络录像机及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040079596A (ko) * 2003-03-08 2004-09-16 주식회사 성진씨앤씨 허브를 내장한 네트워크 카메라
KR20070017836A (ko) * 2005-08-08 2007-02-13 중앙대학교 산학협력단 디지털 텍스트와 아날로그 영상신호를 합성하여 아날로그 합성영상신호를 출력하는 영상합성시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040079596A (ko) * 2003-03-08 2004-09-16 주식회사 성진씨앤씨 허브를 내장한 네트워크 카메라
KR20070017836A (ko) * 2005-08-08 2007-02-13 중앙대학교 산학협력단 디지털 텍스트와 아날로그 영상신호를 합성하여 아날로그 합성영상신호를 출력하는 영상합성시스템

Also Published As

Publication number Publication date
KR20110002142A (ko) 2011-01-07

Similar Documents

Publication Publication Date Title
US5434624A (en) Apparatus for producing a multi-scene video signal
JP3831951B2 (ja) 画像処理装置およびそのための集積化回路
KR101038666B1 (ko) 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템
US20020001041A1 (en) Video transmission apparatus
KR101856177B1 (ko) 다중 신호 처리 시스템
JP6027739B2 (ja) 映像処理装置、映像処理方法、映像処理システムおよびプログラム
KR100252619B1 (ko) 배속컨버터를이용한순차주사방식의고화질전광판장치
JP3276705B2 (ja) 分割動画モニタ装置
KR20080002275A (ko) Ｆｐｇａ를 이용한 영상합성 제어장치
KR100458447B1 (ko) 방송용 그래픽 시스템
JP2002190985A (ja) 多画面映像信号処理装置
JP3883248B2 (ja) 画素数変換装置
JP2000341651A (ja) フォーマット変換装置
JPS6238980A (ja) ビデオ信号のサンプリング方式
JPH11164304A (ja) デジタルデータ転送制御回路
JP3397165B2 (ja) 画像合成装置
JP2919580B2 (ja) 映像信号処理回路及び映像信号の通信方法
JPH04351173A (ja) 映像表示装置
JPH0431892A (ja) ビデオ信号表示装置
KR910007371A (ko) 일반교환회선용 정지화상 전화기의 영상 입출력 장치
JPH07154673A (ja) テレビカメラシステム
JPH0738806A (ja) 信号切換装置
JPH0548988A (ja) 子画面重ね合わせ表示回路
TW200540750A (en) Display apparatus and display wall with the same
JPH03196777A (ja) 多機能面像合成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee