CN103839528B - 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏 - Google Patents
拼接显示屏的同步显示方法、时钟控制器及拼接显示屏 Download PDFInfo
- Publication number
- CN103839528B CN103839528B CN201410058868.7A CN201410058868A CN103839528B CN 103839528 B CN103839528 B CN 103839528B CN 201410058868 A CN201410058868 A CN 201410058868A CN 103839528 B CN103839528 B CN 103839528B
- Authority
- CN
- China
- Prior art keywords
- control signal
- clock control
- display unit
- phase difference
- spliced display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 36
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种拼接显示屏的同步显示方法、时钟控制器及拼接显示屏,在拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差超出预设的阈值范围时,生成比该相位差小的相位调节值,根据该相位调节值生成对应的拼接显示单元的下一帧的时钟控制信号,且该下一帧的时钟控制信号与基准时钟控制信号的相位差为该相位调节值,由于该方法是根据比相位差小的相位调节值生成下一帧的时钟控制信号,因此,当拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差较大时,可以使生成的下一帧的时钟控制信号与当前帧的时钟控制信号之间的相位差较比现有方法小,从而避免发生信号跳变,改善各拼接显示单元的画面闪烁现象,提高显示效果。
Description
技术领域
本发明涉及显示技术领域,尤指一种拼接显示屏的同步显示方法、时钟控制器及拼接显示屏。
背景技术
随着液晶显示技术的发展,大屏幕的液晶电视墙由于其良好的视觉震撼力、清晰的效果,越来越广泛地应用于大型活动中。由于大型、超大型液晶电视墙很难或者不能直接生产,生产成本极高,所以广泛使用拼接技术,即把多块显示器(拼接显示单元)拼接在一起形成拼接显示屏,多个拼接显示单元同时显示一幅图像的不同部位,从而实现拼接显示屏的大屏幕拼接显示。为了实现拼接显示屏的大屏幕拼接显示,保证各个拼接显示单元显示单元的同步,需要使提供给各拼接显示单元的时钟控制信号的相位是一致的。
目前,现有的拼接显示屏普遍采用的拼接同步显示装置如图1所示,各信号传输装置1分别向叠加控制电路2传输包含有时钟控制信号的显示信号;帧同步控制电路3选择或者指定其中一个显示信号输出装置1为预定显示信号输出装置,将该预定显示信号输出装置的时钟控制信号作为基准时钟控制信号,并测量该基准时钟控制信号以及其他各显示信号输出装置1的时钟控制信号的到达时间,从而可以得到各显示信号输出装置1的时钟控制信号与基准时钟控制信号的到达时间的时间差,帧同步控制电路3根据该时间差向时钟同步控制电路4发送调节指令,时钟同步控制电路4接收到该指令后,对相应的显示信号输出装置1对应的时钟输出通道进行调整,以使各显示信号输出装置1的输出帧时钟控制信号的到达时间一致。
但是,在上述拼接同步显示装置中,当其他各显示信号输出装置的时钟控制信号与基准时钟控制信号的到达时间的时间差较大时,通过调节立即使其他各显示信号输出装置的时钟控制信号与基准时钟控制信号同步,这样可能会发生信号跳变的现象,导致各拼接显示单元出现画面闪烁现象,从而影响显示效果。并且,由于在显示每一帧画面之前,其他各显示信号输出装置的时钟控制信号都要与基准时钟控制信号进行比较和调节,因此出现信号跳变的频率比较高,从而进一步加剧各拼接显示单元出现画面闪烁现象。
发明内容
本发明实施例提供的一种拼接显示屏的同步显示方法、时钟控制器及拼接显示屏,用以改善现有的拼接显示屏中的画面闪烁的问题。
本发明实施例提供的一种拼接显示屏的同步显示方法,所述拼接显示屏包括至少两个拼接显示单元,以及与各所述拼接显示单元一一对应的时钟控制器,所述方法包括:
各所述时钟控制器接收与所述时钟控制器对应的拼接显示单元所反馈的所述拼接显示单元的当前帧的时钟控制信号;
各所述时钟控制器确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述时钟控制器接收到的基准时钟控制信号的相位差;
各所述时钟控制器确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差是否超出预设的阈值范围;
当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差超出预设的阈值范围时,所述时钟控制器根据所述相位差生成相位调节值,所述相位调节值小于所述相位差;
所述时钟控制器根据所述相位调节值,生成对应的所述拼接显示单元的下一帧的时钟控制信号,并将生成的所述拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元,其中,生成的所述下一帧的时钟控制信号与所述基准时钟控制信号的相位差为所述相位调节值。
本发明实施例提供的上述同步显示方法,可以在拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差超出预设的阈值范围时,生成比该相位差小的相位调节值,根据该生成的相位调节值生成对应的拼接显示单元的下一帧的时钟控制信号,且该生成的下一帧的时钟控制信号与基准时钟控制信号的相位差为该相位调节值,通过对将依次要输入到拼接显示单元的时钟控制信号依次进行比较和调节,逐渐降低拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差,最终达到拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差在预设的阈值范围内的目的,从而实现拼接显示屏的同步显示。并且,由于在该同步显示方法中,是根据比当前帧的时钟控制信号与基准时钟控制信号的相位差小的相位调节值生成下一帧的时钟控制信号,因此,当拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差较大时,可以使生成的下一帧的时钟控制信号与当前帧的时钟控制信号之间的相位差较比现有方法小,因此可以避免发生信号跳变,从而改善各拼接显示单元出现画面闪烁的现象,提高显示效果。
较佳地,为了便于实施,在本发明实施例提供的上述同步显示方法中,所述时钟控制器根据所述相位差生成相位调节值,具体包括:
将所述相位差的值乘以设定的系数得到所述相位调节值,所述系数大于0且小于1。
较佳地,为了便于实施,在本发明实施例提供的上述同步显示方法中,还包括:
当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差在预设的阈值范围内时,所述时钟控制器直接生成对应的所述拼接显示单元的下一帧的时钟控制信号,并将生成的所述拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元;其中,生成的所述下一帧的时钟控制信号与所述基准时钟控制信号的相位差等于当前帧的时钟控制信号与所述基准时钟控制信号的相位差。
较佳地,为了便于实施,在本发明实施例提供的上述同步显示方法中,所述拼接显示屏中的每个拼接显示单元的显示面板内设置有时钟控制信号检测单元;
各所述时钟控制器接收与所述时钟控制器对应的拼接显示单元所反馈的所述拼接显示单元的当前帧的时钟控制信号,具体包括:
各所述时钟控制器接收与所述时钟控制器对应的拼接显示单元的显示面板内的时钟控制信号检测单元所反馈的所述拼接显示单元的当前帧的时钟控制信号。
本发明实施例提供的一种拼接显示屏的时钟控制器,包括:
接收单元,用于接收基准时钟控制信号,以及与所述时钟控制器对应的拼接显示屏的拼接显示单元所反馈的所述拼接显示单元的当前帧的时钟控制信号;
第一处理单元,用于确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述接收单元接收到的基准时钟控制信号的相位差;
第二处理单元,用于确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差是否超出预设的阈值范围;
第三处理单元,用于当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差超出预设的阈值范围时,根据所述相位差生成相位调节值,所述相位调节值小于所述相位差;
第四处理单元,用于根据所述相位调节值,生成对应的所述拼接显示单元的下一帧的时钟控制信号,其中,生成的所述下一帧的时钟控制信号与所述基准时钟控制信号的相位差为所述相位调节值;
发送单元,用于将生成的所述拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元。
较佳地,为了便于实施,在本发明实施例提供的上述时钟控制器中,所述第三处理单元,具体用于:
当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差超出预设的阈值范围时,将所述相位差的值乘以设定的系数得到所述相位调节值,所述系数大于0且小于1。
较佳地,为了便于实施,在本发明实施例提供的上述时钟控制器中,所述第四处理单元,还用于当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差在预设的阈值范围时,直接生成对应的所述拼接显示单元的下一帧的时钟控制信号,其中,生成的所述下一帧的时钟控制信号与所述基准时钟控制信号的相位差等于当前帧的时钟控制信号与所述基准时钟控制信号的相位差;
所述发送单元,还用于将生成的所述拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元。
本发明实施例提供的一种拼接显示屏,包括至少两个拼接显示单元,以及与各所述拼接显示单元一一对应的本发明实施例提供的上述任一种时钟控制器。
较佳地,为了便于实施,在本发明实施例提供的上述拼接显示屏中,所述拼接显示屏中的每个拼接显示单元的显示面板内设置有时钟控制信号检测单元,所述时钟控制信号检测单元用于检测所述拼接显示单元的当前帧的时钟控制信号,并向与所述拼接显示单元对应的时钟控制器发送所述拼接显示单元的当前帧的时钟控制信号。
较佳地,为了便于实施,在本发明实施例提供的上述拼接显示屏中,各所述拼接显示单元的显示面板具有透光区域和遮光区域,所述时钟控制信号检测单元位于所述遮光区域内。
附图说明
图1为现有的同步显示装置的结构示意图;
图2为本发明实施例提供的拼接显示屏的同步显示方法的流程图;
图3为本发明实施体提供的同步显示方法中时钟控制信号实现同步显示的原理示意图;
图4为本发明实施例提供的时钟控制器的结构示意图;
图5为本发明实施例提供的拼接显示屏的结构示意图。
具体实施方式
下面结合附图,对本发明实施例提供的一种拼接显示屏的同步显示方法、时钟控制器及拼接显示屏的具体实施方式进行详细地说明。
本发明实施例提供的一种拼接显示屏的同步显示方法,如图5所示,拼接显示屏包括至少两个拼接显示单元110,以及与各拼接显示单元110一一对应的时钟控制器120,如图2所示,该同步显示方法可以包括以下步骤:
S201、各时钟控制器接收与该时钟控制器对应的拼接显示单元所反馈的拼接显示单元的当前帧的时钟控制信号;
S202、各时钟控制器确定接收到的拼接显示单元的当前帧的时钟控制信号与时钟控制器接收到的基准时钟控制信号的相位差;
具体地,在具体实施时,各时钟控制器所接收到的基准时钟控制信号可以是如图4所示的拼接显示屏的显卡服务器130所发送的,当然也可以是能够实现本发明方案的其他装置发送的,在此不做限定。
进一步地,各时钟控制器接收到的基准时钟控制信号可以是预先于当前帧的时钟控制信号接收的,当然也可以是在接收当前帧的时钟控制信号的同时接收基准时钟控制信号,在此不做限定。
S203、各时钟控制器确定接收到的拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差是否超出预设的阈值范围;当确定接收到的拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差超出预设的阈值范围时,执行步骤S204;
S204、时钟控制器根据相位差生成相位调节值,相位调节值小于相位差;
S205、时钟控制器根据相位调节值,生成对应的拼接显示单元的下一帧的时钟控制信号,并将生成的拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元,其中,生成的下一帧的时钟控制信号与基准时钟控制信号的相位差为相位调节值。
每一帧图像显示的时候,重复上述同步显示方法的步骤。通过多次调节,逐步降低拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差,直至此相位差在预设的阈值范围内的目的,从而实现拼接显示屏的同步显示。
本发明实施例提供的上述同步显示方法,可以在拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差超出预设的阈值范围时,生成比该相位差小的相位调节值,根据该生成的相位调节值生成对应的拼接显示单元的下一帧的时钟控制信号,且该生成的下一帧的时钟控制信号与基准时钟控制信号的相位差为该相位调节值,通过对将依次要输入到拼接显示单元的时钟控制信号依次进行比较和调节,逐渐降低拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差,最终达到拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差在预设的阈值范围内的目的,从而实现拼接显示屏的同步显示。并且,由于在该同步显示方法中,是根据比当前帧的时钟控制信号与基准时钟控制信号的相位差小的相位调节值生成下一帧的时钟控制信号,因此,当拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差较大时,可以使生成的下一帧的时钟控制信号与当前帧的时钟控制信号之间的相位差较比现有方法小,因此可以避免发生信号跳变,从而改善各拼接显示单元出现画面闪烁的现象,提高显示效果。
较佳地,在本发明实施例提供的上述同步显示方法中,时钟控制器根据相位差生成相位调节值,具体可以包括:
将相位差的值乘以设定的系数得到相位调节值,该系数大于0且小于1。当然,在具体实施时也可以将相位差的值除以大于1的数得到相位调节值,只要是使生成的相位调节值小于相位差的方案都是本发明所保护的方案。
较佳地,在本发明实施例提供的上述同步显示方法中,相位调节值等于相位差的一半,具体可以通过将相位差的值乘以0.5得到,也可以通过将相位差的值除以2得到,在此不做限定。
较佳地,在本发明实施例提供的上述同步显示方法中,当步骤S203各时钟控制器确定接收到的拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差在预设的阈值范围内时,如图2所示,还可以执行如下步骤:
S206、时钟控制器直接生成对应的拼接显示单元的下一帧的时钟控制信号,即将当前帧的时钟控制信号作为拼接显示单元的下一帧的时钟控制信号输出,并将生成的拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元;其中,生成的下一帧的时钟控制信号与基准时钟控制信号的相位差等于当前帧的时钟控制信号与基准时钟控制信号的相位差。
下面以相位调节值等于相位差的一半举例说明本发明实施例提供的上述同步显示方法,如图3所示,假设拼接显示单元的当前帧的时钟控制信号002与基准时钟控制信号001的相位差为ΔT1,且ΔT1超出了预设的阈值范围,时钟控制器输出到对应拼接显示单元的下一帧的时钟控制信号003与基准时钟控制信号001的相位差就变为ΔT2,其中ΔT2=1/2ΔT1,当拼接显示单元将该下一帧的时钟控制信号003再反馈给时钟控制器时,如果不考虑信号衰减,那么该下一帧的时钟控制信号003与基准时钟控制信号001的相位差就变为1/2ΔT1,如果1/2ΔT1超出了预设的阈值范围,那么下下帧的时钟控制信号004与基准时钟控制信号001的相位差就变为ΔT3,其中ΔT3=1/2ΔT2=1/4ΔT1,如果ΔT3在预设的阈值范围内,如图3所示,时钟控制器将时钟控制信号004作为其输出到对应拼接显示单元的再下一帧的时钟控制信号005,那么再下一帧的时钟控制信号005与基准时钟控制信号的相位差就为ΔT4就等于ΔT3,如果ΔT3超出了预设的阈值范围,那么接下来输出的每一帧的时钟控制信号与基准时钟控制信号的相位差就依次减小,直至相位差在阈值范围内,从而实现同步显示。
具体地,在具体实施时,由于时钟控制器与对应的拼接显示单元之间具有一定的距离,因此由时钟控制器所输出的时钟控制信号达到拼接显示屏是会有一定信号衰减,并且各时钟控制器与对应的拼接显示单元之间的信号衰减的程度是不同的,为了避免由于信号衰减不同所导致的显示不同步,较佳地在本发明实施例提供的上述同步显示方法中,拼接显示屏中的每个拼接显示单元的显示面板内设置有时钟控制信号检测单元;
各时钟控制器接收与时钟控制器对应的拼接显示单元所反馈的拼接显示单元的当前帧的时钟控制信号,具体可以包括:
各时钟控制器接收与时钟控制器对应的拼接显示单元的显示面板内的时钟控制信号检测单元所反馈的拼接显示单元的当前帧的时钟控制信号。
基于同一发明构思,本发明实施例还提供了一种拼接显示屏的时钟控制器120,如图4所示,包括:
接收单元121,用于接收基准时钟控制信号,以及与该时钟控制器120对应的拼接显示屏的拼接显示单元110所反馈的拼接显示单元110的当前帧的时钟控制信号;
第一处理单元122,用于确定接收到的拼接显示单元110的当前帧的时钟控制信号与接收单元121接收到的基准时钟控制信号的相位差;
第二处理单元123,用于确定接收到的拼接显示单元110的当前帧的时钟控制信号与基准时钟控制信号的相位差是否超出预设的阈值范围;
第三处理单元124,用于当确定接收到的拼接显示单元110的当前帧的时钟控制信号与基准时钟控制信号的相位差超出预设的阈值范围时,根据相位差生成相位调节值,相位调节值小于相位差;
第四处理单元125,用于根据相位调节值,生成对应的拼接显示单元的下一帧的时钟控制信号,其中,生成的下一帧的时钟控制信号与基准时钟控制信号的相位差为相位调节值;
发送单元126,用于将生成的拼接显示单元110的下一帧的时钟控制信号输出给对应的拼接显示单元110。
较佳地,为了便于实施,在本发明实施例提供的上述时钟控制器中,第三处理单元124,具体可以用于:
当确定接收到的拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差超出预设的阈值范围时,将相位差的值乘以设定的系数得到相位调节值,系数大于0且小于1。
具体地,在具体实施时,设定的系数可以是0.2、0.5、0.7或0.8等,在此不做限定。较佳地,设定的系数是0.5。
较佳地,在本发明实施例提供的上述时钟控制器中,第四处理单元125,还可以用于:
当确定接收到的拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差在预设的阈值范围时,直接生成对应的所述拼接显示单元的下一帧的时钟控制信号,其中,生成的下一帧的时钟控制信号与基准时钟控制信号的相位差等于当前帧的时钟控制信号与基准时钟控制信号的相位差;
发送单元126,还用于将生成的拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元。
基于同一发明构思,本发明实施例还提供了一种拼接显示屏,如图5所示,包括至少两个拼接显示单元110,以及与各拼接显示单元110一一对应的本发明实施例提供的上述任一种时钟控制器120。
具体地,在具体实施时,由于时钟控制器与对应的拼接显示单元之间具有一定的距离,因此由时钟控制器所输出的时钟控制信号达到拼接显示屏是会有一定信号衰减,并且各时钟控制器与对应的拼接显示单元之间的信号衰减的程度是不同的,为了避免由于信号衰减不同所导致的显示不同步,较佳地,在本发明实施例提供的上述拼接显示屏中,拼接显示屏中的每个拼接显示单元的显示面板内设置有时钟控制信号检测单元111,时钟控制信号检测单元111用于检测拼接显示单元110的当前帧的时钟控制信号,并向与拼接显示单元110对应的时钟控制器120发送拼接显示单元的当前帧的时钟控制信号。
较佳地,为了避免影响各拼接显示单元的开口率,在本发明实施例提供的上述拼接显示屏中,由于各拼接显示单元的显示面板具有透光区域和遮光区域,时钟控制信号检测单元位于遮光区域内。
本发明实施例提供的一种拼接显示屏的同步显示方法、时钟控制器及拼接显示屏,可以在拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差超出预设的阈值范围时,生成比该相位差小的相位调节值,根据该生成的相位调节值生成对应的拼接显示单元的下一帧的时钟控制信号,且该生成的下一帧的时钟控制信号与基准时钟控制信号的相位差为该相位调节值,通过对将依次要输入到拼接显示单元的时钟控制信号依次进行比较和调节,逐渐降低拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差,最终达到拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差在预设的阈值范围内的目的,从而实现拼接显示屏的同步显示。并且,由于在该同步显示方法中,是根据比当前帧的时钟控制信号与基准时钟控制信号的相位差小的相位调节值生成下一帧的时钟控制信号,因此,当拼接显示单元的当前帧的时钟控制信号与基准时钟控制信号的相位差较大时,可以使生成的下一帧的时钟控制信号与当前帧的时钟控制信号之间的相位差较比现有方法小,因此可以避免发生信号跳变,从而改善各拼接显示单元出现画面闪烁的现象,提高显示效果。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种拼接显示屏的同步显示方法,所述拼接显示屏包括至少两个拼接显示单元,以及与各所述拼接显示单元一一对应的时钟控制器,其特征在于,所述方法包括:
各所述时钟控制器接收与所述时钟控制器对应的拼接显示单元所反馈的所述拼接显示单元的当前帧的时钟控制信号,其中,所述当前帧的时钟控制信号由相应的拼接显示单元的显示面板内设置的时钟控制信号检测单元检测得到;
各所述时钟控制器确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述时钟控制器接收到的基准时钟控制信号的相位差;
各所述时钟控制器确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差是否超出预设的阈值范围;
当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差超出预设的阈值范围时,所述时钟控制器根据所述相位差生成相位调节值,所述相位调节值小于所述相位差;
所述时钟控制器根据所述相位调节值,生成对应的所述拼接显示单元的下一帧的时钟控制信号,并将生成的所述拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元,其中,生成的所述下一帧的时钟控制信号与所述基准时钟控制信号的相位差为所述相位调节值。
2.如权利要求1所述的同步显示方法,其特征在于,所述时钟控制器根据所述相位差生成相位调节值,具体包括:
将所述相位差的值乘以设定的系数得到所述相位调节值,所述系数大于0且小于1。
3.如权利要求1所述的同步显示方法,其特征在于,还包括:
当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差在预设的阈值范围内时,所述时钟控制器直接生成对应的所述拼接显示单元的下一帧的时钟控制信号,并将生成的所述拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元;其中,生成的所述下一帧的时钟控制信号与所述基准时钟控制信号的相位差等于当前帧的时钟控制信号与所述基准时钟控制信号的相位差。
4.一种拼接显示屏的时钟控制器,其特征在于,包括:
接收单元,用于接收基准时钟控制信号,以及与所述时钟控制器对应的拼接显示单元的显示面板内设置的时钟控制信号检测单元所反馈的所述拼接显示单元的当前帧的时钟控制信号;
第一处理单元,用于确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述接收单元接收到的基准时钟控制信号的相位差;
第二处理单元,用于确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差是否超出预设的阈值范围;
第三处理单元,用于当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差超出预设的阈值范围时,根据所述相位差生成相位调节值,所述相位调节值小于所述相位差;
第四处理单元,用于根据所述相位调节值,生成对应的所述拼接显示单元的下一帧的时钟控制信号,其中,生成的所述下一帧的时钟控制信号与所述基准时钟控制信号的相位差为所述相位调节值;
发送单元,用于将生成的所述拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元。
5.如权利要求4所述的时钟控制器,其特征在于,所述第三处理单元,具体用于:
当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差超出预设的阈值范围时,将所述相位差的值乘以设定的系数得到所述相位调节值,所述系数大于0且小于1。
6.如权利要求4所述的时钟控制器,其特征在于,所述第四处理单元,还用于当确定接收到的所述拼接显示单元的当前帧的时钟控制信号与所述基准时钟控制信号的相位差在预设的阈值范围时,直接生成对应的所述拼接显示单元的下一帧的时钟控制信号,其中,生成的所述下一帧的时钟控制信号与所述基准时钟控制信号的相位差等于当前帧的时钟控制信号与所述基准时钟控制信号的相位差;
所述发送单元,还用于将生成的所述拼接显示单元的下一帧的时钟控制信号输出给对应的拼接显示单元。
7.一种拼接显示屏,其特征在于,包括至少两个拼接显示单元,以及与各所述拼接显示单元一一对应的如权利要求4-6任一项所述时钟控制器。
8.如权利要求7所述的拼接显示屏,其特征在于,各所述拼接显示单元的显示面板具有透光区域和遮光区域,所述时钟控制信号检测单元位于所述遮光区域内。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410058868.7A CN103839528B (zh) | 2014-02-20 | 2014-02-20 | 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏 |
US14/316,182 US9329829B2 (en) | 2014-02-20 | 2014-06-26 | Synchronous display method of spliced display screen, and timing controller and spliced display screen using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410058868.7A CN103839528B (zh) | 2014-02-20 | 2014-02-20 | 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103839528A CN103839528A (zh) | 2014-06-04 |
CN103839528B true CN103839528B (zh) | 2016-02-10 |
Family
ID=50802964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410058868.7A Expired - Fee Related CN103839528B (zh) | 2014-02-20 | 2014-02-20 | 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9329829B2 (zh) |
CN (1) | CN103839528B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332149B (zh) * | 2014-11-22 | 2017-01-18 | 深圳市思源进科技开发有限公司 | 一种双lcd同步异向扫描显示系统及方法 |
CN104580836A (zh) * | 2015-01-19 | 2015-04-29 | 黑龙江巨彩文化传播有限公司 | 视频媒体服务器 |
CN105989794B (zh) * | 2015-01-29 | 2018-10-02 | 上海和辉光电有限公司 | Oled显示装置 |
TWI585741B (zh) * | 2016-08-04 | 2017-06-01 | 友達光電股份有限公司 | 驅動裝置與驅動方法 |
WO2020061785A1 (zh) * | 2018-09-26 | 2020-04-02 | 西安诺瓦电子科技有限公司 | 视频帧同步系统、视频处理设备和视频帧同步方法 |
CN109445738A (zh) * | 2019-01-07 | 2019-03-08 | 深圳市先智物联科技有限公司 | 一种可回控终端操作系统的同屏控制装置 |
CN110933253B (zh) * | 2019-11-25 | 2022-04-19 | 广州市奥威亚电子科技有限公司 | 一种数据帧同步的信源端、主机端、同步装置及方法 |
CN110855851B (zh) * | 2019-11-25 | 2022-04-19 | 广州市奥威亚电子科技有限公司 | 一种视频同步装置及方法 |
CN111273211B (zh) * | 2020-03-02 | 2022-06-17 | 云南电网有限责任公司昆明供电局 | 一种gis局部放电在线监测系统校核系统及方法 |
CN112422770A (zh) * | 2020-11-18 | 2021-02-26 | 厦门视诚科技有限公司 | 一种针对多台4k分辨率的视频处理器的同步方法及系统 |
CN113589883B (zh) * | 2021-05-19 | 2024-04-19 | 浙江大华技术股份有限公司 | 信号调整方法、电子设备和计算机存储介质 |
CN114242011B (zh) * | 2021-12-15 | 2023-04-07 | Tcl华星光电技术有限公司 | 显示装置的驱动系统及显示装置的驱动方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101815177A (zh) * | 2010-03-11 | 2010-08-25 | 广东威创视讯科技股份有限公司 | 同步显示装置、同步显示方法及叠加拼接显示系统 |
CN102422173A (zh) * | 2009-05-25 | 2012-04-18 | 爱德万测试株式会社 | 接收装置、测试装置、接收方法及测试方法 |
CN103297707A (zh) * | 2013-05-13 | 2013-09-11 | 数标时代(北京)科技有限公司 | 一种超高清视频播放系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167439A (ja) * | 1991-12-12 | 1993-07-02 | Hitachi Ltd | 位相同期ループ回路 |
US7773153B2 (en) * | 2005-01-28 | 2010-08-10 | Mstar Semiconductor, Inc. | Frame-based phase-locked display controller and method thereof |
US8362996B2 (en) * | 2010-02-12 | 2013-01-29 | Au Optronics Corporation | Display with CLK phase auto-adjusting mechanism and method of driving same |
CN102262523B (zh) * | 2011-08-23 | 2014-04-23 | 威盛电子股份有限公司 | 显示卡、多屏幕显示系统、以及多屏幕同步显示方法 |
-
2014
- 2014-02-20 CN CN201410058868.7A patent/CN103839528B/zh not_active Expired - Fee Related
- 2014-06-26 US US14/316,182 patent/US9329829B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102422173A (zh) * | 2009-05-25 | 2012-04-18 | 爱德万测试株式会社 | 接收装置、测试装置、接收方法及测试方法 |
CN101815177A (zh) * | 2010-03-11 | 2010-08-25 | 广东威创视讯科技股份有限公司 | 同步显示装置、同步显示方法及叠加拼接显示系统 |
CN103297707A (zh) * | 2013-05-13 | 2013-09-11 | 数标时代(北京)科技有限公司 | 一种超高清视频播放系统 |
Also Published As
Publication number | Publication date |
---|---|
US9329829B2 (en) | 2016-05-03 |
US20150234631A1 (en) | 2015-08-20 |
CN103839528A (zh) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103839528B (zh) | 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏 | |
US10592192B2 (en) | Display apparatus configuring multi display system and method for controlling the same | |
US10033989B2 (en) | Synchronization controller for multi-sensor camera device and related synchronization method | |
EP2947873A1 (en) | Synchronous signal processing method and device for stereoscopic display of spliced-screen body, and spliced-screen body | |
CN101815177B (zh) | 同步显示装置、同步显示方法及叠加拼接显示系统 | |
CN113225599B (zh) | 多通道数据传输的调整方法和调整装置 | |
US9508277B2 (en) | Display device, driving method of display device and data processing and outputting method of timing control circuit | |
US10021363B2 (en) | Method and apparatus for processing source image to generate target image | |
CN106354462A (zh) | 一种文档在多个设备中同步显示的方法、设备及系统 | |
US9563595B2 (en) | eDP interface and control method of transmission rate of eDP interface | |
US9886935B2 (en) | Method and system for driving display panel | |
CN105338289A (zh) | 静电干扰的处理方法及装置 | |
CN106331851B (zh) | 液晶电视及其数据处理装置 | |
CN104918010A (zh) | 拼接墙信号回显方法和系统 | |
US20140176515A1 (en) | Display device and method for processing frame thereof | |
CN114173054B (zh) | 多帧频拼接视频源显示控制方法及其系统和led显示系统 | |
CN105761705A (zh) | 屏幕墙同步显示方法及系统 | |
CN104092529B (zh) | 一种时钟同步调节系统及其调节方法 | |
CN103188543A (zh) | 遥控方法及装置 | |
TW201729581A (zh) | 時序控制晶片無畫面檢測系統及其方法 | |
KR102416696B1 (ko) | 컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법 | |
US10902761B2 (en) | Quality determination method of a display panel, determination system and computer readable storage medium | |
CN115951855B (zh) | 基于码片的芯片系统的显示命令集处理方法及装置 | |
US9467678B2 (en) | Image synchronization method and system thereof | |
TW201629942A (zh) | 自時序控制器傳送資料至源極驅動器的方法以及相關時序控制器與顯示系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160210 |