KR102416696B1 - 컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법 - Google Patents

컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법 Download PDF

Info

Publication number
KR102416696B1
KR102416696B1 KR1020170142865A KR20170142865A KR102416696B1 KR 102416696 B1 KR102416696 B1 KR 102416696B1 KR 1020170142865 A KR1020170142865 A KR 1020170142865A KR 20170142865 A KR20170142865 A KR 20170142865A KR 102416696 B1 KR102416696 B1 KR 102416696B1
Authority
KR
South Korea
Prior art keywords
section
frequency
set value
skew correction
value
Prior art date
Application number
KR1020170142865A
Other languages
English (en)
Other versions
KR20190048200A (ko
Inventor
장현우
김태형
정소정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170142865A priority Critical patent/KR102416696B1/ko
Publication of KR20190048200A publication Critical patent/KR20190048200A/ko
Application granted granted Critical
Publication of KR102416696B1 publication Critical patent/KR102416696B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명의 실시예에 의하면, 스큐(skew) 보정신호를 수신하는 제1수신부, 적어도 두개의 주파수로 가변되는 입력 클럭신호를 수신하는 제2수신부, 제2수신부가 전달받은 상기 입력 클럭신호의 주파수를 감지하는 주파수 센싱부, 및, 주파수센싱부에서 센싱된 주파수에 대응하여 기설정된 적어도 두개의 설정값을 스큐 보정신호에 각각 적용하고 스큐 보정값을 산출하는 컨트롤블럭을 포함하는 컨트롤러, 그를 포함하는 표시장치 및 스큐 보정방법을 제공할 수 있다.

Description

컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법{CONNECTOR, DISPLAY DEVICE INCLUDING THE SAME AND SKEW CALIBRATION METHOD}
본 발명은 컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법에 관한 것이다.
통상적으로 표시장치나 이미지 센서의 인터페이스는 직렬의 데이터를 고속으로 전송하는 방식이 주로 사용된다. 이러한 직렬의 고속 인터페이스 방식으로, LVDS(Low voltage differential signaling) 인터페이스 방식 및 MIPI(Mobile Industry Processor Interface) 방식 등이 있다.
모바일용 표시장치에서는 호스트 기능을 갖는 AP(Application processor)와 표시장치간에 MIPI 인터페이스가 적용되어 통신할 수 있다. 표시장치에 사용되는 MIPI 인터페이스는 각 레인당 1~4.5 Gbps 의 속도로 신호가 전송될 수 있다. 또한, MIPI 인터페이스는 클럭 신호와 데이터가 별개의 채널을 통해 전달되는 구성을 가질 수 있다. 따라서, 송신 장치에서는 클럭 신호와 데이터가 동시에 출력되나, 수신장치에서 클럭 신호와 데이터 간의 위상차, 즉, 스큐(skew)가 발생할 수 있다. 수신 장치에서는 인가된 클럭 신호를 이용하여 데이터를 복원하므로, 클럭 신호와 데이터간의 스큐가 발생하면 데이터를 복원하기가 힘들 수 있다. 따라서, 클럭 신호와 데이터 간의 스큐에 대한 보정이 중요하다.
본 발명의 실시예들의 목적은, 주파수에 대응하여 스큐 보정을 할 수 있는 컨트롤러, 그를 이용한 표시장치 및 스큐보정방법을 제공하는 것이다.
본 발명의 실시예들의 다른 목적은, 소비전력을 저감할 수 있는 컨트롤러, 그를 이용한 표시장치 및 스큐보정방법을 제공하는 것이다.
일측면에서, 본 발명의 실시예들은 스큐(skew) 보정신호를 수신하는 제1수신부, 적어도 두개의 주파수로 가변되는 입력 클럭신호를 수신하는 제2수신부, 제2수신부가 전달받은 상기 입력 클럭신호의 주파수를 감지하는 주파수 센싱부, 및, 주파수센싱부에서 센싱된 주파수에 대응하여 기설정된 적어도 두개의 설정값을 스큐 보정신호에 각각 적용하고 스큐 보정값을 산출을 하는 컨트롤블럭을 포함하는 컨트롤러를 제공할 수 있다.
다른 일측면에서, 본 발명의 실시예들은, 고속 모드로 동작하는 고속신호처리부 및 저속 모드로 동작하는 저전력신호처리부를 포함하되, 고속신호처리부는 스큐보정신호를 수신하면, 적어도 두개로 가변되는 주파수를 갖는 입력클럭신호의 주파수를 센싱하고 적어도 두개의 주파수에 각각 스큐보정값을 설정하는 컨트롤러를 제공할 수 있다.
다른 일측면에서, 본 발명의 실시예들은 표시부, 표시부에 구동신호를 전달하는 드라이버 IC, 및, 드라이버 IC를 제어하는 컨트롤러를 포함하되, 컨트롤러는 스큐(skew) 보정신호를 수신하는 제1수신부, 입력 클럭신호를 수신하는 제2수신부, 제2수신부가 전달받은 상기 입력 클럭신호의 주파수를 감지하는 주파수 센싱부, 및 주파수 센싱부에서 센싱된 주파수에 대응하여 기설정된 적어도 두개의 설정값을 스큐 보정신호에 각각 적용하고 스큐 보정값을 산출하는 컨트롤블럭을 포함하는 표시장치를 제공할 수 있다.
다른 일측면에서, 본 발명의 실시예들은, 입력데이터에 스큐 보정신호가 포함되어 있는 것을 판단하는 단계, 적어도 두 개의 주파수로 가변되는 입력 클럭신호의 주파수를 센싱하는 단계, 센싱된 주파수에 대응하여 기설정된 적어도 두개의 설정값을 상기 스큐 보정신호에 각각 적용하여 스큐 보정값을 산출하는 단계를 포함하는 스큐 보정 방법을 제공할 수 있다.
본 발명의 실시예들에 의해, 주파수에 대응하여 스큐 보정을 할 수 있는 컨트롤러, 그를 이용한 표시장치 및 스큐보정방법을 제공할 수 있다.
본 발명의 실시예들에 의해, 소비전력을 저감할 수 있는 컨트롤러, 그를 이용한 표시장치 및 스큐보정방법을 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 고속 데이터 인터페이스 시스템의 개략적인 구성 블록도이다.
도 2a는 도 1에 도시된 데이터송신장치에서 노말모드에서 출력되는 신호들의 타이밍도이다.
도 2b는 도 1에 도시된 데이터송신장치에서 스큐보정모드에서 출력되는 신호들의 타이밍도이다.
도 3은 본 발명의 실시예들에 따른 데이터수신장치의 일 실시예를 나타내는 개념도이다.
도 4는 도 3에 도시된 고속신호처리부의 일 실시예를 나타내는 구조도이다.
도 5는 도 3에 도시된 고속신호처리부의 다른 일 실시예를 나타내는 구조도이다.
도 6은 도 4에 도시된 고속신호처리부에서 입력되는 신호의 파형의 일 실시예를 나타내는 파형도이다.
도 7은 도 4에 도시된 고속신호처리부에 입력되는 신호의 파형의 제2 실시예를 나타내는 파형도이다.
도 8은 본 발명의 실시예들에 따른 스큐 보정방법을 나타내는 제3실시예를 나타내는 파형도이다.
도 9는 본 발명의 실시예들에 따른 스큐 보정방법을 나타내는 제4실시예를 나타내는 파형도이다.
도 10은 본 발명의 실시예들에 따른 스큐 보정방법을 나타내는 제5실시예를 나타내는 파형도이다.
도 11은 본 발명의 실시예들에서 세팅값을 이용하여 스큐보정값을 확인하는 방법을 나타내는 타이밍도이다.
도 12는 본 발명의 실시예들에 채용된 주파수센싱부를 나타내는 구성도이다.
도 13은 본 발명의 실시예들에 따른 전자장치의 개략적인 구성도이다.
도 14는 본 발명의 실시예들에 따른 표시장치의 개략적인 구성도이다.
도 15는 본 발명의 실시예들에 따른 스큐보정방법을 나타내는 순서도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 실시예들의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 고속 데이터 인터페이스 시스템의 개략적인 구성 블록도이다.
도 1을 참조하면, 고속 데이터 인터페이스 시스템(10)은 데이터 송신 장치(100), 데이터수신장치(200), 클럭 채널(300) 및 적어도 하나의 데이터 채널(400)을 포함한다. 고속 데이터 인터페이스 시스템(10)은 MIPI(Mobile Industry Processor Interface)를 사용하는 MIPI 시스템인 것으로 가정한다. 그러나, 본 발명의 실시예가 MIPI 시스템에 한정되는 것은 아니다.
MIPI는 프로세서와 주변 장치들 간을 연결하는 시리얼 인터페이스 규격의 하나로서, MIPI 얼라이언스(alliance)에서 제정하는 표준이다. MIPI D-PHY는 고속의 디지털 시리얼 인터페이스이다. MIPI D-PHY DSI (Display Serial Interface), CSI (Camera Serial Interface)는 D-PHY 기반의 디스플레이와 카메라에 관한 프로토콜 표준 스펙이다.
데이터 송신 장치(100)는 MIPI 표준(예를 들어, MIPI alliance specification for D-PHY)에 따라 데이터를 데이터수신장치(200)로 전송할 수 있으며, 마스터 장치라 칭할 수 있다. 데이터수신장치(200) 역시 MIPI 표준에 따라 데이터 송신 장치(100)로부터의 데이터를 수신할 수 있으며, 슬래이브 장치라 칭할 수 있다.
클럭 신호(CLK)는 데이터 송신 장치(100)로부터 클럭 채널(300)을 통해 데이터수신장치(200)로 전송되는 단방향(unidirectional) 신호일 수 있다. 데이터(DATA)는 단방향 또는 양방향(bi-directional) 신호일 수 있으나, 본 발명의 실시예에서는 설명의 편의를 위해 데이터 송신장치(100)로부터 데이터수신장치(200)로 전송되는 단방향의 직렬 신호인 것으로 가정하였다.
도 2a는 도 1에 도시된 데이터송신장치에서 노말모드에서 출력되는 신호들의 타이밍도이고, 도 2b는 도 1에 도시된 데이터송신장치에서 스큐보정모드에서 출력되는 신호들의 타이밍도이다.
도 2a 및 도 2b를 참조하면, 데이터송신장치(100)는 도 1에 도시되어 있는 데이터수신장치(200)으로 입력되는 입력클럭신호(CLK)와 입력데이터(DATA)를 전송할 수 있다.
데이터송신장치(100)에서 출력되는 입력데이터(DATA)는 노말모드에서 노말 동기 코드(HS_sync)(A)와 직렬의 노말 데이터(TNDs)(B)를 포함할 수 있다. 직렬 노말데이터(TNDs)(B)는 병렬의 노말 데이터를 외부에서 수신하여 직렬의 노말 데이터(TNDs)(B)로 변환하여 출력할 수 있다. 그리고, 데이터송신장치(100)에서 출력되는 입력데이터(DATA)는 스큐보정모드에서 스큐보정신호를 포함할 수 있다. 스큐보정신호는 디스큐동기코드(DS_sync(C)와 테스트데이터(TTD(D)를 포함할 수 있다. 디스큐동기코드는 FFFFFF일 수 있다고 테스트데이터는 0과 1이 교대로 나타나는 특정길이의 데이터일 수 있다. 하지만, 이에 한정되는 것은 아니다.
또한, 데이터송신장치(100)는 노말모드와 스큐보정모드에서 클럭신호를 출력할 수 있다. 데이터송신장치(100)는 노말모드와 스큐보정모드에서 하나의 주파수에 대응하는 클럭신호, 노말데이터, 테스트데이터가 출력되는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 클럭신호, 노말데이터, 테스트데이터는 주파수가 가변되어 적어도 두개의 주파수에 대응하여 출력될 수 있다. 또한, 클럭신호의 주파수 변화에 대응하여 노말데이터, 테스트데이터의 주파수가 변화될 수 있다.
도 3은 본 발명의 실시예들에 따른 데이터수신장치의 일 실시예를 나타내는 개념도이다.
도 3을 참조하면, 데이터수신장치(200)는 고속모드로 동작하는 고속신호처리부(210), 및 저속모드로 동작하는 저전력신호처리부(220)를 포함할 수 있다. 고속신호처리부(210)는 스큐보정신호를 수신하면, 고속신호처리부(210)에 입력되는 신호의 적어도 2개의 주파수에 각각 스큐 보정값을 설정할 수 있다.
고속신호처리부(210)는 노말동기코드 또는 디스큐동기코드를 이용하여 데이터송신장치에서 스큐(skew) 보정신호를 전달하고 있는지를 판단할 수 있다. 즉, 고속신호처리부(210)는 FFFFFF 를 수신하면 디스큐동기코드가 입력되는 것으로 판단할 수 있다. 또한, 고속신호처리부(210)는 입력클럭신호의 주파수를 센싱할 수 있다. 고속신호처리부(210)는 입력클럭신호의 주파수를 센싱함으로써 주파수별로 대응하는 스큐보정값을 설정할 수 있다. 또한, 고속신호처리부(210)는 노이즈 등에 의해 클럭신호의 주파수가 변경되는 편차가 다를 수 있어 스큐보정값을 기설정된 시간마다 갱신할 수 있다.
또한, 고속신호처리부(210)는 주파수 별로 설정된 스큐보정값을 메모리(230)에 저장할 수 있다. 따라서, 고속신호처리부(210)는 센싱된 주파수에 대응하여 메모리(230)에 저장되어 있는 보정값을 이용하여 스큐 보정을 실시할 수 있다. 스큐 보정은 입력데이터의 위상을 지연시키는 것일 수 있다. 여기서, 메모리(230)는 고속신호처리부(210)의 외부에 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.
저전력신호처리부(220)는 소비전력을 저감하는 경우 데이터신호와 클럭신호를 전달받아 동작할 수 있다. 저전력신호처리부(220)은 고속신호처리부(210)이 정지한 경우에 동작할 수 있다. 소비전력을 저감하는 경우는 데이터수신장치(200)가 아이들(idle)모드, 대기모드에 대응하는 동작하는 경우일 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 4는 도 3에 도시된 고속신호처리부의 일 실시예를 나타내는 구조도이다.
도 4를 참조하면, 고속신호처리부(210)는 제1수신부(210a), 제2수신부(210b), 주파수센싱부(210c) 및 컨트롤블럭(210d)을 포함할 수 있다.
제1수신부(210a)는 입력데이터를 수신할 수 있다. 또한, 제1수신부(210a)는 스큐(skew) 보정신호를 수신할 수 있다.
제2수신부(210b)는 입력 클럭신호를 수신할 수 있다. 입력클럭신호는 도 1에 도시된 데이터송신장치(100)에서 출력될 수 있다. 입력클럭신호는 입력데이터의 주파수에 대응할 수 있다.
주파수센싱부(210c)는 제2수신부(210b)가 전달받은 입력 클럭신호의 주파수를 감지할 수 있다.
컨트롤블럭(210d)은 주파수센싱부(210c)로부터 센싱된 주파수에 대한 정보를 전달받을 수 있다. 또한, 컨트롤블럭(210d)는 전달받은 주파수 정보에 대응하여 기설정된 적어도 두 개의 설정값을 스큐 보정신호에 각각 적용하고 주파수에 대응하는 스큐 보정값을 산출할 수 있다. 스큐보정값은 적어도 두 개의 설정값 중에서 하나를 선택하여 산출할 수 있다. 또한, 컨트롤블럭(210d)은 메모리(230)에 주파수별로 산출된 스큐보정값을 저장할 수 있다.
따라서, 고속신호처리부(210)는 주파수센싱부(210c)에서 센싱된 입력클럭신호의 주파수에 대응하여 메모리(230)에 저장되어 있는 스큐보정값을 읽을 수 있어 주파수 별로 저장되어 있는 스큐보정값을 이용하여 노말모드에서 스큐보정이 수행되게 할 수 있다.
도 5는 도 3에 도시된 고속신호처리부의 다른 일 실시예를 나타내는 구조도이다.
도 5를 참조하면, 고속신호처리부(210)는 제1수신기 내지 제4수신기(211,212,213,214)를 포함하는 제1수신부(210a)와, 제5수신기(215)를 포함하는 제2수신부(210b)와, 제1수신기 내지 제4수신기(211,212,213,214)에 각각 연결되는 제1디스큐부 내지 제4디스큐부(221,222,223,224)와, 제1디스큐부 내지 제4디스큐부(221,222,223,224)에 각각 연결되는 제1디시리얼(De-serial)부 내지 제4디시리얼부(231,232,233,234)와, 제1디시리얼부 내지 제4디시리얼부(231,232,233,234)의 출력신호를 전달받고 목표값과 비교하는 비교기(235)와, 제5수신기(215)에서 수신된 입력클럭신호의 주파수를 센싱하는 주파수센싱부(210c)와, 비교기(235)의 출력과 주파수센싱부(210c)의 출력에 대응하여 주파수별로 스큐보정값을 설정하여 저장하고 제1디스큐부 내지 제4디스큐부(221,222,223,224)를 제어하는 컨트롤부(236)를 포함하는 컨트롤블록(210d)을 포함할 수 있다.
제1수신기 내지 제4수신기(211,212,213,214)는 각각 입력데이터를 수신할 수 있다. 입력데이터는 직렬로 전송되며 제1수신기 내지 제4수신기(211,212,213,214)가 입력데이터를 구분하여 수신할 수 있다. 예를들어, 입력데이터가 D0에서 D15의 16개의 데이터를 포함하고 있으면, D0에서 D3까지는 제1수신기(211)에서 수신하고, D4에서 D7까지는 제2수신기(212)에서 수신하고, D8에서 D11까지는 제3수신기(213)에서 수신하고, D12에서 D15까지는 제4수신기(214)에서 수신할 수 있다.
또한, 제1수신기 내지 제4수신기(211,212,213,214)에 수신된 입력데이터에 스큐보정신호가 포함되어 있으면, 고속신호처리부(210)는 스큐보정모드로 동작할 수 있다.
제1디스큐부 내지 제4디스큐부(221,222,223,224)는 제1수신기 내지 제4수신기(211,212,213,214)와 연결되어 제1수신기 내지 제4수신기(211,212,213,214)에서 출력되는 신호를 적어도 두개의 설정값에 대응하여 지연시킬 수 있다. 제1디스큐부 내지 제4디스큐부(221,222,223,224)는 제1수신기 내지 제4수신기(211,212,213,214)를 통해 입력된 입력데이터를 컨트롤부(236)에서 제어하여 스큐보정신호의 위상을 지연시킬 수 있다.
제1디시리얼부 내지 제4디시리얼부(231,232,233,234)는 제1디스큐부 내지 제4디스큐부(221,222,223,224)에서 출력되는 신호를 전달받아 직렬로 비교기(235)에 전달할 수 있다.
제5수신기(215)는 입력클럭신호를 수신할 수 있다. 또한, 제5수신기(215)는 입력클럭신호를 비교기(235)에 전달할 수 있다.
주파수센싱부(210c)는 제5수신기(215)에 수신된 입력클럭신호의 주파수를 센싱하고 주파수 정보를 컨트롤부(236)로 전달할 수 있다.
비교기(235)는 각 주파수에 3개의 설정값이 할당되고 도 1에 도시된 데이터송신장치(100)에서 전달되는 입력데이터의 주파수가 제1주파수(fo), 제2주파수(f1), 제3주파수(f2)로 변경되는 경우 주파수센싱부(210c)는 제1주파수(fo), 제2주파수(f1), 제3주파수(f2)를 센싱하고, 센싱된 주파수에 3개의 설정값(setting1,setting2,setting3)을 각각 설정하고 각 주파수에 대응하는 스큐보정값을 산출할 수 있다.
컨트롤부(236)은 적어도 두개의 설정값을 제1디스큐부 내지 제4디스큐부(221,222,223,224)에 각각 전달할 수 있다. 따라서, 제1디스큐부 내지 제4디스큐부(221,222,223,224)는 제1수신기 내지 제4수신기(211,212,213,214)와 연결되어 제1수신기 내지 제4수신기(211,212,213,214)에서 출력되는 스큐보정신호를 적어도 두개의 설정값에 대응하여 지연시킬 수 있다. 또한, 목표값과 설정값에 따라 지연된 스큐보정신호에 대응하는 출력값과 목표값를 비교하는 비교기 출력을 이용하여 정상신호와 고장신호를 판별하고 정상신호에 대응하는 설정값을 스큐보정값으로 설정할 수 있다.
도 6은 도 4에 도시된 고속신호처리부에서 입력되는 신호의 파형의 일 실시예를 나타내는 파형도이다.
도 6을 참조하면, 스큐보정신호는 제1구간(T1)에서 제1주파수(fo)를 갖고, 제2구간(T2)에서 제2주파수(f1)를 갖고 제3구간(T3)에서 제3주파수(f2)를 갖고 제4구간(T4)에서 제1주파수(fo)를 갖고, 제5구간(T5)에서 제2주파수(f1)를 갖고, 제6구간(T6)에서 제3주파수(f2)를 갖는 것으로 설정할 수 있다. 그리고, 기설정된 설정값은 제1설정값(setting1), 제2설정값(setting2), 제3설정값(setting3)인 것으로 설정할 수 있다. 이 경우 주파수를 센싱하지 않기 때문에 스큐보정신호가 지속되는 동안 제1설정값 내지 제3설정값(setting3)이 기설정된 시간 단위로 반복하도록 되도록 할 수 있다. 도 6에 도시된 경우와 같이 제2주파수(f1)는 제1설정값(setting1)으로 확인이 불가능하고 제1주파수(fo)는 제3설정값(setting3)으로 확인이 불가능하게 되는 문제점이 발생할 수 있다. 따라서, 주파수를 센싱하지 않게 되면 주파수가 가변될 때 가변되는 모든 주파수 대역에 모든 설정값을 설정할 수 없어 모든 주파수 대역에 대한 스큐보정값에 대한 확인이 불가능하게 되는 문제점이 있다.
도 7은 도 4에 도시된 고속신호처리부에 입력되는 신호의 파형의 제2 실시예를 나타내는 파형도이고, 도 8은 본 발명의 실시예들에 따른 스큐 보정방법을 나타내는 제3실시예를 나타내는 파형도이고, 도 9는 본 발명의 실시예들에 따른 스큐 보정방법을 나타내는 제4실시예를 나타내는 파형도이고, 도 10은 본 발명의 실시예들에 따른 스큐 보정방법을 나타내는 제5실시예를 나타내는 파형도이다.
도 7을 참조하면, 스큐보정신호는 제1구간(T1)에서 제1주파수(fo)를 갖고, 제2구간(T2)에서 제2주파수(f1)를 갖고 제3구간(T3)에서 제3주파수(f2)를 갖고 제4구간(T4)에서 제1주파수(fo)를 갖고, 제5구간(T5)에서 제1주파수(fo)를 갖고, 제6구간(T6)에서 제2주파수(f1)를 갖는 것으로 설정할 수 있다. 그리고, 주파수를 센싱하여 주파수 정보를 알 수 있어 제1설정값 내지 제3설정값(setting3)이 각 주파수에 대응되도록 할 수 있다. 따라서, 주파수를 센싱함으로써 주파수 정보를 파악할 수 있고 이로 인해 모든 주파수 대역에 모든 설정값을 설정하여 보정값에 대한 확인이 가능하게 될 수 있다.
도 8과 같이 각 주파수별로 세개의 세팅값이 기설정되어 있는 경우 하나의 주파수가 전달되는 제1구간(T1)을 세개의 구간(T1a,T1b,T1c)으로 구분하고 주파수를 센싱한 결과에 따라 각 주파수(f1,f2,f3)별로 3개의 설정값(setting1, setting2, setting3)을 할당하도록 하는 것도 가능하다. 제2구간(T2) 내지 제5구간(T5) 역시 3개의 설정값(setting1, setting2, setting3)을 할당하도록 하는 것도 가능하다. 여기서, 구간의 수는 예시적인 것으로 이에 한정되는 것은 아니다.
또한, 도 9와 도 10과 같이 모든 주파수에 모든 세팅값이 할당되게 되면 스큐 보정모드를 정지함으로써 소비전력을 저감할 수 있다.
도 11은 본 발명의 실시예들에서 세팅값을 이용하여 스큐보정값을 확인하는 방법을 설명하기 위한 타이밍도이다.
도 11을 참조하면, 스큐보정신호의 테스트 데이터와 입력클럭신호가 입력되고, 제1설정값에 의해 스큐보정신호를 지연시킨다. 제1설정값에 의해 지연된 스큐보정값을 제1스큐보정값이라고 칭할 수 있다. 그리고, 입력클럭신호의 상승엣지 및 하강엣지를 테스트 데이터의 클럭의 상태와 비교한다. 첫번째 입력클럭신호의 상승엣지에서 테스트데이터의 상태가 하이 상태이면 하이신호를 출력할 수 있다. 첫번째 입력클럭신호의 하강엣지에서 입력클럭의 상태가 로우 상태이면 로우 신호를 출력할 수 있다. 두번재 입력클럭신호의 상승엣지에서 테스트클럭의 상태가 하이 상태이면 하이신호를 출력하고 두번째 입력클럭신호의 하강엣지에서 테스트클럭의 상태가 로우상태이면 로우신호를 출력할 수 있다. 이러한 방식으로 지연된 스큐보정신호와 입력클럭신호를 비교하고 신호를 출력할 수 있다. 제1설정값에 의해 지연된 제1스큐보정신호와 입력클럭신호에 의해 출력된 출력신호를 제1출력신호라고 칭할 수 있다. 그리고, 제2설정값에 의해 지연된 제2스큐보정신호와 입력클럭신호에 의해 출력된 출력신호를 제2출력신호라고 칭할 수 있다.
제1출력신호와 제2출력신호의 출력과정은 도 4에 도시된 고속 신호처리부의 컨트롤블럭(210d) 또는 도 5에 도시된 제1디스큐부 내지 제4디스큐부(221,222,223,224)에서 이루어질 수 있다. 그리고, 컨트롤블럭 또는 제1디스큐부 내지 제4디스큐부(221,222,223,224)의 출력신호와 목표값을 비교하고 출력신호가 목표값과 일치하면 정상신호로 판단하고 제1설정값을 스큐보정값으로 산출할 수 있다. 하지만, 출력신호가 목표값과 일치하지 않으면 고장신호로 판단할 수 있다. 그리고, 제1출력신호와 제2출력신호를 목표값과 비교한 후 스큐보정신호를 산출할 수 있다. 또한, 주파수 센싱부에서 센싱된 주파수가 변경되면 다시 변경된 주파수에 대응하여 제1설정값과 제2설정값을 비교하여 스큐 보정값을 산출할 수 있다.
여기서 제1설정값과 제2설정값에 의해 지연되는 제1스큐보정신호, 제2스큐보정신호가 도시되어 있지만, 설정값의 수와 스큐보정신호의 수는 이에 한정되는 것은 아니다.
도 12는 본 발명의 실시예들에 채용된 주파수센싱부를 나타내는 구성도이다.
도 12를 참조하면, 주파수센싱부(210c)는 카운터(241) 및 주파수판단부(242)를 포함할 수 있다.
카운터(241)는 제2수신부(210b)에서 수신한 입력 입력클럭신호(CLK)를 카운팅할 수 있다. 그리고, 카운터(241)는 카운팅한 결과를 주파수판단부(242)로 전송할 수 있다. 예를 들어, 주파수판단부(242)는 카운터(242)에서 일정시간 동안 입력클럭신호(CLK)를 카운팅한 결과가 1000이면 전송되는 속도가 1Gbps인 것으로 판단을 할 수 있 카운팅한 결과가 1200이면 전송되는 속도가 1.2Gbps인 것으로 판단할 수 있다. 여기서, 카운팅된 수와 판단된 주파수는 예시적인 것으로 이에 한정되는 것은 아니다. 그리고, 주파수판단부(242)는 판단된 결과를 포함하는 주파수 정보를 컨트롤블럭(210d)으로 전송할 수 있다.
도 13은 본 발명의 실시예들에 따른 전자장치의 개략적인 구성도이다.
도 13을 참조하면, 전자장치(1200)는 안테나(미도시)를 통해 외부로부터 신호를 수신하고 외부로 신호를 전송하는 송수신부(1210), 센서부(1220), 오디오장치(1230), 카메라장치(1240), 표시장치(1250), 메모리(1260), 전원부(1260) 및 전자장치(1200)를 제어하는 AP(application processor: 1280)를 포함할 수 있다. 센서부(1220)는 터치센서, 자이로센서를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 오디오장치(1230)는 마이크와 스피커를 포함할 수 있다. 카메라장치(1240)는 카메라와 카메라를 제어하는 카메라 모듈을 포함할 수 있다. 표시장치(1250)는 메모리에 저장되어 있는 영상을 표시할 수 있고 카메라에 의해 촬영되는 화면이 표시되게 할 수 있다. 또한, 송수신부(1210)로부터 수신된 신호에 의해 수신되는 영상을 표시할 수 있다. 메모리(1260)는 송수신부(1210)를 통해 전달되는 영상을 저장할 수 있다. 메모리(230)는 카메라장치에 의해 촬영된 영상을 저장할 수 있다. 또한, 메모리(230)는 전자장치를 구동하는 다양한 어플리케이션과 프로그램이 저장될 수 있다. 하지만, 메모리(230)에 저장되는 것이 이에 한정되는 것은 아니다. 전원부(1260)는 복수의 전원을 생성하여 전자장치의 각 구성요소에 전원을 공급할 수 있다. AP(1280)는 전자장치의 각 구성요소를 제어할 수 있다. 전자장치(1200)는 스마트폰, 테블릿 PC, 노트북 컴퓨터 등일 수 있다. 하지만, 이에 한정되는 것은 아니다.
또한, AP(1280)는 도 1에 도시되어 있는 데이터송신장치(100)일 수 있어 AP(1280)에서 노말모드 시에 노말 데이터가 출력되고 스큐보정모드 시에 스큐보정신호가 출력될 수 있다. 그리고, 표시장치(1250)는 도 1에 도시되어 있는 데이터수신장치(200)를 포함할 수 있어 AP와 표시장치가 고속모드로 동작하는 경우 스큐보정을 할 수 있다. 하지만, 이에 한정되는 것은 아니며 데이터수신장치(200)는 표시장치(1250)외에도 존재할 수 있다.
도 14는 본 발명의 실시예들에 따른 표시장치의 개략적인 구성도이다.
도 14를 참조하면, 표시장치(1250)는 표시부(1251), 표시부(1251)에 구동신호를 전달하는 드라이버 IC(1252a,1252b,1252c,1252d), 및 드라이버 IC(1252a,1252b,1252c,1252d)를 제어하는 컨트롤러(1254)를 포함할 수 있다.
표시부(1251)는 복수의 데이터라인(D1 내지 Dm)과 복수의 게이트라인(G1 내지 Gn)이 교차하고, 복수의 데이터라인(D1 내지 Dm)과 복수의 게이트라인 G1 내지 Gn)이 교차하는 영역에 의해 정의되는 복수의 화소(P)가 배치될 수 있다. 복수의 화소(P)는 적색, 녹색, 청색의 서브 화소를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 복수의 화소(P)는 데이터라인(D1 내지 Dm)을 통해 데이터신호를 전달받고 게이트라인(G1 내지 Gn)을 통해 게이트신호를 전달받을 수 있다. 하지만, 화소(P)가 전달받는 신호는 이에 한정되는 것은 아니다. 복수의 화소(P) 중 게이트신호를 전달받은 화소가 데이터신호를 전달받을 수 있어 화소에 전달되는 데이터신호를 제어할 수 있다. 또한, 표시부(1251)는 게이트라인(G1 내지 Gn)에 게이트신호를 공급하는 게이트 인 패널(gate in panel: 1253a,1253b)이 배치될 수 있다. 또한, 게이트인 패널 게이트 인 패널(1253a,1253b)은 표시부(1251)의 좌측과 우측에 각각 배치되어 홀수번재 게이트라인과 짝수번째 게이트라인에 게이트신호를 전달할 수 있다. 하지만, 이에 한정되는 것은 아니다.
드라이버 IC(1252a,1252b,1252c,1252d)는 복수의 데이터라인(D1 내지 Dm)과 복수의 게이트라인(G1 내지 Gn)에 연결되고 데이터신호와 게이트신호를 공급할 수 있다. 드라이브 IC(1252a,1252b,1252c,1252d)의 수는 네개인 것으로 도시되어 있지만 이에 한정되는 것은 아니다. 또한, 드라이버 IC(1252a,1252b,1252c,1252d)는 데이터신호를 공급하는 데이터 드라이버 IC(1252b,1252c)와 게이트신호를 공급하는 게이트 드라이버 IC(1252b,1252c)를 포함할 수 있다. 그리고, 표시부(1251)에 게이트인 패널(1253a,1253b)이 배치되는 경우 게이트드라이버 IC(1252a, 1252d)는 게이트인 패널(1253a,1253b)을 구동시켜 게이트신호가 게이트라인으로 공급되도록 할 수 있다.
컨트롤러(1254)는 드라이버 IC(1252a,1252b,1252c,1252d)를 제어할 수 있다. 또한, 드라이버 IC(1252a,1252b,1252c,1252d)에 데이터신호를 전달할 수 있다. 컨트롤러(1254)는 데이터드라이버 IC(1252a,1252b,1252c,1252d)에 데이터신호와 제어신호를 전달할 수 있다. 컨트롤러(1254)는 타이밍 컨트롤러일 수 있다. 하지만, 이에 한정되는 것은 아니다. 데이터드라이버 IC(1252a,1252b,1252c,1252d) 에 전달되는 제어신호는 클럭신호, 동기신호일 수 있다. 하지만, 이에 한정되는 것은 아니다. 컨트롤러(1254)는 게이트드라이버 IC(1252a,1252b,1252c,1252d)에 스타트 펄스와 제어신호를 전달할 수 있다. 게이트 드라이버 IC(1252a,1252b,1252c,1252d)에 전달되는 제어신호는 클럭신호, 동기신호일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 컨트롤러(1254)는 도 1에 도시되어 있는 데이터수신장치(200)를 포함할 수 있다.
따라서, 컨트롤러(1254)는 고속으로 입력되는 신호를 처리하는 고속모드와 저전력모드로 동작할 수 있다. 고속모드는 저전력모드보다 컨트롤러에 전달되는 신호의 주파수가 더 높을 수 있다. 고속모드는 표시장치(1250)가 일반적인 영상을 표시하는 모드일 수 있고 저전력모드는 표시장치가 대기모드, 아이들(Idle) 모드 등으로 동작하는 것일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 컨트롤러(1254)는 외부 노이즈 등에 의해 고속 모드로 동작할 때 입력클럭신호와 노말데이터가 위상차가 발생할 수 있다. 위상차가 발생하게 되면 컨트롤러(1254)의 동작이 정확하지 않게되어 표시장치(1250)가 표시하는 영상이 왜곡될 수 있다.
상기의 문제점을 해결하기 위해 컨트롤러(1254)는 고속모드에서 클럭신호의 주파수 별로 스큐보정값을 설정하고 스큐보정을 하여 동작할 수 있게 할 수 있다. 컨트롤러(1254)가 고속모드에서 클럭신호의 주파수별로 설정된 스큐보정값을 이용하기 위해 입력클럭신호의 주파수를 센싱하고 센싱된 주파수에 대응하는 스큐보정값을 반영하여 입력클럭신호가 보정되게 할 수 있다.
도 15는 본 발명의 실시예들에 따른 스큐보정방법을 나타내는 순서도이다.
도 15를 참조하면, 스큐보정방법은 입력데이터에 스큐 보정신호가 포함되어 있는 것을 판단할 수 있다.(S1400) 입력데이터는 노말모드에서는 노말데이터가 포함될 수 있고 스큐보정모드에서는 스큐보정신호가 포함될 수 있다. 노말데이터는 노말동기코드와 노말데이터를 포함할 수 있고 스큐보정신호는 디스큐동기코드와 테스트데이터를 포함할 수 있다. 디스큐동기코드는 FFFFFF일 수 있고 테스트 데이터는 0과 1이 반복되는 특정 길이의 데이터일 수 있다. 그리고, 디스큐동기코드가 수신되면 스큐보정모드에 대응하여 데이터송신부에서 스큐보정신호가 출력되는 것으로 판단할 수 있다.
그리고, 적어도 두개의 주파수로 가변되는 입력 클럭신호의 주파수를 센싱할 수 있다.(S1410) 주파수의 센싱은 주파수센싱부에서 입력클럭신호의 주파수를 센싱할 수 있다.
그리고, 센싱된 주파수에 대응하여 기설정된 적어도 두개의 설정값을 상기 스큐 보정신호에 각각 적용하여 스큐 보정값을 산출할 수 있다.(S1420) 그리고, 주파수를 센싱할 수 있어 주파수별로 기설정된 적어도 두개의 설정값을 적용하고 그에 따른 스큐보정값을 산출할 수 있다. 기설정된 적어도 두 개의 설정값에 의해 스큐 보정신호는 위상 및/또는 주파수가 변경될 수 있다. 그리고, 설정값에 의해 변경된 스큐보정신호와 목표값을 비교하고 변경된 스큐보정신호가 목표값에 대응되면 정상신호로 파악하고 변경된 스큐보정신호가 목표값에 대응하지 않으면 고장신호로 파악할 수 있다. 그리고, 산출된 스큐보정값은 저장될 수 있다. 스큐 보정값은 각 주파수별로 저장될 수 있다.
또한, 스큐보정값을 산출할 때, 적어도 두 개의 설정값에 대응하여 스큐 보정신호의 위상을 지연시킬 수 있다. 그리고, 설정값에 대응하는 적어도 두 개의 지연된 스큐 보정신호를 출력할 수 있다. 그리고, 두 개의 스큐 보정신호에 대응하는 출력값과 목표값을 비교하고, 비교결과에 대응하여 입력 클럭신호의 주파수에 설정된 스큐보정값을 설정하고 저장할 수 있다. 스큐보정값은 주파수별로 저장될 수 있고 메모리에 저장될 수 있다.
또한, 출력값과 목표값을 비교할 때, 입력클럭신호가 입력되는 구간을 제1구간 내지 제4구간으로 구분하면, 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수이고 제3구간에서 제2주파수이고 제4구간에서 제1주파수인 것으로 각 구간별로 주파수가 변경되어 입력되면, 설정값은 제1구간에서 제1설정값을 갖고 제2구간에서 제2설정값을 갖고 제3구간에서 제1설정값을 갖고 상기 제4구간에서 상기 제2설정값을 갖게 한 후 출력값을 출력하고 기설정된 목표값과 출력값을 비교할 수 있다.
또한, 출력값과 목표값을 비교할 때, 입력클럭신호가 입력되는 구간을 제1구간 내지 제2구간으로 구분하면, 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수로 변경되어 입력되면, 설정값은 제1구간 중 제1-1구간에서 제1설정값을 갖고 제1구간 중 제1-2구간에서 제2설정값을 갖고, 설정값은 제2구간 중 제2-1구간에서 제1설정값을 갖고 제2구간 중 제2-2구간에서 설정값이 제2설정값을 갖게 한 후 출력값을 출력하고 기설정된 목표값과 출력값을 비교할 수 있다.
여기서, 각 구간의 수는 임의적인 것이고 이에 한정되는 것은 아니다.
또한, 주파수를 센싱할 수 있어 주파수의 변화에 대응하여 설정값을 설정할 수 있다. 따라서, 모든 주파수에 대해 설정값을 적용하여 스큐보정값을 산출할 수 있다.
또한, 모든 주파수에 대응하여 설정값이 적용되면 더 이상 스큐보정을 실시하지 않도록 함으로써 소비전력을 저감할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 고속 인터페이스 시스템
100: 데이터송신장치
200: 데이터수신장치
300: 클럭채널
400: 데이터 채널

Claims (23)

  1. 스큐(skew) 보정신호를 수신하는 제1수신부;
    적어도 두개의 주파수로 가변되는 입력 클럭신호를 수신하는 제2수신부;
    상기 제2수신부가 전달받은 상기 입력 클럭신호의 주파수를 감지하는 주파수 센싱부; 및
    상기 주파수센싱부에서 센싱된 주파수에 대응하여 기설정된 적어도 두개의 설정값을 상기 스큐 보정신호에 각각 적용하고 스큐 보정값을 산출하는 컨트롤블럭;을 포함하며,
    상기 컨트롤블럭은, 상기 적어도 두개의 설정값에 따라 상기 스큐 보정신호의 위상을 지연시켜, 적어도 두개의 지연된 스큐 보정신호를 출력하는 컨트롤러.
  2. 제1항에 있어서,
    상기 컨트롤블럭은 상기 적어도 두개의 설정값에 따라 상기 제1수신부에 입력된 상기 스큐 보정신호의 위상을 지연시켜 상기 적어도 두개의 지연된 스큐 보정신호를 출력하는 디스큐부;
    상기 디스큐부에서 출력되는 상기 적어도 두 개의 지연된 스큐 보정신호에 각각 대응하는 출력값과 기설정된 목표값을 비교하는 비교기; 및
    상기 적어도 두개의 설정값을 상기 디스큐부에 전달하고, 상기 주파수센싱부에서 센싱된 주파수와 상기 비교기의 출력값에 대응하여 스큐보정값을 설정하는 컨트롤부를 포함하는 컨트롤러.
  3. 제2항에 있어서,
    상기 컨트롤부는 상기 비교기의 출력값에 대응하여 정상신호와 고장신호 중 어느 하나를 출력하고, 상기 정상신호를 출력시킨 설정값을 상기 스큐보정값설정하고 상기 주파수별로 상기 스큐보정값을 메모리에 저장하는 컨트롤러.
  4. 제1항에 있어서,
    상기 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수이고 제3구간에서 상기 제2주파수이고 제4구간에서 상기 제1주파수로 변경되어 입력되면, 상기 컨트롤블럭은 상기 제1구간에서 상기 설정값 중 제1설정값을 대응하고 상기 제2구간에서 상기 설정값 중 제2설정값을 대응하고 상기 제3구간에서 상기 설정값이 상기 제2설정값을 갖고 상기 제4구간에서 상기 설정값이 상기 제1설정값을 갖게 하는 컨트롤러.
  5. 제1항에 있어서,
    상기 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수로 변경되어 입력되면, 상기 컨트롤블럭은 제1구간 중 제1-1구간에서 상기 설정값이 제1설정값을 갖고 상기 제1구간 중 제1-2구간에서 상기 설정값이 제2설정값을 갖고, 제2구간 중 제2-1구간에서 상기 설정값이 상기 제1설정값을 갖고 상기 제1구간 중 제2-2구간에서 상기 설정값이 상기 제2설정값을 갖게 하는 컨트롤러.
  6. 제1항에 있어서,
    상기 컨트롤블럭은 노말모드와 스큐 보정모드로 구분되어 동작하며,
    상기 제1수신부에 기설정된 코드가 입력되면 상기 스큐 보정모드가 수행되는 것으로 판단하는 컨트롤러.
  7. 제6항에 있어서,
    상기 주파수센싱부에서 감지하는 주파수에 대응하여 보정값이 모두 설정되면 상기 컨트롤블럭은 상기 스큐 보정모드의 동작을 정지하는 컨트롤러.
  8. 고속 모드로 동작하는 고속신호처리부; 및
    저속 모드로 동작하는 저전력신호처리부;를 포함하되,
    상기 고속신호처리부는 스큐보정신호를 수신하면, 적어도 두개로 가변되는 주파수를 갖는 입력클럭신호의 주파수를 센싱하고 적어도 두개의 주파수에 각각 스큐보정값을 설정하며,
    상기 고속신호처리부는 상기 센싱된 주파수에 대응하여 기설정된 적어도 두 개의 설정값에 따라 상기 스큐 보정신호를 지연시켜, 적어도 두개의 지연된 스큐 보정신호를 출력하는 컨트롤러.
  9. 제8항에 있어서,
    상기 고속신호처리부는 노말데이터와 상기 스큐 보정신호 중 하나를 수신하는 제1수신부와, 상기 입력 클럭신호를 수신하는 제2수신부와, 상기 제2수신부에서 수신한 상기 입력 클럭신호의 적어도 두개의 주파수를 감지하는 주파수 센싱부와, 상기 적어도 두 개의 설정값에 대응하여 스큐 보정신호를 지연시켜 출력하는 디스큐부와, 상기 디스큐부의 출력과 목표값을 비교하여 상기 스큐보정값을 설정하고 상기 적어도 2개의 설정값을 상기 디스큐부에 전달하는 컨트롤블럭을 포함하는 컨트롤러.
  10. 제9항에 있어서,
    상기 고속신호처리부는 상기 컨트롤블럭에서 설정된 스큐보정값을 주파수별로 저장하는 메모리를 더 포함하는 컨트롤러.
  11. 제9항에 있어서,
    상기 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수이고 제3구간에서 상기 제2주파수이고 제4구간에서 상기 제1주파수로 변경되어 입력되면, 상기 컨트롤블럭은 상기 제1구간에서 상기 설정값이 제1설정값을 갖고 상기 제2구간에서 상기 설정값이 제2설정값을 갖고 상기 제3구간에서 상기 설정값이 상기 제2설정값을 갖고 상기 제4구간에서 상기 설정값이 상기 제1설정값을 갖게 하는 컨트롤러.
  12. 제9항에 있어서,
    상기 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수로 변경되어 입력되면, 상기 컨트롤블럭은 제1구간 중 제1-1구간에서 상기 설정값이 제1설정값을 갖고 상기 제1구간 중 제1-2구간에서 상기 설정값이 제2설정값을 갖고, 제2구간 중 제2-1구간에서 상기 설정값이 상기 제1설정값을 갖고 상기 제1구간 중 제2-2구간에서 상기 설정값이 상기 제2설정값을 갖게 하는 컨트롤러.
  13. 표시부;
    상기 표시부에 구동신호를 전달하는 드라이버 IC; 및
    상기 드라이버 IC를 제어하는 컨트롤러를 포함하되,
    상기 컨트롤러는
    스큐(skew) 보정신호를 수신하는 제1수신부;
    적어도 두개의 주파수로 가변되는 입력 클럭신호를 수신하는 제2수신부;
    상기 제2수신부가 전달받은 상기 입력 클럭신호의 주파수를 감지하는 주파수 센싱부; 및
    상기 주파수센싱부에서 센싱된 주파수에 대응하여 기설정된 적어도 두개의 설정값을 상기 스큐 보정신호에 각각 적용하고 스큐 보정값을 산출하는 컨트롤블럭;을 포함하며,
    상기 컨트롤블럭은, 상기 적어도 두개의 설정값에 따라 상기 스큐 보정신호의 위상을 지연시켜, 적어도 두개의 지연된 스큐 보정신호를 출력하는 표시장치.
  14. 제13항에 있어서,
    상기 컨트롤블럭은 상기 적어도 두개의 설정값에 따라 상기 제1수신부에 입력된 상기 스큐 보정신호의 위상을 지연시켜 상기 적어도 두개의 지연된 스큐 보정신호를 출력하는 디스큐부;
    상기 디스큐부에서 출력되는 상기 적어도 두 개의 지연된 스큐 보정신호에 각각 대응하는 출력값과 기설정된 목표값을 비교하는 비교기; 및
    상기 적어도 두개의 설정값을 상기 디스큐부에 전달하고, 상기 주파수센싱부에서 센싱된 주파수와 상기 비교기의 출력값에 대응하여 스큐보정값을 설정하는 컨트롤부를 포함하는 표시장치.
  15. 제14항에 있어서,
    상기 컨트롤부는 상기 비교기의 출력값에 대응하여 정상신호와 고장신호 중 어느 하나를 출력하고, 상기 정상신호를 출력시킨 설정값을 상기 스큐보정값을 설정하고 상기 주파수별로 상기 스큐보정값을 메모리에 저장하는 표시장치.
  16. 제13항에 있어서,
    상기 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수이고 제3구간에서 상기 제2주파수이고 제4구간에서 상기 제1주파수로 변경되어 입력되면, 상기 컨트롤블럭은 상기 제1구간에서 상기 설정값 중 제1설정값을 대응하고 상기 제2구간에서 상기 설정값 중 제2설정값을 대응하고 상기 제3구간에서 상기 설정값이 상기 제2설정값을 갖고 상기 제4구간에서 상기 설정값이 상기 제1설정값을 갖게 하는 표시장치.
  17. 제13항에 있어서,
    상기 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수로 변경되어 입력되면, 상기 컨트롤블럭은 제1구간 중 제1-1구간에서 상기 설정값이 제1설정값을 갖고 상기 제1구간 중 제1-2구간에서 상기 설정값이 제2설정값을 갖고, 제2구간 중 제2-1구간에서 상기 설정값이 상기 제1설정값을 갖고 상기 제1구간 중 제2-2구간에서 상기 설정값이 상기 제2설정값을 갖게 하는 표시장치.
  18. 제13항에 있어서,
    상기 컨트롤블럭은 노말모드와 스큐 보정모드로 구분되어 동작하며,
    상기 제1수신부에 기설정된 코드가 입력되면 상기 스큐 보정모드가 수행되는 것으로 판단하는 표시장치.
  19. 제18항에 있어서,
    상기 주파수센싱부에서 감지하는 주파수에 대응하여 보정값이 모두 설정되면 상기 컨트롤블럭은 상기 스큐 보정모드의 동작을 정지하는 표시장치.
  20. 입력데이터에 스큐 보정신호가 포함되어 있는 것을 판단하는 단계;
    적어도 두개의 주파수로 가변되는 입력 클럭신호의 주파수를 센싱하는 단계;
    센싱된 주파수에 대응하여 기설정된 적어도 두개의 설정값을 상기 스큐 보정신호에 각각 적용하여 스큐 보정값을 산출하는 단계를 포함하며,
    상기 스큐 보정값을 산출하는 단계는,
    상기 적어도 두개의 설정값에 대응하여 상기 스큐 보정신호의 위상을 지연시켜, 적어도 두개의 지연된 스큐 보정신호를 출력하는 단계를 포함하는 스큐 보정 방법.
  21. 제20항에 있어서,
    상기 스큐 보정값을 산출하는 단계는,
    상기 두개의 스큐 보정신호에 대응하는 출력값과 목표값을 비교하는 단계; 및
    비교결과에 대응하여 상기 입력 클럭신호의 주파수에 설정된 스큐보정값을 설정하고 저장하는 단계를 포함하는 스큐 보정 방법.
  22. 제21항에 있어서,
    상기 출력값과 목표값을 비교하는 단계에서,
    상기 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수이고 제3구간에서 상기 제2주파수이고 제4구간에서 상기 제1주파수로 변경되어 입력되면, 상기 설정값은 상기 제1구간에서 제1설정값을 갖고 상기 제2구간에서 제2설정값을 갖고 상기 제3구간에서 상기 제1설정값을 갖고 상기 제4구간에서 상기 제2설정값을 갖게 하는 스큐 보정 방법.
  23. 제21항에 있어서,
    상기 출력값과 목표값을 비교하는 단계에서,
    상기 입력 클럭신호의 주파수가 제1구간에서 제1주파수이고 제2구간에서 제2주파수로 변경되어 입력되면, 상기 설정값은 상기 제1구간 중 제1-1구간에서 제1설정값을 갖고 상기 제1구간 중 제1-2구간에서 제2설정값을 갖고, 상기 설정값은 제2구간 중 제2-1구간에서 상기 제1설정값을 갖고 상기 제2구간 중 제2-2구간에서 상기 설정값이 상기 제2설정값을 갖게 하는 스큐 보정 방법.
KR1020170142865A 2017-10-30 2017-10-30 컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법 KR102416696B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170142865A KR102416696B1 (ko) 2017-10-30 2017-10-30 컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170142865A KR102416696B1 (ko) 2017-10-30 2017-10-30 컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법

Publications (2)

Publication Number Publication Date
KR20190048200A KR20190048200A (ko) 2019-05-09
KR102416696B1 true KR102416696B1 (ko) 2022-07-05

Family

ID=66546268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170142865A KR102416696B1 (ko) 2017-10-30 2017-10-30 컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법

Country Status (1)

Country Link
KR (1) KR102416696B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094839A (ko) * 2010-02-18 2011-08-24 엘지디스플레이 주식회사 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치
KR101681782B1 (ko) * 2010-09-02 2016-12-02 엘지디스플레이 주식회사 액정표시장치
KR102243310B1 (ko) * 2014-08-19 2021-04-23 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
KR20190048200A (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
KR102166908B1 (ko) 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US9298307B2 (en) Display apparatus with touch control function and operation method thereof
US9274999B2 (en) Communication system and optical navigation device
KR102299577B1 (ko) 호스트와 이를 포함하는 멀티 디스플레이 시스템
US8963798B2 (en) Display controller, method for operating the display controller, and display system having the display controller
US10679534B2 (en) Display driving device including source driver and timing controller and operating method for controlling source line slew times
US10554865B2 (en) Display controller for generating video sync signal using external clock, an application processor including the controller, and an electronic system including the controller
US9959835B2 (en) Clock and data recovery circuit detecting unlock of output of phase locked loop
CN104347023A (zh) 用于控制显示驱动器的操作时钟信号频率的主机和系统
KR102619961B1 (ko) 터치 회로, 터치 디스플레이 장치 및 터치 구동 방법
CN103839528A (zh) 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏
US20150294614A1 (en) Display panel driving method, driving device and display device
US10140912B2 (en) Shared multipoint reverse link for bidirectional communication in displays
US20160118013A1 (en) Display driving apparatus and method for driving display apparatus
US9870087B2 (en) Display driving apparatus and method for driving touch display panel
US10070018B2 (en) Device for vertical and horizontal synchronization in display system
KR20210127409A (ko) 싱글 센서와 멀티 드라이버간의 동기화 기능을 갖는 ois 회로, ois 장치 및 그 동작방법
US9563595B2 (en) eDP interface and control method of transmission rate of eDP interface
US9886935B2 (en) Method and system for driving display panel
KR102416696B1 (ko) 컨트롤러, 그를 포함하는 표시장치 및 스큐보정방법
KR102504613B1 (ko) 표시 장치 및 이의 구동 방법
KR102419352B1 (ko) 표시장치, 데이터 구동부 및 스큐 보정 방법
TWI475396B (zh) 光學導航裝置及其具有快速讀取機制的傳輸介面
US10504409B2 (en) Display synchronization
KR102439570B1 (ko) 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant