JP4336860B2 - シリアルインタフェース回路、及びシリアル受信器 - Google Patents
シリアルインタフェース回路、及びシリアル受信器 Download PDFInfo
- Publication number
- JP4336860B2 JP4336860B2 JP2007041169A JP2007041169A JP4336860B2 JP 4336860 B2 JP4336860 B2 JP 4336860B2 JP 2007041169 A JP2007041169 A JP 2007041169A JP 2007041169 A JP2007041169 A JP 2007041169A JP 4336860 B2 JP4336860 B2 JP 4336860B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- output
- serial
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Description
本発明の他の課題は、レーテンシを低減することができるシリアルインタフェース回路、及びシリアル受信器を提供することにある。
本発明の更に他の課題は、複数のチャネルが誤動作することを防止できるシリアルインタフェース回路、及びシリアル受信器を提供することにある。
複数のチャネルのそれぞれに対応する複数のシリアル送信器(1)と、
前記複数のチャネルのそれぞれに対応し、前記複数のシリアル送信器(1)のそれぞれに接続された複数のシリアル受信器(2)と
を具備し、
前記複数のシリアル送信器(1)の各々は、シリアル化されたデータをシリアル化データとして送信し、
前記複数のシリアル受信器(2)の各々は、
前記シリアル化データをデータ列に変換するレシーバ回路(20)と、
第1から第n(nは2以上の整数)までこの順に前記データ列をシフトするn個のレジスタ群(Reg_0、Reg_1、Reg_2、・・・Reg_(n−1))と、
第nのレジスタ群(Reg_(n−1))の出力と、検出結果とに応じて、前記データ列に対するデータ処理を行うデータ処理部(22〜29)と、
前記n個のレジスタ群(Reg_0、Reg_1、Reg_2、・・・Reg_(n−1))のうちの、第1から第b(bは、b<nを満たす整数)までのb個のレジスタ群(Reg_0、・・・Reg_(b−1))が前記データ列をシフトしたときに、前記データ列のヘッダーを検出して前記検出結果を前記データ処理部(22〜29)に出力するヘッダー検出回路(21)と
を具備する。
前記シリアル送信器(1)は、システムクロック(SCLK)に同期したcビット(cは2以上の整数)のデータTD[c−1:0]をシリアル化し、前記シリアル化信号として送信し、
前記レシーバ回路(20)は、前記シリアル化データを、m個(mは、1以上の整数)のデータを有するデータ列D[m−1:0]に変換し、
前記ヘッダー検出回路(21)は、前記b個のレジスタ群(Reg_0、・・・Reg_(b−1))の入力であるデータ列D[(b*m−1):((b−1)*m−a+1)]を入力し(aは、a<cを満たす整数)、前記データ列D[m−1:0]の先頭ビットを特定するaビットを表すヘッダービット列(comma)と、前記データ列D[(b*m−1):((b−1)*m−a+1)]の先頭ビットを表すビット列とを比較し、前記データ列D[(b*m−1):((b−1)*m−a+1)]が表すデータのうちの、データD[(b*m−1)]、D[(b*m−2)]、・・・D[(b−1)*m]の先頭ビットを表すビット列が前記ヘッダービット列(comma)に等しいとき、前記検出結果を前記データ処理部(22〜29)に出力する。
前記レシーバ回路(20)は、タイミングが異なるm個の第一のクロックRCLKにより前記シリアル化データをサンプリングし、前記第一のクロック(RCLK)と同じもしくはその整数倍の周期を有する第二のクロック(DCLK)に同期した前記m個のデータを有する前記データ列D[m−1:0]に変換し、
前記n個のレジスタ群(Reg_0、Reg_1、Reg_2、・・・Reg_(n−1))は、前記第二のクロック(DCLK)に応じて、第1から第nまでこの順に前記データ列をシフトし、
前記ヘッダー検出回路(21)は、前記b個のレジスタ群(Reg_0、・・・Reg_(b−1))の入力である前記データ列D[(b*m−1):((b−1)*m−a+1)]を入力して前記第二のクロック(DCLK)によりサンプリングする。
前記ヘッダー検出回路(21)は、
前記データ列D[(b*m−1):((b−1)*m−a+1)]が表すデータのうちの、データD[(b*m−1)]、D[(b*m−2)]、・・・D[(b−1)*m]の先頭ビットを表すビット列が前記ヘッダービット列(comma)に等しいとき、検出信号S[m−1:0]を前記検出結果として出力し、
前記検出信号S[m−1:0]に対して論理オアを施して、OR信号(Reset)を前記検出結果として出力し、
前記データ処理部(22〜29)は、
前記検出信号S[m−1:0]をラッチし、次に検出信号Sが変化するまで状態を保ち、前記第nのレジスタ群(Reg_(n−1))に前記aビットが出力されるのと同じタイミングで、選択信号Sel[(m−1):0]を出力するラッチ回路(22)と、
前記OR信号(Reset)によりリセットし、前記OR信号(Reset)の出力が無効である場合、パラレルデータ出力RD[c−1:0]のビット数cの1/mとなるd回を繰り返しカウントしている間、第三のクロック(TCLK)を出力するクロック作成回路(23)と、
前記第nのレジスタ群(Reg_(n−1))の出力であるデータ列D[((n+1)*m−1):n*m]と、前記第nのレジスタ群(Reg_(n−1))の入力であるデータ列D[n*m−1:(n−1)*m]と、第(n−1)から第(n−d+1)のレジスタ群(Reg_(n−2)、Reg_(n−3)、・・・Reg_(n−d))の入力であるデータD[((n−1)*m−1):(n−2)*m]、・・・D[((n+1−d)*m−1):((n−d)*m+1)]との(c+m−1)個を入力とし、前記ラッチ回路(22)から前記選択信号Sel[m−1]、Sel[m−2]、・・・Sel[0]が出力されたとき、それぞれ、前記第nのレジスタ群Reg_(n−1)からの前記データ列D[((n+1)*m−1):n*m]の最上位、2番目に上位、・・・最下位のデータD[((n+1)*m−1)]、D[((n+1)*m−2)]、・・・D[(n*m)]をデータの先頭ビットとして、前記第三のクロック(TCLK)によりcビットをサンプリングし、整列信号AD[(c−1):0]を出力する整列回路(24)と、
前記整列信号AD[(c−1):0]に基づいて、前記データ列D[((n+1)*m−1):n*m]に対する書込・読出処理部(25〜29)と
を具備する。
前記書込・読出処理部(25〜29)は、
前記第三のクロックTCLKによって繰り返し0から(WA−1)をカウントし(WAは、1以上の整数)、アドレスを有するWA個のライトアドレス出力(WADDR)を作成するライトアドレス発生回路(25)と、
前記ライトアドレス発生回路(25)からの前記ライトアドレス出力(WADDR)のアドレスに従って、前記整列回路(24)からの前記整列信号AD[(c−1):0]を前記第三のクロック(TCLK)によって書き込み、リードアドレス(RADDR)によって指定されたアドレスのデータを読み出し、リードデータ出力RD[c−1:0]を作成するレジスタファイル(26)と、
前記ヘッダー検出回路(21)からの前記OR信号(Reset)を前記第二のクロック(DCLK)でセットし、一定のパルス幅の頭出し検出信号(Detect)を作成し、前記第三のクロック(TCLK)の1周期分のパルス幅にしたロード信号(LOAD)を出力するパルス幅作成回路(27)と、
前記パルス幅作成回路(27)の出力の前記ロード信号(LOAD)に従い、データの先頭ビットを前記レジスタファイル(26)に書き込んだときの前記ライトアドレス出力(WADDR)を書き込み、ラッチする先頭アドレス記憶回路(28)と、
スタート信号(STR)が供給され、前記スタート信号(STR)が有効である場合、前記システムクロック(SCLK)により、前記先頭アドレス記憶回路(28)の出力である先頭アドレス信号(SADDR)を取り込み、スタート信号STRが非有効である場合、カウントを開始して0から(WA−1)までを繰り返し、前記リードアドレス(RADDR)を作成し、前記レジスタファイル(26)に出力するリードアドレスカウンタ(29)と
を具備する。
前記複数のシリアル受信器(2)に接続された共通部(3)
を更に具備し、
前記共通部(3)は、
前記複数のシリアル受信機(2)の前記パルス幅作成回路(27)からそれぞれ出力される複数の前記頭出し検出信号(Detect0、Detect1・・・・DetectL)を入力とし、前記複数の頭出し検出信号(Detect0、Detect1・・・・DetectL)に対して論理アンドを施し、読み出し開始信号(STRT)を出力するAND回路(31)と、
前記AND回路(31)の出力である前記読み出し開始信号(STRT)を、前記システムクロック(SCLK)により同期化し、1周期分のパルス幅にした前記スタート信号(STR)を、前記複数のシリアル受信機(2)の前記リードアドレスカウンタ(29)に出力する同期化回路(32)と
を具備する。
前記頭出し検出信号(Detect)のパルス幅が表す時間は、前記複数のシリアル送信器(1)の出力から前記複数のシリアル受信器(2)を経由して前記複数のチャネルの前記共通部(3)の前記AND回路(31)の出力までのチャネル間のスキュー分と、前記システムクロック(SCLK)の1周期分とを加えた時間よりも長い。
その出力が前記複数のシリアル送信器(1)(1−1〜1−L)の入力に接続され、1ビットエラーならびに1チャネルエラーを修復するエラー修正コーディング発生器(6)と、
その入力が前記複数のシリアル受信器(2)(2−1〜2−L)の出力に接続され、前記1ビットエラーならびに1チャネルエラーを修復するエラー修正コーディング器(7)と
を更に具備する。
前記複数のチャネルのそれぞれに対応し、それぞれ前記エラー修正コーディング発生器(6)と前記複数のシリアル送信器(1−1〜1−L)との間に接続され、実データ列と前記ヘッダービット列(comma)とを区別する8B10B変換回路(4−1〜4−L)と、
前記複数のチャネルのそれぞれに対応し、それぞれ、前記複数のシリアル受信器(2−1〜2−L)と前記エラー修正コーディング器(7)の間に接続され、実データ列と前記ヘッダービット列(comma)とを区別する10B8B変換回路(5−1〜5−L)と
を更に具備する。
また、パルス幅作成回路(27)の出力であるロード信号(LOAD)により、先頭アドレス記憶回路(28)は、データの先頭ビットをレジスタファイル(26)に書き込んだときのライトアドレス出力(WADDR)を書き込み、ラッチする。
また、パルス幅作成回路(27)の出力である頭出し検出信号(Detect)により、AND回路(31)と同期化回路(32)は、複数(L個)のチャネルの全部揃ったタイミングを検出し、その信号を、システムクロック(SCLK)で同期化し、同時に先頭ビット読み出すタイミングとしてスタート信号(STR)を作成する。
また、同期化回路(32)の出力であるスタート信号(STR)は、L個のチャネルに分配される。リードアドレスカウンタ(29)は、スタート信号(STR)が有効になると、システムクロック(SCLK)により、先頭アドレス記憶回路(28)の出力の先頭アドレス信号(SADDR)を取り込み、スタート信号(STR)が非有効になると、読み込んだ値から繰り返してカウントし、リードアドレス(RADDR)を作成する。
本発明のシリアルインタフェース回路では、これらの回路で使われるタイミングの作成も、早いタイミングでヘッダーを検出できているため、レーテンシを最短にすることができる。
図1は、本発明のシリアルインタフェース回路の構成を示すブロック図である。本発明のシリアルインタフェース回路は、L個のシリアル送信器(Transmitter)1と、L個のシリアル受信器(Receiver)2と、共通部(共通回路部)3とを具備している。ここで、Lは2以上の整数である。
第一のレジスタ群Reg_0は、レシーバ回路20の出力であるデータ列D[m−1:0]を入力とし、第二から第nまでのレジスタ群Reg_1、Reg_2、・・・Reg_(n−1)は、それぞれ、第一から第(n−1)までのレジスタ群Reg_0、Reg_2、・・・Reg_(n−2)のレジスタ群の出力を入力としている。n個のレジスタ群Reg_0、Reg_1、Reg_2、・・・Reg_(n−1)は、第二のクロックDCLKに応じて、第一から第nまでこの順にデータ列をシフトする。
m個のヘッダー検出器は、n個のレジスタ群Reg_0、Reg_1、Reg_2、・・・Reg_(n−1)のうちの、第一から第bまでのb個のレジスタ群Reg_0、・・・Reg_(b−1)の入力であり、(m+a−1)以上、且つ、mの倍数b*mとなるデータ列D[(b*m−1):((b−1)*m−a+1)]を入力し、第二のクロックDCLKによりサンプリングする。ここで、aは、1以上の整数であり、a<cを満たす整数である。bは、1以上の整数であり、b<nを満たす整数である。
このm個のヘッダー検出器は、データ列D[m−1:0]の先頭ビットを特定するaビットを表すヘッダービット列commaと、データ列D[(b*m−1):((b−1)*m−a+1)]の先頭ビットを表すビット列とを比較して、データ列D[m−1:0]のヘッダーを検出する。データ列D[(b*m−1):((b−1)*m−a+1)]が表すデータのうちの、データD[(b*m−1)]、D[(b*m−2)]、・・・D[(b−1)*m]の先頭ビットを表すビット列がヘッダービット列commaに等しいとき、m個のヘッダー検出器は、それぞれ、信号レベル“1”を表す検出信号S(m−1)、S(m−2)、・・・、S(0)を出力する。上記のaビットは複数の種類であっても良い。また、mビット分の先頭ビットが存在するために、m個のヘッダー検出器としたが、結合してヘッダー検出器を作成する場合はm個に限定されない。
OR回路は、検出信号S[m−1:0]が表す信号レベル“1”に対して論理オアを施してOR信号Resetを作成して出力する。OR信号Resetは、第二のクロックDCLKによりサンプリングし、タイミングを調整しても良い。
このように、ヘッダー検出回路21は、検出結果として、検出信号S[m−1:0]、OR信号Resetを出力する。
また、パルス幅作成回路27の出力であるロード信号LOADにより、先頭アドレス記憶回路28は、データの先頭ビットをレジスタファイル26に書き込んだときのライトアドレス出力WADDRを書き込み、ラッチする。
また、パルス幅作成回路27の出力である頭出し検出信号Detectにより、AND回路31と同期化回路32は、L個のチャネルの全部揃ったタイミングを検出し、その信号を、システムクロックSCLKで同期化し、同時に先頭ビット読み出すタイミングとしてスタート信号STRを作成する。
また、同期化回路32の出力であるスタート信号STRは、L個のチャネルに分配される。リードアドレスカウンタ29は、スタート信号STRが有効になると、システムクロックSCLKにより、先頭アドレス記憶回路28の出力の先頭アドレス信号SADDRを取り込み、スタート信号STRが非有効になると、読み込んだ値から繰り返してカウントし、リードアドレスRADDRを作成する。
本発明のシリアルインタフェース回路では、これらの回路で使われるタイミングの作成も、早いタイミングでヘッダーを検出できているため、レーテンシを最短にすることができる。
図2は、本発明のシリアルインタフェース回路の動作を示すタイミングチャートである。
第二のレジスタ群Reg_1は、第一のレジスタ群Reg_0の出力であるデータ列D[7:4]を入力し、第二のクロックDCLKに応じて、内部の4個のレジスタによりシフトしたデータ列D[11:8]を作成する。
第三のレジスタ群Reg_2は、第二のレジスタ群Reg_1の出力であるデータ列D[11:8]を入力し、第二のクロックDCLKに応じて、内部の4個のレジスタによりシフトしたデータ列D[15:12]を作成する。
第四のレジスタ群Reg_3は、第三のレジスタ群Reg_2の出力であるデータ列D[15:12]を入力し、第二のクロックDCLKに応じて、内部の4個のレジスタによりシフトしたデータ列D[19:16]を作成する。
第五のレジスタ群Reg_4は、第四のレジスタ群Reg_3の出力であるデータ列D[19:16]を入力し、第二のクロックDCLKに応じて、内部の4個のレジスタによりシフトしたデータ列D[23:20]を作成する。
このように、5個のレジスタ群Reg_0、Reg_1、Reg_2、・・・Reg_4は、第二のクロックDCLKに応じて、第一から第5までこの順にデータ列D[23:0]を生成する。
この4個のヘッダー検出器は、データ列D[3:0]の先頭ビットを特定する8ビットを含むヘッダービット列commaと、データ列D[11:1]の先頭ビットを表すビット列とを比較して、データ列D[m−1:0]のヘッダーを検出する。データ列D[11:1]が表すデータのうちの、データD[11]、D[10]、D[9]、D[8]の先頭ビットを表すビット列がヘッダービット列commaに等しいとき、即ち、上記の8ビットに等しいとき、4個のヘッダー検出器は、それぞれ、信号レベル“1”を表す検出信号S3、S2、S1、S0を出力する。
図3は、本発明のシリアルインタフェース回路の応用例を示している。本発明のシリアルインタフェース回路は、L個のシリアル送信器(Transmitter)1であるシリアル送信器1−1〜1−Lと、L個のシリアル受信器(Receiver)2であるシリアル受信器2−1〜2−Lと、共通部(共通回路部)3と、エラー修正コーディング発生器(ECCGEN)6と、エラー修正コーディング器(ECC)7とを具備している。エラー修正コーディング発生器、エラー修正コーディング器については、当業者にとってよく知られているので、その詳細な説明を省略する。
このように、レジスタファイル26は、FIFOの機能を行うが、1個でシステムクロックの同期とチャネル間整列と送受信器間のクロックのレート差の補償を行うため、ハードウェアを削減できる。
本発明のシリアルインタフェース回路の効果について説明する。
また、ヘッダー検出回路21の出力により、データ処理部(22〜29)において、整列回路24は、先頭ビットを特定し選択し、クロック作成回路23は、整列回路24でデータを取り込むクロックTCLKを作成し、パルス幅作成回路27は、頭出し検出信号Detectとロード信号LOADを作成する。
また、パルス幅作成回路27の出力であるロード信号LOADにより、先頭アドレス記憶回路28は、データの先頭ビットをレジスタファイル26に書き込んだときのライトアドレス出力WADDRを書き込み、ラッチする。
また、パルス幅作成回路27の出力である頭出し検出信号Detectにより、AND回路31と同期化回路32は、L個のチャネルの全部揃ったタイミングを検出し、その信号を、システムクロックSCLKで同期化し、同時に先頭ビット読み出すタイミングとしてスタート信号STRを作成する。
また、同期化回路32の出力であるスタート信号STRは、L個のチャネルに分配される。リードアドレスカウンタ29は、スタート信号STRが有効になると、システムクロックSCLKにより、先頭アドレス記憶回路28の出力の先頭アドレス信号SADDRを取り込み、スタート信号STRが非有効になると、読み込んだ値から繰り返してカウントし、リードアドレスRADDRを作成する。
本発明のシリアルインタフェース回路では、これらの回路で使われるタイミングの作成も、早いタイミングでヘッダーを検出できているため、レーテンシを最短にすることができる。
2 シリアル受信器(Receiver)、
20 レシーバ回路(RECEIVER&DEMUX)、
21 ヘッダー検出回路(Header_Detector)、
22〜29 データ処理部、
22 ラッチ回路(Regsel)、
23 クロック作成回路(Counter)、
24 整列回路(Aligner)、
25〜29 書込・読出処理部、
25 ライトアドレス発生回路(W−ADDRCNT)、
26 レジスタファイル(REGFILE)、
27 パルス幅作成回路(PWGen)、
28 先頭アドレス記憶回路(S−ADDRREG)、
29 リードアドレスカウンタ(R−ADDRCNT)、
Reg_0、Reg_1、Reg_2、・・・Reg_4 レジスタ群、
TOUT シリアル送信器1の正の出力、
TOUTB シリアル送信器1の負の出力、
Input シリアル受信器2の差動入力、
RCLK 第一のクロック(4相クロック)、
DCLK 第二のクロック(第一のクロックRCLKと同じ周期)、
D[23:0] 入出力信号、
S[3:0] 検出信号(ヘッダー検出回路21の出力)、
Reset 先頭ビットが検出されたタイミングを示すOR信号(ヘッダー検出回路21の出力)、
TCLK 第三のクロック(クロック作成回路23の出力)、
AD[19:0] 整列信号(整列回路24の出力)、
WADDR[4:0] ライトアドレス信号(ライトアドレス発生回路25の出力)、
RD[19:0] レジスタファイル26のリードデータ出力、
Detect0−DetectL 頭出し検出信号(パルス幅作成回路27の出力)、
LOAD ロード信号(パルス幅作成回路27の出力)、
SADDR 先頭アドレス信号(先頭アドレス記憶回路28の出力)、
RADDR[4:0] リードアドレス(リードアドレスカウンタ29の出力)、
3 共通部(共通回路部)、
31 AND回路、
32 同期化回路(SYNC−BUF)、
STRT 読み出し開始信号(AND回路31の出力)、
SCLK システムクロック、
STR スタート信号(同期化回路32の出力)、
WD0、WD1、WD2、WD3、WD4 データ、
1−1〜1−L シリアル送信器(Transmitter)、
2−1〜2−L シリアル受信器(Receiver)、
4−1〜4−L 8B10B変換回路(8B10BCONV)、
5−1〜5−L 10B8B変換回路(10B8BCONV)、
6 エラー修正コーディング発生器(ECCGEN)、
7 エラー修正コーディング器(ECC)、
Claims (7)
- 複数のチャネルのそれぞれに対応する複数のシリアル送信器と、
前記複数のチャネルのそれぞれに対応し、前記複数のシリアル送信器のそれぞれに接続された複数のシリアル受信器と
を具備し、
前記複数のシリアル送信器の各々は、システムクロックに同期したcビット(cは2以上の整数)のデータTD[c−1:0]をシリアル化し、シリアル化データとして送信し、
前記複数のシリアル受信器の各々は、
タイミングが異なるm個の第一のクロックRCLKにより前記シリアル化データをサンプリングし、前記第一のクロックと同じもしくはその整数倍の周期を有する第二のクロックに同期したm個(mは、1以上の整数)のデータを有するデータ列D[m−1:0]に変換するレシーバ回路と、
前記第二のクロックに応じて、第1から第n(nは2以上の整数)までこの順に前記データ列をシフトするn個のレジスタ群と、
第nのレジスタ群の出力と、検出結果とに応じて、前記データ列に対するデータ処理を行うデータ処理部と、
前記n個のレジスタ群のうちの、第1から第b(bは、b<nを満たす整数)までのb個のレジスタ群が前記データ列D[m−1:0]をシフトしたときに、前記データ列D[m−1:0]のヘッダーを検出して前記検出結果を生成するヘッダー検出回路と
を具備し、
前記ヘッダー検出回路は、
前記b個のレジスタ群の入力であるデータ列D[(b*m−1):((b−1)*m−a+1)]を入力して前記第二のクロックによりサンプリングし(aは、a<cを満たす整数)、
前記データ列D[m−1:0]の先頭ビットを特定するaビットを表すヘッダービット列と、前記データ列D[(b*m−1):((b−1)*m−a+1)]の先頭ビットを表すビット列とを比較し、
前記データ列D[(b*m−1):((b−1)*m−a+1)]が表すデータのうちの、データD[(b*m−1)]、D[(b*m−2)]、・・・D[(b−1)*m]の先頭ビットを表すビット列が前記ヘッダービット列に等しいとき、検出信号S[m−1:0]を前記データ処理部に出力し、
前記検出信号S[m−1:0]に対して論理オアを施して、OR信号を前記データ処理部に出力し、
前記検出結果は、前記検出信号S[m−1:0]と前記OR信号とを含み、
前記データ処理部は、
前記検出信号S[m−1:0]をラッチし、次に検出信号Sが変化するまで状態を保ち、前記第nのレジスタ群に前記aビットが出力されるのと同じタイミングで、選択信号Sel[(m−1):0]を出力するラッチ回路と、
前記OR信号によりリセットし、前記OR信号の出力が無効である場合、パラレルデータ出力RD[c−1:0]のビット数cの1/mとなるd回を繰り返しカウントしている間、第三のクロックを出力するクロック作成回路と、
前記第nのレジスタ群の出力であるデータ列D[((n+1)*m−1):n*m]と、前記第nのレジスタ群の入力であるデータ列D[n*m−1:(n−1)*m]と、第(n−1)から第(n−d+1)のレジスタ群の入力であるデータD[((n−1)*m−1):(n−2)*m]、・・・D[((n+1−d)*m−1):((n−d)*m+1)]との(c+m−1)個を入力とし、前記ラッチ回路から前記選択信号Sel[m−1]、Sel[m−2]、・・・Sel[0]が出力されたとき、それぞれ、前記第nのレジスタ群Reg_(n−1)からの前記データ列D[((n+1)*m−1):n*m]の最上位、2番目に上位、・・・最下位のデータD[((n+1)*m−1)]、D[((n+1)*m−2)]、・・・D[(n*m)]をデータの先頭ビットとして、前記第三のクロックによりcビットをサンプリングし、整列信号AD[(c−1):0]を出力する整列回路と、
前記整列信号AD[(c−1):0]に基づいて、前記データ列D[((n+1)*m−1):n*m]に対する書込・読出処理を行う書込・読出処理部と
を具備するシリアルインタフェース回路。 - 請求項1に記載のシリアルインタフェース回路において、
前記書込・読出処理部は、
前記第三のクロックTCLKによって繰り返し0から(WA−1)をカウントし(WAは、1以上の整数)、アドレスを有するWA個のライトアドレス出力を作成するライトアドレス発生回路と、
前記ライトアドレス発生回路からの前記ライトアドレス出力のアドレスに従って、前記整列回路からの前記整列信号AD[(c−1):0]を前記第三のクロックによって書き込み、リードアドレスによって指定されたアドレスのデータを読み出し、リードデータ出力RD[c−1:0]を作成するレジスタファイルと、
前記ヘッダー検出回路からの前記OR信号を前記第二のクロックでセットし、一定のパルス幅の頭出し検出信号を作成し、前記第三のクロックの1周期分のパルス幅にしたロード信号を出力するパルス幅作成回路と、
前記パルス幅作成回路の出力の前記ロード信号に従い、データの先頭ビットを前記レジスタファイルに書き込んだときの前記ライトアドレス出力を書き込み、ラッチする先頭アドレス記憶回路と、
スタート信号が供給され、前記スタート信号が有効である場合、前記システムクロックにより、前記先頭アドレス記憶回路の出力である先頭アドレス信号を取り込み、スタート信号STRが非有効である場合、カウントを開始して0から(WA−1)までを繰り返し、前記リードアドレスを作成し、前記レジスタファイルに出力するリードアドレスカウンタと
を具備するシリアルインタフェース回路。 - 請求項2に記載のシリアルインタフェース回路において、
前記複数のシリアル受信器に接続された共通部
を更に具備し、
前記共通部は、
前記複数のシリアル受信機の前記パルス幅作成回路からそれぞれ出力される複数の前記頭出し検出信号を入力とし、前記複数の頭出し検出信号に対して論理アンドを施し、読み出し開始信号を出力するAND回路と、
前記AND回路の出力である前記読み出し開始信号を、前記システムクロックにより同期化し、1周期分のパルス幅にした前記スタート信号を、前記複数のシリアル受信機の前記リードアドレスカウンタに出力する同期化回路と
を具備するシリアルインタフェース回路。 - 請求項3に記載のシリアルインタフェース回路において、
前記頭出し検出信号のパルス幅が表す時間は、前記複数のシリアル送信器の出力から前記複数のシリアル受信器を経由して前記複数のチャネルの前記共通部の前記AND回路の出力までのチャネル間のスキュー分と、前記システムクロックの1周期分とを加えた時間よりも長い
シリアルインタフェース回路。 - 請求項1〜4のいずれかに記載のシリアルインタフェース回路において、
その出力が前記複数のシリアル送信器の入力に接続され、1ビットエラーならびに1チャネルエラーを修復するエラー修正コーディング発生器と、
その入力が前記複数のシリアル受信器の出力に接続され、前記1ビットエラーならびに1チャネルエラーを修復するエラー修正コーディング器と
を更に具備するシリアルインタフェース回路。 - 請求項5に記載のシリアルインタフェース回路において、
前記複数のチャネルのそれぞれに対応し、それぞれ前記エラー修正コーディング発生器と前記複数のシリアル送信器との間に接続され、実データ列と前記ヘッダービット列とを区別する8B10B変換回路と、
前記複数のチャネルのそれぞれに対応し、それぞれ、前記複数のシリアル受信器と前記エラー修正コーディング器の間に接続され、実データ列と前記ヘッダービット列とを区別する10B8B変換回路と
を更に具備するシリアルインタフェース回路。 - 請求項1〜6のいずれかに記載のシリアルインタフェース回路に適用されるシリアル受信器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041169A JP4336860B2 (ja) | 2007-02-21 | 2007-02-21 | シリアルインタフェース回路、及びシリアル受信器 |
US12/034,383 US7881290B2 (en) | 2007-02-21 | 2008-02-20 | Serial interface circuit and serial receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041169A JP4336860B2 (ja) | 2007-02-21 | 2007-02-21 | シリアルインタフェース回路、及びシリアル受信器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008204284A JP2008204284A (ja) | 2008-09-04 |
JP4336860B2 true JP4336860B2 (ja) | 2009-09-30 |
Family
ID=39715843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007041169A Expired - Fee Related JP4336860B2 (ja) | 2007-02-21 | 2007-02-21 | シリアルインタフェース回路、及びシリアル受信器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7881290B2 (ja) |
JP (1) | JP4336860B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2384071B1 (en) * | 2008-12-24 | 2017-04-19 | NEC Corporation | Communications system |
JP5535672B2 (ja) * | 2010-02-02 | 2014-07-02 | エヌイーシーコンピュータテクノ株式会社 | シリアル転送装置及び方法 |
US9130733B2 (en) * | 2011-06-10 | 2015-09-08 | Airbus Defence And Space Limited | Alignment of non-synchronous data streams |
US9509640B2 (en) * | 2014-12-05 | 2016-11-29 | Xilinx, Inc. | Latency control in a transmitter/receiver buffer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0285950A (ja) | 1988-09-22 | 1990-03-27 | Nec Corp | バス間転送方式 |
JPH0581186A (ja) | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | シリアルデータ乗せ換え制御回路 |
US5347270A (en) * | 1991-12-27 | 1994-09-13 | Mitsubishi Denki Kabushiki Kaisha | Method of testing switches and switching circuit |
US5592629A (en) | 1992-12-28 | 1997-01-07 | At&T Global Information Solutions Company | Apparatus and method for matching data rates to transfer data between two asynchronous devices |
JPH1097481A (ja) | 1996-09-20 | 1998-04-14 | Hitachi Ltd | マイクロコンピュータ |
US6167077A (en) * | 1997-12-23 | 2000-12-26 | Lsi Logic Corporation | Using multiple high speed serial lines to transmit high data rates while compensating for overall skew |
WO2001063829A1 (fr) * | 2000-02-25 | 2001-08-30 | Fujitsu Limited | Systeme de transmission de donnees |
GB0006291D0 (en) * | 2000-03-15 | 2000-05-03 | Lucent Technologies Inc | Data communication link |
JP3721502B2 (ja) | 2000-06-12 | 2005-11-30 | 沖電気工業株式会社 | シリアルバスデータ転送制御装置 |
US7079528B2 (en) * | 2001-12-13 | 2006-07-18 | International Business Machines Corporation | Data communication method |
US7538578B2 (en) | 2005-04-18 | 2009-05-26 | Altera Corporation | Multiple data rates in programmable logic device serial interface |
-
2007
- 2007-02-21 JP JP2007041169A patent/JP4336860B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-20 US US12/034,383 patent/US7881290B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008204284A (ja) | 2008-09-04 |
US7881290B2 (en) | 2011-02-01 |
US20080205448A1 (en) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI447591B (zh) | 減少串列化器解串列化器鏈路中之潛時之技術 | |
KR100546971B1 (ko) | 고속 시그널링을 위한 데이터 캡처 방법 | |
US7975082B2 (en) | System and method to facilitate deterministic testing of data transfers between independent clock domains on a chip | |
US7979611B2 (en) | Multi-protocol serial interface apparatus and system-on-chip apparatus including the same | |
US8036248B2 (en) | Method, apparatus, and system for automatic data aligner for multiple serial receivers | |
EP1656777A1 (en) | Auto realignment of multiple serial byte-lanes | |
JP4336860B2 (ja) | シリアルインタフェース回路、及びシリアル受信器 | |
US8161349B2 (en) | Data parallelizing receiver | |
KR20040073344A (ko) | 상이한 유형의 인터페이스의 입력 신호 또는 출력 신호를공통 포맷 중앙 처리부에서 전처리하는 방법 및 장치 | |
JP4917901B2 (ja) | 受信装置 | |
US20030161351A1 (en) | Synchronizing and converting the size of data frames | |
US7650523B2 (en) | Interface apparatus and method for synchronization of data | |
US7213090B2 (en) | Data transfer apparatus for serial data transfer in system LSI | |
Caputa et al. | An on-chip delay-and skew-insensitive multicycle communication scheme | |
WO2008085697A2 (en) | Data throttling circuit and method for a spacewire application | |
US7039144B2 (en) | Large-input-delay variation tolerant (LIDVT) receiver adopting FIFO mechanism | |
JP3412927B2 (ja) | フレーム同期回路 | |
KR100228475B1 (ko) | 프레임 데이터 수신장치 | |
US6470459B1 (en) | Half-word synchronization method for internal clock | |
JPS63312754A (ja) | エラ−発生回路 | |
JP2845768B2 (ja) | 時刻情報同期化装置 | |
JP2007329670A (ja) | データ受信装置およびデータ受信方法 | |
JPH0334639A (ja) | エラーチェック同期検出方式 | |
JP2001168729A (ja) | データ伝送システム | |
JPH0568019A (ja) | パリテイ計数回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |