JP5535672B2 - シリアル転送装置及び方法 - Google Patents
シリアル転送装置及び方法 Download PDFInfo
- Publication number
- JP5535672B2 JP5535672B2 JP2010021468A JP2010021468A JP5535672B2 JP 5535672 B2 JP5535672 B2 JP 5535672B2 JP 2010021468 A JP2010021468 A JP 2010021468A JP 2010021468 A JP2010021468 A JP 2010021468A JP 5535672 B2 JP5535672 B2 JP 5535672B2
- Authority
- JP
- Japan
- Prior art keywords
- serial
- data
- inter
- unit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1に係るシリアル転送装置1の機能的な構成を示している。前記シリアル転送装置1は、データを送信する送信部2と、前記データを受信する受信部3と、前記送信部2と前記受信部3とを接続し、前記データを伝送する複数のシリアル伝送路4と、前記受信部3において、前記各シリアル伝送路4のスキューに関するレーン間スキュー情報を生成し、前記レーン間スキュー情報を前記送信部2に送信するレーン間スキュー情報生成部5と、前記送信部2において、前記レーン間スキュー情報に基づいて前記データの前記各シリアル伝送路4への振り分けを決定する変換ルールを生成するデータ変換ルール生成部6とを有する。
2 送信部
3 受信部
4(4A,4B,4C,4D) シリアル伝送路
5 レーン間スキュー情報生成部
6 データ変換ルール生成部
13 データ転送部
15 パラレル−シリアル変換回路
16 データ変換部
32 データ受信部
34 デスキュー回路
35 データデコード部
36 シリアル−パラレル変換回路
Claims (9)
- フレームを送信する送信部と、
前記フレームを受信する受信部と、
前記送信部と前記受信部とを接続し、前記フレームを伝送する複数のシリアル伝送路と、
前記受信部において、前記各シリアル伝送路のスキューに関するレーン間スキュー情報を生成し、前記レーン間スキュー情報を前記送信部に送信するレーン間スキュー情報生成部と、
前記送信部において、前記レーン間スキュー情報に基づいて前記フレームを所定サイズに分割したデータの前記各シリアル伝送路への振り分けを決定する変換ルールを生成するデータ変換ルール生成部と、
を備え、
前記変換ルールは、前記分割したデータを、よりスキューの少ないシリアル伝送路に対して、より多くに振り分けるルールである、
シリアル転送装置。 - 前記送信部は、
前記データ変換ルール生成部と、
前記フレームをパラレルデータからシリアルデータに変換するパラレル−シリアル変換回路と、
前記パラレル−シリアル変換回路により変換されたシリアルデータを前記変換ルールに従って前記各シリアル伝送路に振り分けるデータ変換部と、
を備え、
前記受信部は、
前記レーン間スキュー情報生成部と、
前記各シリアル伝送路から入力される各シリアルデータの待ち合わせを行うデスキュー回路と、
前記変換ルールに基づいて、前記デスキュー回路を介して取得されたシリアルデータに対してデコード処理を行うデータデコード部と、
前記シリアルデータをパラレルデータに変換するシリアル−パラレル変換回路と、
を備える、
請求項1に記載のシリアル転送装置。 - 前記レーン間スキュー情報は、前記シリアル伝送路を介して伝送される、
請求項1又は2に記載のシリアル転送装置。 - 前記レーン間スキュー情報は、リンクトレーニング情報として伝送される、
請求項3に記載のシリアル転送装置。 - 前記変換ルールは、前記シリアル伝送路を介して伝送される、
請求項1〜4のいずれか1つに記載のシリアル転送装置。 - 受信側で取得された複数のシリアル転送部のスキューに関するレーン間スキュー情報を送信側に伝達する伝達ステップと、
前記伝達されたレーン間スキュー情報に基づいて前記送信側において前記各シリアル転送部へのフレームを所定サイズに分割したデータの振り分けを決定する決定ステップと、
を備え、
前記決定ステップでは、前記分割したデータを、よりスキューの少ないシリアル伝送路に対して、より多く振り分ける、
シリアル転送方法。 - 前記分割したデータの振り分けを決定する変換ルールを前記送信側から前記受信側へ送信するステップと、
前記受信側において前記変換ルールに基づいて受信したデータを前記振り分け前のフレームに復元するステップと、
を更に備える請求項6に記載のシリアル転送方法。 - 前記レーン間スキュー情報は、リンクトレーニング情報として伝送される、
請求項6又は7に記載のシリアル転送方法。 - 前記受信側においてパラレルデータをシリアルデータに変換するステップと、
前記送信側においてシリアルデータをパラレルデータに変換するステップと、
を更に備える請求項6〜8のいずれか1つに記載のシリアル転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021468A JP5535672B2 (ja) | 2010-02-02 | 2010-02-02 | シリアル転送装置及び方法 |
US13/004,995 US9032123B2 (en) | 2010-02-02 | 2011-01-12 | Serial transmission device, method, and computer readable medium storing program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021468A JP5535672B2 (ja) | 2010-02-02 | 2010-02-02 | シリアル転送装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011160287A JP2011160287A (ja) | 2011-08-18 |
JP5535672B2 true JP5535672B2 (ja) | 2014-07-02 |
Family
ID=44342619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010021468A Active JP5535672B2 (ja) | 2010-02-02 | 2010-02-02 | シリアル転送装置及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9032123B2 (ja) |
JP (1) | JP5535672B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI782694B (zh) * | 2021-09-06 | 2022-11-01 | 智原科技股份有限公司 | 時序調整電路、時序不對稱消除方法及接收電路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020093994A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Reverse data de-skew method and system |
US20020152340A1 (en) * | 2001-03-29 | 2002-10-17 | International Business Machines Corporation | Pseudo-differential parallel source synchronous bus |
US7466668B2 (en) * | 2001-08-24 | 2008-12-16 | Hewlett-Packard Development Company, L.P. | Reduced pin-count system interface for gigabit ethernet physical layer devices |
US20060195631A1 (en) * | 2005-01-31 | 2006-08-31 | Ramasubramanian Rajamani | Memory buffers for merging local data from memory modules |
US7512201B2 (en) * | 2005-06-14 | 2009-03-31 | International Business Machines Corporation | Multi-channel synchronization architecture |
US8081706B2 (en) * | 2005-08-24 | 2011-12-20 | Altera Corporation | Lane-to-lane skew reduction in multi-channel, high-speed, transceiver circuitry |
DE602006019776D1 (de) | 2005-11-04 | 2011-03-03 | Nxp Bv | Ausrichtung und entzerrung für mehrfache spuren einer seriellen verbindung |
JP4336860B2 (ja) * | 2007-02-21 | 2009-09-30 | 日本電気株式会社 | シリアルインタフェース回路、及びシリアル受信器 |
US7477169B2 (en) * | 2007-02-26 | 2009-01-13 | Ati Technologies Ulc | Robust control/delineation in serial streams |
JP5205819B2 (ja) * | 2007-06-06 | 2013-06-05 | 日本電気株式会社 | 通信システムおよびそのパケットスケジューリング方法ならびに送信ノード |
US7975082B2 (en) * | 2007-07-12 | 2011-07-05 | Oracle America, Inc. | System and method to facilitate deterministic testing of data transfers between independent clock domains on a chip |
US7894537B2 (en) * | 2007-10-01 | 2011-02-22 | Lsi Corporation | Adaptive data alignment |
US7978802B1 (en) * | 2007-10-12 | 2011-07-12 | Xilinx, Inc. | Method and apparatus for a mesochronous transmission system |
US8179208B2 (en) * | 2007-10-23 | 2012-05-15 | Oracle America, Inc. | Interconnect for surfing circuits |
US20090276559A1 (en) * | 2008-05-02 | 2009-11-05 | International Business Machines Corporation | Arrangements for Operating In-Line Memory Module Configurations |
US8161210B1 (en) * | 2008-11-03 | 2012-04-17 | Integrated Device Technology Inc. | Multi-queue system and method for deskewing symbols in data streams |
-
2010
- 2010-02-02 JP JP2010021468A patent/JP5535672B2/ja active Active
-
2011
- 2011-01-12 US US13/004,995 patent/US9032123B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110191511A1 (en) | 2011-08-04 |
US9032123B2 (en) | 2015-05-12 |
JP2011160287A (ja) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106502932B (zh) | 基于分层结构的片间互联接口及其写操作和读操作的方法 | |
JP5381305B2 (ja) | 受信装置、送受信装置、及び伝送システム | |
US9047418B2 (en) | Methods and devices for extending USB 3.0-compliant communication | |
CN103312636B (zh) | 信息处理装置、串行通信系统和装置以及通信初始化方法 | |
JP5203153B2 (ja) | パラレル伝送方法及びパラレル伝送装置 | |
JP6069897B2 (ja) | データ伝送装置、およびデータ伝送方法 | |
JP5535672B2 (ja) | シリアル転送装置及び方法 | |
JP2008011123A (ja) | 冗長なデータ通信を行う通信装置 | |
CN104572337A (zh) | 一种芯片间的数据传输方法 | |
WO2016000376A1 (zh) | 一种基于pci-e接口的信号处理方法及信号处理装置 | |
JP4723554B2 (ja) | 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置 | |
JP5772388B2 (ja) | 伝送システム、ケーブル長算出方法、伝送装置、及びプログラム | |
CN105320625B (zh) | 一种硬件封包的基于PCIe的DMA传输方法 | |
CN103945573B (zh) | 虚拟无线电中基带射频接口的实现方法及基带射频接口 | |
JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
JP6010908B2 (ja) | 送受信システム及びプログラム | |
TW201823916A (zh) | 伺服器系統 | |
JP2017050734A (ja) | シリアル通信装置、通信システム及び通信方法 | |
JP2011071579A (ja) | PCIExpress通信システム | |
JP2013141183A5 (ja) | ||
JP5212196B2 (ja) | データ送信装置、情報処理装置、及び動作周波数制御方法 | |
JP2016096493A (ja) | 通信システムおよび画像形成装置 | |
US8744030B2 (en) | Data transmission system, data transmission method, and transmission device | |
JP6299302B2 (ja) | 通信装置および通信システム | |
US10997006B2 (en) | Transfer apparatus and transfer method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5535672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |