JP5535672B2 - シリアル転送装置及び方法 - Google Patents

シリアル転送装置及び方法 Download PDF

Info

Publication number
JP5535672B2
JP5535672B2 JP2010021468A JP2010021468A JP5535672B2 JP 5535672 B2 JP5535672 B2 JP 5535672B2 JP 2010021468 A JP2010021468 A JP 2010021468A JP 2010021468 A JP2010021468 A JP 2010021468A JP 5535672 B2 JP5535672 B2 JP 5535672B2
Authority
JP
Japan
Prior art keywords
serial
data
inter
unit
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010021468A
Other languages
English (en)
Other versions
JP2011160287A (ja
Inventor
泰彦 田邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2010021468A priority Critical patent/JP5535672B2/ja
Priority to US13/004,995 priority patent/US9032123B2/en
Publication of JP2011160287A publication Critical patent/JP2011160287A/ja
Application granted granted Critical
Publication of JP5535672B2 publication Critical patent/JP5535672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、複数のシリアル伝送路を用いたシリアル転送技術に関するものである。
PCI−Express(登録商標)のような複数レーンを備える一般的なシリアルインターフェースは、図8に例示するように、送信部101にパラレル−シリアル変換回路301と、変換したデータを転送するための2本以上のシリアル伝送路304,305,306,307とを備え、受信部102に前記シリアル伝送路304,305,306,307の状態や設計の誤差により生じる各シリアル伝送路304,305,306,307のスキュー(以降このスキューをレーン間スキューとする)を補正するデスキュー回路302と、受信したデータをシリアルからパラレルに変換するシリアル−パラレル変換回路303とを備えている。
図8に示すシリアルインターフェースにおいては、データが前記送信部101のデータ転送部201のパラレル−シリアル変換回路301によりパラレルデータからシリアルデータに変換され、前記シリアル伝送路304,305,306,307を介して前記受信部102に転送される。前記受信部102では、前記送信部101から転送されたシリアルデータに対してデータ受信部202内の前記デスキュー回路302により前記レーン間スキューの補正が行われる。前記デスキュー回路302により補正され出力されたシリアルデータは、前記シリアル−パラレル変換回路303によりパラレルデータに変換され外部に出力される。
上記のように、前記送信部101から前記受信部102までの前記各シリアル伝送路304,305,306,307間において、前記レーン間スキューが発生する。前記デスキュー回路302は、前記レーン間スキューを補正するために、転送データの待ち合わせを行う。この待ち合わせは、前記パラレル−シリアル変換回路301により変換されたシリアルデータを、前記シリアル−パラレル変換回路303によりパラレルデータに戻すために必要な処理である。
特許文献1は、複数の高速シリアルデータ経路を用いた伝送技術において、送信側で前記レーン間スキュー及び転送パケットの大きさに基づいて各レーンに転送するパケットを決定し、これらのレーン毎にフルパケットで送信する(一般的なシリアル転送であればパケットを各レーンに分割して送信する)ことにより、受信側のデスキューバッファを不要にする態様が開示されている。
特表2009−525625号公報
上記のように、図8に示すような従来のシリアルインターフェースにおいては、前記送信部101から前記受信部102へデータを転送する際に前記レーン間スキューが発生し、その対策が前記受信部101側のみで行われていた。そのため、すべてのデータが前記受信部102側に揃うまで前記待ち合わせが行われ、前記レーン間スキューが最も大きいレーンに合わせてレイテンシが大きくなるという問題がある。
また、上記特許文献1に開示される態様によっても、上記のようなレイテンシの増大に係る問題を解決することはできない。
そこで、本発明は、受信側でのデータの待ち合わせ時間を短くし、送信側と受信側との間に生ずるレイテンシを小さくすることを目的とする。
本発明の一態様は、データを送信する送信部と、前記データを受信する受信部と、前記送信部と前記受信部とを接続し、前記データを伝送する複数のシリアル伝送路と、前記受信部において、前記各シリアル伝送路のスキューに関するレーン間スキュー情報を生成し、前記レーン間スキュー情報を前記送信部に送信するレーン間スキュー情報生成部と、前記送信部において、前記レーン間スキュー情報に基づいて前記データの前記各シリアル伝送路への振り分けを決定する変換ルールを生成するデータ変換ルール生成部とを備えるシリアル転送装置である。
また、本発明の他の態様は、受信側で取得された複数のシリアル転送部のスキューに関するレーン間スキュー情報を送信側に伝達するステップと、前記伝達されたレーン間スキュー情報に基づいて前記送信側において前記各シリアル転送部へのデータの振り分けを決定するステップとを備えるシリアル転送方法である。
本発明によれば、前記レーン間スキュー情報が前記受信部から前記送信部に送られる。そして、前記送信部において前記スキュー情報に基づいて前記変換ルールが生成され、前記各シリアル伝送路へのデータの振り分けが決定される。即ち、受信側で取得された前記レーン間スキュー情報に基づいて、送信側でデータフレームフォーマットの最適化が行われる。これにより、受信側でのデータの待ち合わせ時間を短くすることができ、送信側と受信側との間に生ずるレイテンシを小さくすることができる。
本発明の実施の形態1に係るシリアル転送装置の機能的な構成を示す図である。 実施の形態1に係るシリアル転送装置の具体的な構成を例示する図である。 図2に示すシリアル転送装置の動作を示すフローチャートである。 実施の形態1に係るシリアル転送装置による第1の転送例を示す図である。 実施の形態2に係るシリアル転送装置による第2の転送例を示す図である。 第1の転送例に対応するデータ変換ルールを例示する表図である。 第2の転送例に対応するデータ変換ルールを例示する表図である。 従来のシリアルインターフェースの構成を例示する図である。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1に係るシリアル転送装置1の機能的な構成を示している。前記シリアル転送装置1は、データを送信する送信部2と、前記データを受信する受信部3と、前記送信部2と前記受信部3とを接続し、前記データを伝送する複数のシリアル伝送路4と、前記受信部3において、前記各シリアル伝送路4のスキューに関するレーン間スキュー情報を生成し、前記レーン間スキュー情報を前記送信部2に送信するレーン間スキュー情報生成部5と、前記送信部2において、前記レーン間スキュー情報に基づいて前記データの前記各シリアル伝送路4への振り分けを決定する変換ルールを生成するデータ変換ルール生成部6とを有する。
上記構成によれば、前記レーン間スキュー情報が前記受信部3から前記送信部2に送られる。そして、前記データ変換ルール生成部6において前記スキュー情報に基づいて前記変換ルールが生成され、前記各シリアル伝送路4へのデータの振り分けが決定される。
図2は、前記シリアル転送装置1の具体的な構成を例示している。前記送信部2は、前記レーン間スキューを考慮して複数レーン、即ち各シリアル伝送路4A,4B,4C,4Dに対するデータのフレームフォーマットを変更するための前記変換ルールを決める前記データ変換ルール生成部6と、データ転送部13とを有する。前記データ転送部13は、パラレルデータをシリアルデータに変換するパラレル−シリアル変換回路15と、シリアルデータを前記データ変換ルール生成部12から通知されたルールに基づいてデータ変換を行うデータ変換部16とを有する。
前記送信部2の前記データ変換部16により変換されたシリアルデータは、前記シリアル伝送路4A,4B,4C,4Dを介して、前記受信部3に転送される。本実施の形態に係るシリアル伝送路4A,4B,4C,4Dは4本であるが、本発明はこれに限定されるものではなく、2本以上であればよい。
前記受信部3は、前記レーン間スキュー情報を生成し通知する前記レーン間スキュー情報生成部5と、データ受信部32とを有する。前記データ受信部32は、前記レーン間スキューを補正するデスキュー回路34と、前記データ変換部16で変更された前記フレームフォーマットからデータを元の形に戻すデータデコード部35と、シリアルデータをパラレルデータに変換するシリアル−パラレル変換回路36を有する。
図4は、上記構成のシリアル転送装置1の動作を示している。シリアルリンク確立フェーズで、データの前記フレームフォーマットルールとデコードルールとを前記送信部2と前記受信部3とへリンク確立時のトレーニング情報と交換し設定を行う。前記フレームフォーマットルールは前記レーン間スキューを考慮して設定される。
前記送信部2は一般的に行われるテスト接続中に前記レーン間スキューを測定するため、前記受信部3に前記レーン間スキューを測定するためのコマンドを送信する(S1)。前記コマンドを受信した前記受信部3はレーン毎のコマンドの到着時間から前記レーン間スキューを測定する(S2)。
前記受信部3の前記レーン間スキュー情報生成部5は、測定された前記レーン間スキュー情報を生成する(S3)。生成する情報としては、最も早く前記コマンドが到着したレーンを基準とした場合の時間差等が好適である。前記レーン間スキュー情報生成部5は取得した前記レーン間スキュー情報を、前記シリアル伝送路4A,4B,4C,4Dを介して前記送信部2の前記データ変換ルール生成部6に通知する(S4)。前記データ変換ルール生成部6は通知された前記レーン間スキューの情報に基づいて前記データ変換ルールを決定し、前記データ転送部13の前記データ変換部16に設定する(S5)。前記データ変換ルール生成部6は前記シリアル伝送路4A,4B,4C,4Dを介して、前記データ変換ルールを前記受信部3の前記データデコード部35にも通知する。前記データデコード部35は転送されてくるシリアルデータの前記デコードルールを設定する(S6)。以上の動作を実施した後にデータ転送を開始する。
次に前記データ変換ルール生成部6の動作(S5)の説明をする。前記データ変換ルール生成部6は、前記レーン間スキューに関する情報に基づいて、早く転送できるレーン(前記シリアル伝送路4A,4B,4C,4D)に対して多くのデータを転送させることにより前記受信部3にできるだけ早くすべてのデータが到着するような並び替えルールを生成する。
ここで転送例を2つ説明する。これらの説明で使用するデータはbit単位であり、レーンは2本である。まず図4に示す例1において、図6に示す変換ルールを適応することでレイテンシが1T短くなる場合を説明する。例1では転送データは4bitで、レーン0が1T、レーン1が3Tのスキューを持ち、前記レーン間スキューの差が2Tとなる場合であるため、前記変換ルールとして図6に示す表中3番のルールが適用される。この場合、通常転送ではRECEIVE側にすべてのデータが揃うのは、転送開始から5T後となり、その後パラレルデータとして4bitを出力できるようになる。対して本実施の形態に係る転送の場合、スキューが少ないレーン0でbit0,bit1,bit2を転送し、レーン1でbit3を転送することで、RECEIVE側にすべてのデータが揃うのは4T後となり、レイテンシが1T改善される。
次に図5に示す例2において、図7に示す変換ルールを適応することでレイテンシが2T短くなる場合について説明する。例2では転送データが6bitで、レーン0が1T、レーン1が5Tのスキューを持ち、前記レーン間スキューの差が4となる場合であるため、前記変換ルールとして図7に示す表中5番のルールが適用される。この場合、通常転送ではRECEIVE側にすべてのデータが揃うのは、転送開始から8T後となり、その後パラレルデータとして8bitを出力できるようになる。対して本実施の形態に係る転送の場合、スキューが少ないレーン0でbit0,bit1,bit2,bit3,bit4を転送し、レーン1でbit5を転送することで、RECEIVE側にすべてのデータが揃うのは6T後となり、レイテンシが2T改善される。
以上のように、本実施の形態に係るシリアル転送装置1によれば、前記レーン間スキュー情報を、リンクトレーニング情報として前記受信部3から前記送信部2に送り、前記送信部2でスキュー情報に基づいてデータの転送順序や使用レーンを変更し、前記データフレームフォーマットを最適化することができる。そして、前記受信部3で変更されたデータフレームフォーマット情報に基づいてデータのデコードを行うことにより、前記受信部3でのデータ待ち合わせ時間を短くすることができ、レイテンシを短くできる。
尚、本発明は上記実施の形態に限られるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能なものである。
1 シリアルインターフェース
2 送信部
3 受信部
4(4A,4B,4C,4D) シリアル伝送路
5 レーン間スキュー情報生成部
6 データ変換ルール生成部
13 データ転送部
15 パラレル−シリアル変換回路
16 データ変換部
32 データ受信部
34 デスキュー回路
35 データデコード部
36 シリアル−パラレル変換回路

Claims (9)

  1. フレームを送信する送信部と、
    前記フレームを受信する受信部と、
    前記送信部と前記受信部とを接続し、前記フレームを伝送する複数のシリアル伝送路と、
    前記受信部において、前記各シリアル伝送路のスキューに関するレーン間スキュー情報を生成し、前記レーン間スキュー情報を前記送信部に送信するレーン間スキュー情報生成部と、
    前記送信部において、前記レーン間スキュー情報に基づいて前記フレームを所定サイズに分割したデータの前記各シリアル伝送路への振り分けを決定する変換ルールを生成するデータ変換ルール生成部と、
    を備え
    前記変換ルールは、前記分割したデータを、よりスキューの少ないシリアル伝送路に対して、より多くに振り分けるルールである、
    シリアル転送装置。
  2. 前記送信部は、
    前記データ変換ルール生成部と、
    前記フレームをパラレルデータからシリアルデータに変換するパラレル−シリアル変換回路と、
    前記パラレル−シリアル変換回路により変換されたシリアルデータを前記変換ルールに従って前記各シリアル伝送路に振り分けるデータ変換部と、
    を備え、
    前記受信部は、
    前記レーン間スキュー情報生成部と、
    前記各シリアル伝送路から入力される各シリアルデータの待ち合わせを行うデスキュー回路と、
    前記変換ルールに基づいて、前記デスキュー回路を介して取得されたシリアルデータに対してデコード処理を行うデータデコード部と、
    前記シリアルデータをパラレルデータに変換するシリアル−パラレル変換回路と、
    を備える、
    請求項1に記載のシリアル転送装置。
  3. 前記レーン間スキュー情報は、前記シリアル伝送路を介して伝送される、
    請求項1又は2に記載のシリアル転送装置。
  4. 前記レーン間スキュー情報は、リンクトレーニング情報として伝送される、
    請求項3に記載のシリアル転送装置。
  5. 前記変換ルールは、前記シリアル伝送路を介して伝送される、
    請求項1〜4のいずれか1つに記載のシリアル転送装置。
  6. 受信側で取得された複数のシリアル転送部のスキューに関するレーン間スキュー情報を送信側に伝達する伝達ステップと、
    前記伝達されたレーン間スキュー情報に基づいて前記送信側において前記各シリアル転送部へのフレームを所定サイズに分割したデータの振り分けを決定する決定ステップと、
    を備え
    前記決定ステップでは、前記分割したデータを、よりスキューの少ないシリアル伝送路に対して、より多く振り分ける、
    シリアル転送方法。
  7. 前記分割したデータの振り分けを決定する変換ルールを前記送信側から前記受信側へ送信するステップと、
    前記受信側において前記変換ルールに基づいて受信したデータを前記振り分け前のフレームに復元するステップと、
    を更に備える請求項6に記載のシリアル転送方法。
  8. 前記レーン間スキュー情報は、リンクトレーニング情報として伝送される、
    請求項6又は7に記載のシリアル転送方法。
  9. 前記受信側においてパラレルデータをシリアルデータに変換するステップと、
    前記送信側においてシリアルデータをパラレルデータに変換するステップと、
    を更に備える請求項6〜8のいずれか1つに記載のシリアル転送方法。
JP2010021468A 2010-02-02 2010-02-02 シリアル転送装置及び方法 Active JP5535672B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010021468A JP5535672B2 (ja) 2010-02-02 2010-02-02 シリアル転送装置及び方法
US13/004,995 US9032123B2 (en) 2010-02-02 2011-01-12 Serial transmission device, method, and computer readable medium storing program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010021468A JP5535672B2 (ja) 2010-02-02 2010-02-02 シリアル転送装置及び方法

Publications (2)

Publication Number Publication Date
JP2011160287A JP2011160287A (ja) 2011-08-18
JP5535672B2 true JP5535672B2 (ja) 2014-07-02

Family

ID=44342619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010021468A Active JP5535672B2 (ja) 2010-02-02 2010-02-02 シリアル転送装置及び方法

Country Status (2)

Country Link
US (1) US9032123B2 (ja)
JP (1) JP5535672B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782694B (zh) * 2021-09-06 2022-11-01 智原科技股份有限公司 時序調整電路、時序不對稱消除方法及接收電路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093994A1 (en) * 2000-12-30 2002-07-18 Norm Hendrickson Reverse data de-skew method and system
US20020152340A1 (en) * 2001-03-29 2002-10-17 International Business Machines Corporation Pseudo-differential parallel source synchronous bus
US7466668B2 (en) * 2001-08-24 2008-12-16 Hewlett-Packard Development Company, L.P. Reduced pin-count system interface for gigabit ethernet physical layer devices
US20060195631A1 (en) * 2005-01-31 2006-08-31 Ramasubramanian Rajamani Memory buffers for merging local data from memory modules
US7512201B2 (en) * 2005-06-14 2009-03-31 International Business Machines Corporation Multi-channel synchronization architecture
US8081706B2 (en) * 2005-08-24 2011-12-20 Altera Corporation Lane-to-lane skew reduction in multi-channel, high-speed, transceiver circuitry
DE602006019776D1 (de) 2005-11-04 2011-03-03 Nxp Bv Ausrichtung und entzerrung für mehrfache spuren einer seriellen verbindung
JP4336860B2 (ja) * 2007-02-21 2009-09-30 日本電気株式会社 シリアルインタフェース回路、及びシリアル受信器
US7477169B2 (en) * 2007-02-26 2009-01-13 Ati Technologies Ulc Robust control/delineation in serial streams
JP5205819B2 (ja) * 2007-06-06 2013-06-05 日本電気株式会社 通信システムおよびそのパケットスケジューリング方法ならびに送信ノード
US7975082B2 (en) * 2007-07-12 2011-07-05 Oracle America, Inc. System and method to facilitate deterministic testing of data transfers between independent clock domains on a chip
US7894537B2 (en) * 2007-10-01 2011-02-22 Lsi Corporation Adaptive data alignment
US7978802B1 (en) * 2007-10-12 2011-07-12 Xilinx, Inc. Method and apparatus for a mesochronous transmission system
US8179208B2 (en) * 2007-10-23 2012-05-15 Oracle America, Inc. Interconnect for surfing circuits
US20090276559A1 (en) * 2008-05-02 2009-11-05 International Business Machines Corporation Arrangements for Operating In-Line Memory Module Configurations
US8161210B1 (en) * 2008-11-03 2012-04-17 Integrated Device Technology Inc. Multi-queue system and method for deskewing symbols in data streams

Also Published As

Publication number Publication date
US20110191511A1 (en) 2011-08-04
US9032123B2 (en) 2015-05-12
JP2011160287A (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
CN106502932B (zh) 基于分层结构的片间互联接口及其写操作和读操作的方法
JP5381305B2 (ja) 受信装置、送受信装置、及び伝送システム
US9047418B2 (en) Methods and devices for extending USB 3.0-compliant communication
CN103312636B (zh) 信息处理装置、串行通信系统和装置以及通信初始化方法
JP5203153B2 (ja) パラレル伝送方法及びパラレル伝送装置
JP6069897B2 (ja) データ伝送装置、およびデータ伝送方法
JP5535672B2 (ja) シリアル転送装置及び方法
JP2008011123A (ja) 冗長なデータ通信を行う通信装置
CN104572337A (zh) 一种芯片间的数据传输方法
WO2016000376A1 (zh) 一种基于pci-e接口的信号处理方法及信号处理装置
JP4723554B2 (ja) 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置
JP5772388B2 (ja) 伝送システム、ケーブル長算出方法、伝送装置、及びプログラム
CN105320625B (zh) 一种硬件封包的基于PCIe的DMA传输方法
CN103945573B (zh) 虚拟无线电中基带射频接口的实现方法及基带射频接口
JP5926583B2 (ja) 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置
JP6010908B2 (ja) 送受信システム及びプログラム
TW201823916A (zh) 伺服器系統
JP2017050734A (ja) シリアル通信装置、通信システム及び通信方法
JP2011071579A (ja) PCIExpress通信システム
JP2013141183A5 (ja)
JP5212196B2 (ja) データ送信装置、情報処理装置、及び動作周波数制御方法
JP2016096493A (ja) 通信システムおよび画像形成装置
US8744030B2 (en) Data transmission system, data transmission method, and transmission device
JP6299302B2 (ja) 通信装置および通信システム
US10997006B2 (en) Transfer apparatus and transfer method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5535672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350