JP4723554B2 - 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置 - Google Patents

多様なデータ量を有する高速データ間のインターフェース変換方法及び装置 Download PDF

Info

Publication number
JP4723554B2
JP4723554B2 JP2007311092A JP2007311092A JP4723554B2 JP 4723554 B2 JP4723554 B2 JP 4723554B2 JP 2007311092 A JP2007311092 A JP 2007311092A JP 2007311092 A JP2007311092 A JP 2007311092A JP 4723554 B2 JP4723554 B2 JP 4723554B2
Authority
JP
Japan
Prior art keywords
data
mode
skew
channel
skew channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007311092A
Other languages
English (en)
Other versions
JP2008148302A (ja
Inventor
ジョン ユン シン
ヒョン ジェ リ
ジェ ス コ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2008148302A publication Critical patent/JP2008148302A/ja
Application granted granted Critical
Publication of JP4723554B2 publication Critical patent/JP4723554B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1611Synchronous digital hierarchy [SDH] or SONET
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46Interconnection of networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00Network arrangements, protocols or services for supporting real-time applications in data packet communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Computer Security & Cryptography (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Optical Communication System (AREA)

Description

本発明は、インターフェース変換装置に関し、特にギガ(GIGA)バイト級以上の多様な高速データを全て収容して、選択的にインターフェーシングできるようにする、多様なデータ量を有する高速データ間のインターフェース変換方法及び装置に関するものである。
現在のネットワーク通信技術が次第に発達するにつれ低いデータ量を有するデータのみならず、より高いデータ量を有するデータもネットワーク網を通して送受信できるようになった。それ故にフレーマのような通信装置は低いデータ量のみならず高いデータ量を有する多様なデータも一緒に収容し、これを処理できなければならない。
図1は従来の技術による40G級データインターフェース機能を支援するデジタル通信装置の構成図を示す図であり、図1におけるデジタル通信装置はSTM−256/OTU3フレーマ10、1つの40G級光伝送器101、3つの10G級光伝送器102〜104、4つの2.5G級光伝送器105〜108とを備える。
STM−256/OTU3フレーマ10は、多様なデータ量を有する高速データ、即ち、STM−16/OTU1データ(以下、2.5G級データと称する)と、STM−64/OTU2データ(以下、10G級データと称する)、及びSTM−256/OTU3データ(以下、40G級データと称する)とを収容しSTM−256/OTU3フレーム(以下、40G級フレームと称する)に変換したり再生し、その逆過程を行う。
40G級光伝送器101は、STM−256/OTU3フレーマ10から伝送される40G級データを光信号に変換してネットワーク網に出力したり、ネットワーク網から伝送される光信号を40G級データに変換してSTM−256/OTU3フレーマ10に伝送する。
10G級光伝送器102〜104それぞれはSTM−256/OTU3フレーマ10から伝送される。10G級データを光信号に変換してネットワーク網に出力したり、ネットワーク網から伝送される光信号を10G級データに変換してSTM−256/OTU3フレーマ10に伝送する。
2.5G級光伝送器105〜108のそれぞれは、STM−256/OTU3フレーマ10から伝送される2.5G級データを光信号に変換してネットワーク網に出力したり、ネットワーク網から伝送される光信号を2.5G級データでSTM−256/OTU3フレーマ10に伝送する。
かかる従来のフレーマ10は40G級データ、10G級データ及び2.5G級データ全てを収容して40G級フレームに変換したり、40G級フレームを40G級データ、10G級データ及び2.5G級データのうち一つに逆変換した後該光伝送器に伝送する動作を行っていた。
しかし、従来のフレーマは上記のように40G級データ、10G級データ及び 2.5G級データ全てを収容するためには、40G級データ、10G級データ及び2.5G級データそれぞれに対するインターフェース手段及びチャンネルのみならず、これらの動作を支援するための回路も別途具備しなければならない。そのため従来のフレーマ10は、事実上収容しようとする高速データの種類を決めた後、それによる回路を別途設計せざるを得ない。
従って、従来のフレーマは40G級データを生成することは同じであっても、収容するデータの種類によってそれぞれに対する回路を選択しそれぞれのインターフェースモジュールを設計して使用しなければならない問題があった。
上記のような問題点を解決するための本発明の目的は、一つの回路を通して高いデータ量を有するデータを多様に収容し、選択的にインターフェーシングできるようにする多様なデータ量を有する高速データ間のインターフェース変換方法及び装置を提供することである。
上記のような本発明の目的を達成するために、本発明のインターフェース変換装置は、第1通信装置から伝送される複数個のデータそれぞれのタイミング情報を有するスキューチャンネルを生成した後、上記複数個のデータと一緒に第2通信装置に出力するデータ送信部と、上記第2通信装置から伝送される上記スキューチャンネルと上記複数個のデータとを比較して上記複数個のデータそれぞれのスキュー値を測定し、上記スキュー値を用いて上記複数個のデータそれぞれのビット及びバイトを整列した後、上記第1通信装置に伝送するデータ受信部とを備える。
上記のような本発明の目的を達成するために、本発明のデジタル通信装置は第1データ容量を有するデータが送受信される複数個のチャンネルを通して上記第1データ容量だけでなく第2及び第3データ容量を有するデータも収容する第1通信装置と、上記第1通信装置から複数個のデータが伝送されればスキューチャンネルを生成した後、上記複数個のデータと一緒に第2通信装置に出力し、上記第2通信装置からスキューチャンネルと複数個のデータとが伝送されれば、上記スキューチャンネルを利用して上記複数個のデータそれぞれのスキューを除去した後上記第1通信装置に伝送するインターフェース変換装置を備える。
上記のような本発明の目的を達成するために、本発明のインターフェース変換方法は第1通信装置から伝送される複数個のデータそれぞれのタイミング情報を有するスキューチャンネルを生成した後、上記複数個のデータと一緒に第2通信装置に出力するデータ送信段階と、上記第2通信装置から伝送される上記スキューチャンネルと上記複数個のデータを比較して上記複数個のデータそれぞれのスキュー値を測定し、上記スキュー値を用いて上記複数個のデータそれぞれのビット及びバイトを整列した後、上記第1通信装置に伝送するデータ受信段階とを備える。
このように本発明の多様なデータ量を有する高速データ間のインターフェース変換方法及び装置は、一つの回路を通して高いデータ量を有するデータを多様に収容し選択的にインターフェーシングする。従って、本発明のインターフェース変換装置を利用する通信装置は相対的に低容量を有するデータを収容するためのインターフェース及びチャンネル、そしてこれに対応される回路のみを備えながらも多様なデータ量を有するデータの全てに対する作業を安定的に行うことができるようにする。
以下、添付された図面を参照して、本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができる好ましい実施例を詳しく説明する。但し、本発明の好ましい実施例に対する動作原理を詳しく説明することにあたって、係る公知機能または構成に対する具体的な説明が本発明の要旨を不要に曇らせる恐れがあると判断される場合にはその詳細な説明を省略する。
また、図面全体に亘って類似する機能及び作用をする部分に対しては同図面符号を付す。
図2は本発明の一実施例による40G級データインターフェース機能を支援するデジタル通信装置の構成図である。
次いで、図2を参照すれば、本発明のデジタル通信装置はSTM−256/OTU3フレーマ100、インターフェース変換装置200、1つの40G級光伝送器301、4つの10G級光伝送器302〜305及び16の2.5G級光伝送器306〜322とで構成される。
このとき、図2では未図示されたが、図2のインターフェース変換装置200はスキューチャンネルを送受信すべきさらに他のインターフェース変換装置200をさらに備えなければならないが、本発明で提案するインターフェース変換動作を実際に行うことができる。従って、以下では容易な説明のために図2で示されたデジタル通信装置内に備えられ、インターフェース変換装置200と繋がったSTM−256/OTU3フレーマ100は第1通信装置と称し、図では図示しないが、図2のインターフェース変換装置200と同じ動作を行うインターフェース変換装置を含む40G級光伝送器301、10G級光伝送器302〜305または2.5G級光伝送器306〜322とを第2通信装置と称する。
STM−256/OTU3フレーマ100は、2.5G級データが送受信される16のチャンネルを通して16の2.5G級データと、4つの10G級データと、或は1つの40G級データを収容して40G級フレームに変換したり、再生し、その逆過程を行う。この時の2.5G級データは1つのチャンネルを通して独立的に送受信され、10G級データは4つのチャンネルを通して送受信され、40G級データは16のチャンネルを通して送受信される。
インターフェース変換装置200は、STM−256/OTU3フレーマ100、即ち、第1通信装置と第2通信装置301〜305の間に送受信されるデータの種類を感知してインターフェースモードを決定し、決定されたインターフェースモードにより1つのチャンネルを通して独立した2.5Gデータをインターフェーシングしたり、4つのチャンネルを通して1つの10G級データをインターフェーシングしたり、16のチャンネルを通して1つの40G級データをインターフェーシングする。このためにインターフェース変換装置200が第2通信装置からスキューチャンネルと複数個のデータの伝送を受ければ、スキューチャンネルを利用して現在のインターフェースモードを感知及び設定すると同時に複数個のデータそれぞれのスキューを除去した後、STM−256/OTU3フレーマ100に伝送し、STM−256/OTU3フレーマ100から複数個のデータが伝送されれば、現在のインターフェースモードに対応されるスキューチャンネルを生成し、複数個のデータと一緒に第2通信装置に伝送する。
ここで、インターフェースモードは2.5Gモードと、10Gモード及び40Gモードとを含み、2.5Gモードは1つのチャンネルを通して2.5G級データをインターフェーシングするモードであり、10Gモードは4つのチャンネルを通して10G級データをインターフェーシングするモードであり、40Gモードは16のチャンネルを通して40G級データをインターフェーシングするモードである。
これにより、本発明のSTM−256/OTU3フレーマ100は16の2.5G級データを送受信するためのインターフェース及びチャンネルと、これを処理するための回路のみを備えながらも従来と同様に2.5G級データのみならず10G級データ及び40G級データを同時に収容し、かつ処理できるようになることである。
40G級光伝送器301は、インターフェース変換装置200から伝送される16のチャンネルを通した40G級データをスキューチャンネルを利用してそれぞれのスキューを除去した40G級データを生成した後、光信号に変換してネットワーク網に出力したり、ネットワーク網から伝送される光信号を40G級データに光電変換して16のチャンネルのデータに分離した後、伝送する16のデータそれぞれのタイミング情報を有するスキューチャンネルを生成し上記16のデータと一緒にインターフェース変換装置200に伝送する。
10G級光伝送器302〜305それぞれはインターフェース変換装置200から伝送される4つのチャンネルを通した10G級データをスキューチャンネルを利用してそれぞれのスキューを除去した10G級データを生成した後、光信号に変換してネットワーク網に伝送したり、ネットワーク網から伝送される光信号を10G級データに光電変換して4つのチャンネルのデータに分離した後、伝送する4つのデータそれぞれのタイミング情報を有するスキューチャンネルを生成し上記4つのデータと一緒にインターフェース変換装置200に伝送する。
2.5G級光伝送器306〜322のそれぞれは、インターフェース変換装置200から伝送される2.5G級データを光信号に変換してネットワーク網に伝送したり、ネットワーク網から伝送される光信号を2.5G級データに変換してインターフェース変換装置200に伝送する。
図3は本発明の一実施例によるインターフェース変換装置200の詳細構成図である。
図3を参照すれば、インターフェース変換装置200は、データ送信部400とデータ受信部500とで構成され、データ送信部400は16の送信ERDES(serializer/deserializer)401〜416と、4つのスキューチャンネル生成SERDES417〜420及びスキューチャンネル生成制御部421とを備えており、データ受信部500は16の受信SERDES501〜516、16のビット及びバイト整列部517〜532、4つのスキューチャンネル獲得SERDES533〜536、4つのスキューチャンネルビット及びバイト整列部537〜540、及びスキュー補償制御部541とで構成される。
好ましく、図3における複数個の送信及び受信チャンネルは40G級光伝送器301、10G級光伝送器302〜305、及び2.5G級光伝送器306〜322とに共通して連結可能である。
16の送信SERDES401〜416それぞれは16の送信チャンネル(CH0〜CH15)それぞれに対応されSTM−256/OTU3フレーマ100から並列伝送されるデータを直列変換する直列器(Seriallzer)と直列変換されたデータを該送信チャンネルに出力するドライバー(Driver)とを備える。これによって、2.5Gモード時には1つの送信SERDES401を通して独立した2.5G級データを、10Gモード時には4つの送信SERDES401〜404を通して一つの10G級データを、40Gモード時には16の送信SERDES401〜416を通して一つの40G級データを直列データ形態にそれぞれ出力する。
4つのスキューチャンネル生成SERDES417〜420それぞれは、4つの送信SERDES401〜404,405〜408,409〜412,413〜416毎に一つずつ割り当てられたスキューチャンネル生成制御部421から提供されるヘッダーデータとタイミングデータを直列変換してスキューチャンネルを生成する直列器(Seriallzer)とスキューチャンネルを該送信チャンネルに出力するドライバー(Driver)とを備える。ここで10Gモード時に4つのスキューチャンネル生成SERDES417〜420それぞれを通してスキューチャンネル生成制御部421から提供されるヘッダーデータとタイミングデータを直列変換して10Gモード動作を支援するためのスキューチャンネルを生成し、40Gモード時には一つのスキューチャンネル生成SERDES(例えば、第3スキューチャンネル生成SERDES420を通して40Gモード動作を支援するためのスキューチャンネルを生成する。
スキューチャンネル生成制御部421はモード制御信号(mctrl)によりインターフェースモードを決定する。そして10G及び40Gモード時には4つまたは16の送信SERDES401〜404,401〜416で同時伝送される4つまたは16のデータを定められたタイミングによって順次に抽出した後ヘッダーデータと一緒に該スキューチャンネル生成SERDESに伝送する。この時ヘッダーデータはスキューチャンネルのフレームスタート情報を有するデータである。
一方、2.5Gモード時には複数個の送信SERDES401〜416のそれぞれが独立した2.5G級データを伝送してチャンネルそれぞれのスキューを補償する必要がないので、上記の抽出動作を中止し、スキューチャンネル生成SERDES417〜420がスキューチャンネルを生成しなかったり、フレーム形式のみを有するスキューチャンネルを生成するようにする。
16の受信SERDES501〜516のそれぞれは16の受信チャンネル(CH0〜CH15)それぞれに対応され、該受信チャンネルを通して伝送される直列データを受信してデータ及びクロックを復元するレシーバー(Receiver)と、復元した直列データを並列変換する並列器(Deseriallzer)を備える。従って、2.5Gモード時には1つのSERDES501を通して独立した2.5G級データを、10G モード時には4つの受信SERDES501〜504を通して一つの10G級データを、40Gモード時には16の受信SERDES501〜516を通して一つの40G級データを受信して並列変換する。
16のビット及びバイト整列部517〜532のそれぞれは、16の受信SERDES501〜516のそれぞれに対応され、整列信号を利用して対応される受信SERDESから伝送されるデータのビット及びバイトを整列する。従って、4つまたは16の受信SERDES501〜504,501〜516を通して一つの10G級データまたは40G級データを受信しても複数個のデータは同じタイミングを有して出力される。即ち、複数個チャンネルそれぞれのスキューを除去した複数個のデータを出力する。
4つのスキューチャンネル獲得SERDES533〜536のそれぞれは、4つの受信SERDES501〜504,505〜508,509〜512,513〜516毎に一つずつ割り当てられる。そして該受信チャンネルを通して伝送されるスキューチャンネルを受信しデータ及びクロックを復元するレシーバー(Receiver)と復元したスキューチャンネルのデータを並列変換する並列器(Deseriallzer)とを備え、スキューチャンネルを受信して並列変換する。
4つのスキューチャンネルビット及びバイト整列部537〜540のそれぞれは、4つのスキューチャンネル獲得SERDES533〜536のそれぞれに対応される。そして対応されるスキューチャンネル獲得SERDESからスキューチャンネルが伝送されれば、ヘッダーデータを利用してビット及びバイトを整列した後スキュー補償制御部541に提供する。
この際、4つのスキューチャンネルビット及びバイト整列部のうち一つ(例えば、第3スキューチャンネルビット及びバイト整列部540)は、現在のインターフェース変換装置200のインターフェースモードを設定し、これをスキューチャンネル生成制御部421及びスキュー補償制御部541に知らせる動作をさらに行うようにする。即ち、第3スキューチャンネルビット及びバイト整列部540は第3スキューチャンネル(DS CH[3])が未受信されたり、フレーム形式のみを有するスキューチャンネルが伝送される場合には2.5Gモードを、10Gモード時に生成されるスキューチャンネルと同じフレーム周期を有するスキューチャンネルが伝送される場合には10Gモードを、及び40Gモード時に生成されるスキューチャンネルと同じフレーム周期を有するスキューチャンネルが伝送される場合には40Gモードを現在のインターフェースモードにそれぞれ設定する。またフレーム周期が3回以上不一致されると現在の動作状態がOut Of Frame(OOF)状態と判断し、2.5Gモードを現在のインターフェースモードに設定する。
スキュー補償制御部541は、10Gモード及び40Gモード時には対応されるスキューチャンネルビット及びバイト整列部と、ビット及びバイト整列部間のデータを比較して複数個のデータそれぞれのスキュー値を測定する。そして測定結果を反映した4つまたは16の整列信号を生成し4つまたは16のビット及びバイト整列部にそれぞれ提供する。
上記の説明では、4つのスキューチャンネルビット及びバイト整列部のうち1つを利用してインターフェースモードの感知及び設定を行うようにしたが、必要に応じてはスキュー補償制御部541が上記の機能を行うようにすることができることはもちろん当然である。
図4aは本発明の一実施例による10Gモードのためのスキューチャンネルの生成方法を説明するためのタイミング図であり、図4bは40Gモードのためのスキューチャンネルの生成方法を説明するためのタイミング図である。
先ず、図4aを参照して10Gモードのための第0スキューチャンネル(DS CH[0])の生成部方法を説明すれば次の通りである。
10Gモード時には第0乃至第3送信SERDES401〜404を通して一つの10G級データのために第0乃至第3データ(DATA[0]〜DATA[3])が同時に第0乃至第3送信SERDES401〜404に入力される。
スキューチャンネル生成制御部421は、定められたタイミングによって第0乃至第3データ(DATA[0]〜DATA[3])の2バイトずつ順次に獲得した後、ヘッダーデータ(Header)と一緒に第0スキューチャンネル生成SERDES417に並列伝送する。
第0スキューチャンネル生成SERDES417はこれらを直列変換し、ヘッダーデータ(Header)と、“Byte15.2,15.3,14.4,14.5,...,12.8,12.9”のデータ順番を有するデータとで構成される第0スキューチャンネル(DS CH[0])を生成する。
上記のような動作は、他のチャンネル(CH[4]〜CH[15])に対しても同様に行われる。従って、残り第1乃至第3スキューチャンネル生成SERDES418〜420も自己が対応される4つの送信SERDES405〜408,409〜412,413〜416に伝送されたデータ(DATA[4]〜DATA[7],DATA[8]〜DATA[11],DATA[12]〜DATA[15])を利用して第1乃至第3スキューチャンネル(DS CH[1]〜DS CH[3])を生成する。
次いで、図4bを参照して40Gモードのための第3スキューチャンネル(DS CH[3])の生成方法を説明すれば次の通りである。
40Gモード時には16の送信SERDES401〜416を通して一つの 40G級データを伝送するため16の並列データ(DATA[0]〜DATA[15])が同時に16の送信SERDES401〜416に入力される。
スキューチャンネル生成制御部421は、図4aと同じ方法で定められたタイミングによって第0乃至第15データ(DATA[0]〜DATA[15])の2バイトずつ順次に獲得した後、ヘッダーデータ(Header)と一緒に第3スキューチャンネル生成SERDES417に並列伝送する。
第3スキューチャンネル生成SERDES420はこれらを直列変換し、ヘッダーデータ(Header)と、“Byte15.2,15.3,14.4,14.5,... ,1.31,0.32,0.33”のデータ順番を有するデータで構成される第3スキューチャンネル(DS CH[3])を生成する。
図5aは本発明の一実施例による10Gモードのための整列信号の生成方法を説明するためのタイミング図であり、図5bは40Gモードのための整列信号の生成方法を説明するためのタイミング図である。
先ず、図5aを参照して、10Gモードのための第0乃至第3整列信号(Alignment timing of Data[0]〜Data[3])の生成方法を説明すれば次の通りである。
10Gモード時には第0スキューチャンネル獲得SERDES533を通して第0スキューチャンネル(DS CH[0])が入力され、第0乃至第3受信SERDES501〜504を通して第0乃至第3直列データが伝送される。
第0スキューチャンネル獲得SERDES533及び第0スキューチャンネルビット及びバイト整列部537は、ヘッダーデータ(Header)と、“Byte15.2,15.3,14.4,14.5,...,12.8,12.9”のデータ順番を有するデータを並列に出力し、第0乃至第3受信SERDES501〜504のそれぞれは、上記の図4aの第0乃至第3データ(DATA[0]〜DATA[3])と同じデータ順番を有するデータを並列に出力する。
スキュー補償制御部541は、定められたタイミングによって第0スキューチャンネル(DS CH[0])のデータと第0乃至第3データ(DATA[0]〜DATA[3])の2バイトずつ順次に比較してスキュー発生可否を確認する。そして比較結果を反映する第0乃至第3の整列信号(Alignment Timing of Data[0]〜 Data[3])を生成する。
この時の整列信号(Alignment Timing)は、対応されるスキューチャンネルのデータと受信チャンネルのデータが一致すれば低レベルを有し、不一致すれば高レベルを有するようにする。従って、第0乃至第3ビット及びバイト整列部517〜520は第0乃至第3整列信号の下降エッジに入力されたデータを同期化させることによって、第0乃至第3データのビット及びバイトを整列させることができる。
残り第4乃至第15整列信号(Alignment timing of Data[4]〜Data[15])も上記と同じ過程を通して生成されるようにし、これに対する詳細な説明は省略する。
次いで、図5bを参照して40Gモードのための第3スキューチャンネル(DS CH[3])の生成方法を説明すれば次の通りである。
40Gモード時には第3スキューチャンネル獲得SERDES536(図示せず)を通して第0スキューチャンネル(DS CH[3])が入力され、第0乃至第15受信SERDES501〜516を通して第0乃至第15直列データが伝送される。
第3スキューチャンネル獲得SERDES536及び第3スキューチャンネルビット及びバイト整列部540は、ヘッダーデータ(Header)と“Byte15.2,15.3,14.4,14.5,... ,1.31,0.32,0.33”のデータ順番を有するデータを並列に出力し、第0乃至第15受信SERDES501〜504のそれぞれは上記の図4bの第0乃至第15データ(DATA[0]〜DATA[15])と同じデータ順番を有するデータを並列に出力する。
スキュー補償制御部541は、図5aと同じく定められたタイミングによって第3スキューチャンネル(DS CH[3])のデータと第0乃至第15データ(DATA[0]〜DATA[15])の2バイトずつ順次に比較して、スキュー発生可否を確認する。そして比較結果を反映する第0乃至第15の整列信号(Alignment Timing of Data[0]〜 Data[15])を生成する。
従って、第0乃至第15ビット及びバイト整列部517〜532は、第0乃至第15整列信号の下降エッジに入力されたデータを同期化させることによって、第0乃至第15データのビット及びバイトを整列させることができる。
図6は本発明の一実施例によるインターフェース変換動作を説明するためのフローチャット図である。
外部から所定個のチャンネルを通して所定個の信号と一緒にスキューチャンネルが入力されれば、インターフェース変換装置はスキューチャンネルのヘッダーデータを検出してスキューチャンネルのフレーム周期を獲得する(S1)。
段階S1でスキューチャンネルのフレーム周期が獲得されなければ、スキューチャンネルを生成しなかったりフレーム形式のみを有するスキューチャンネルが生成される2.5Gモードであることを確認し、2.5Gモードをインターフェースモードに設定する(S2)。2.5Gモード時には上記に説明されたように別途のスキュー補償動作が不要なために入力された信号に対するスキュー補償動作を行わない。
段階S1を通して獲得されたフレーム周期が10Gモード時に生成されるスキューチャンネルのフレーム周期と同じであれば(S3)、外部から10G級データが伝送されていると判断し、10Gモードをインターフェースモードに設定する(S4)。
これにより、インターフェース変換装置はスキュー補償動作を行って所定個、即ち、4つのチャンネルを通して入力された信号のビット及びバイトを整列し4つの信号を同期化させた後、1つの10G級データとして出力する。
従って、インターフェース変換装置は、スキューチャンネルを利用して4つの整列信号を生成し、これらを利用して入力された所定個、即ち、4つのチャンネルを通して入力されたデータのビット及びバイトを整列し4つのデータを同期化させた後、1つの10G級データとしてSTM−256/OTU3フレーマ100に提供する(S5)。
そして段階S1を通して獲得されたフレーム周期が40Gモード時に生成されるスキューチャンネルのフレーム周期と同じであれば(S6)、外部から40G級データが伝送されていると判断し、40Gモードをインターフェースモードに設定する(S7)。
インターフェース変換装置は、再び段階S5に進入してスキュー補償動作を行って所定個、即ち、16のチャンネルを通して入力されたデータのビット及びバイトを整列し16のデータを同期化させた後、1つの40G級データとして出力する(S5)。
一方、段階S1を通して獲得されたフレーム周期が現在に設定されたインターフェースモードと3回以上不一致されればOOF状態であることを確認し、2.5Gモードをインターフェースモードに設定する(S8)。
上記の説明ではインターフェース変換装置が2.5G級データ、10G級データ及び40G級データのみを選択的にインターフェースするようにしたが、必要に応じてはSERDESのデータ容量を可変することで、相違するデータ量を有する多様なデータ間のインターフェース動作も支援することができることはもちろん当然である。
例えば、2.5級SERDESを10級SERDESに入れ替えて10G級データ、40G級データ及び160G級データを選択的にインターフェースすることができる。
また上記の説明では容易な説明のためにインターフェース変換装置を利用する通信装置にSTM−256/OTU3フレーマを採択したが、実際の作業環境下では相違するデータ量を有する多様なデータを多様に収容し、これを利用した作業を行う全ての種類の通信装置を適用することがきる。
以上で説明した本発明は、上述した実施例及び添付された図面によって限定されることではなく、本発明の技術的思想を外れない範囲内で多様に置換、変形及び変更できることは、本発明が属する技術分野において通常の知識を有する当業者にとって明白である。
従来の技術による40G級データインターフェース機能を支援するデジタル通信装置の構成図である。 本発明の一実施例による40G級データインターフェース機能を支援するデジタル通信装置の構成図である。 本発明の一実施例によるインターフェース変換装置の詳細構成図である。 本発明の一実施例による10Gモードのためのスキューチャンネルの生成方法を説明するためのタイミング図である。 本発明の一実施例による40Gモードのためのスキューチャンネルの生成方法を説明するためのタイミング図である。 本発明の一実施例による10Gモードのための整列信号の生成方法を説明するためのタイミング図である。 本発明の一実施例による40Gモードのための整列信号の生成方法を説明するためのタイミング図である。 本発明の一実施例によるインターフェース変換動作を説明するためのフローチャット図である。

Claims (24)

  1. 第1通信装置から伝送される複数個のデータそれぞれのタイミング情報を有するスキューチャンネルを生成した後、前記複数個のデータと一緒に第2通信装置に出力するデータ送信部と、
    前記第2通信装置から伝送される複数個のデータそれぞれのタイミング情報を有するスキューチャンネルから前記複数個のデータのデータ容量を判定し、前記第2通信装置から伝送される前記スキューチャンネルと前記複数個のデータを比較して、前記複数個のデータそれぞれのスキュー値を測定し、前記スキュー値を用いて前記複数個のデータそれぞれのビット及びバイトを整列した後、前記第1通信装置に伝送するデータ受信部と
    を備えるインターフェース変換装置。
  2. 前記データ送信部は、前記第1通信装置から並列伝送される前記複数個のデータを直列変換した後、前記第2通信装置に出力する複数個の送信部と、
    上位モード時には前記複数個のデータそれぞれのタイミングデータを順次に抽出してヘッダーデータと一緒に並列伝送し、下位モード時には待機状態で動作するスキューチャンネル生成制御部と、
    前記上位モード時には前記スキューチャンネル生成部から並列伝送される前記ヘッダーデータと前記タイミングデータとを直列変換して前記スキューチャンネルを生成した後、前記第2通信装置に伝送するスキューチャンネル生成部と
    を備えることを特徴とする請求項1記載のインターフェース変換装置。
  3. 前記スキューチャンネル生成部は、前記下位モード時には前記スキューチャンネルを生成しなかったりフレーム形式のみを有する前記スキューチャンネルを生成する機能をさらに備えることを特徴とする請求項2記載のインターフェース変換装置。
  4. 前記下位モードは、1つの送信部を通して独立した第1データ容量を有するデータをインターフェーシングするモードであり、
    前記上位モードは第1上位モード及び第2上位モードを有し、前記第1上位モードは4つの送信部を通して第2データ容量を有するデータをインターフェーシングするモードであり、
    前記第2上位モードは16の送信部を通して第3データ容量を有するデータをインターフェーシングするモードであり、
    前記第1データ容量、前記第2データ容量及び前記第3データ容量の順にデータ容量が増加すること
    を特徴とする請求項2または3記載のインターフェース変換装置。
  5. 前記スキューチャンネル生成制御部は、前記第1上位モード時には前記4つの送信部に並列伝送される4つのデータそれぞれのタイミングデータを順次に抽出した後、前記ヘッダーデータと一緒に並列伝送し、
    前記第2上位モード時には前記16の送信部に伝送される16のデータそれぞれの前記タイミングデータを順次に抽出した後、前記ヘッダーデータと一緒に並列伝送すること
    を特徴とする請求項4記載のインターフェース変換装置。
  6. 前記スキューチャンネル生成部は、前記第1上位モード時には前記ヘッダーデータと前記4つのタイミングデータを直列変換して前記スキューチャンネルを生成し、
    前記第2上位モード時には前記ヘッダーデータと前記16のタイミングデータを直列変換して前記スキューチャンネルを生成すること
    を特徴とする請求項4記載のインターフェース変換装置。
  7. 前記データ受信部は、前記第2通信装置から直列伝送される前記複数個のデータを並列変換し、複数個の整列信号に応答して前記並列変換されたデータそれぞれのビット及びバイトを整列する複数個の整列部と、
    前記第2通信装置から直列伝送される前記スキューチャンネルを並列変換し、前記スキューチャンネルのヘッダーデータの伝送周期を分析して前記上位モードまたは前記下位モードを設定するスキューチャンネル整列部と、
    前記上位モード時には前記並列変換されたスキューチャンネルと前記並列変換されたデータとを順次に比較してスキュー補償情報を有する前記複数個の整列信号を生成するスキュー補償制御部と
    を備えることを特徴とする請求項4記載のインターフェース変換装置。
  8. 前記複数個の受信及び整列部それぞれは、前記第2通信装置から直列伝送される前記複数個のデータそれぞれを並列変換する複数個の受信部と、
    前記複数個の整列信号によって前記並列変換されたデータそれぞれのビット及びバイトを整列して前記並列変換されたデータそれぞれのスキューを除去した後、前記第1通信装置に出力する複数個のビット及びバイト整列部と
    を備えることを特徴とする請求項7記載のインターフェース変換装置。
  9. 前記スキューチャンネル整列部は、前記スキューチャンネルを受信して並列変換するスキューチャンネル受信部と、
    前記並列変換されたスキューチャンネルのヘッダーデータを用いて前記並列変換されたスキューチャンネルのビット及びバイトを整列すると同時にインターフェースモードを設定するスキューチャンネルビット及びバイト整列部と
    を備えることを特徴とする請求項7記載のインターフェース変換装置。
  10. 前記スキュー補償制御部は、前記第1上位モード時には前記スキューチャンネルと前記4つのデータとを順次に比較して前記4つの整列信号を生成し、
    前記第2上位モード時には前記スキューチャンネルと前記16のデータとを順次に比較して前記16の整列信号を生成すること
    を特徴とする請求項7記載のインターフェース変換装置。
  11. 前記下位モードは2.5G級データをインターフェーシングするモードであり、
    前記第1上位モードは10G級データをインターフェーシングするモードであり、
    前記第2上位モードは40G級データをインターフェーシングするモードであること
    を特徴とする請求項4記載のインターフェース変換装置。
  12. 前記下位モードは10G級データをインターフェーシングするモードであり、
    前記第1上位モードは40G級データをインターフェーシングするモードであり、
    前記第2上位モードは160G級データをインターフェーシングするモードであること
    を特徴とする請求項4記載のインターフェース変換装置。
  13. 第1データ容量を有するデータが送受信される複数個のチャンネルを通して前記第1データ容量だけでなく第2及び第3データ容量を有するデータも収容する第1通信装置と、
    前記第1通信装置から複数個のデータが伝送されれば、前記複数個のデータそれぞれのタイミング情報を有するスキューチャンネルを生成した後前記複数個のデータと一緒に第2通信装置に出力し、前記第2通信装置から伝送される複数個のデータそれぞれのタイミング情報を有するスキューチャンネルと複数個のデータが伝送されれば、前記スキューチャネルから前記複数個のデータのデータ容量を判定し、前記スキューチャンネルを利用して前記複数個のデータそれぞれのスキューを除去した後、前記第1通信装置に伝送するインターフェース変換装置と
    を備えるデジタル通信装置。
  14. 第1通信装置から伝送される複数個のデータそれぞれのタイミング情報を有するスキューチャンネルを生成した後、前記複数個のデータと一緒に第2通信装置に出力するデータ送信段階と、
    前記第2通信装置から伝送される複数個のデータそれぞれのタイミング情報を有するスキューチャンネルから前記複数個のデータのデータ容量を判定し、前記第2通信装置から伝送される前記スキューチャンネルと前記複数個のデータを比較して、前記複数個のデータそれぞれのスキュー値を測定し、前記スキュー値を用いて前記複数個のデータそれぞれのビット及びバイトを整列した後、前記第1通信装置に伝送するデータ受信段階と
    を備えるインターフェース変換方法。
  15. 前記データ送信段階は、上位モード時には前記複数個のデータそれぞれのタイミングデータを順次に抽出し、下位モード時には前記抽出動作を中止する抽出段階と、
    前記上位モード時にはヘッダーデータと前記複数個のデータとを含む前記スキューチャンネルを生成するスキューチャンネル生成した後、前記複数個のデータと一緒に前記第2通信装置に出力する第1出力段階と
    を備えることを特徴とする請求項14記載のインターフェース変換方法。
  16. 前記データ送信段階は、前記下位モード時には前記複数個のデータのみを前記第2通信装置に出力する第2出力段階をさらに備えることを特徴とする請求項15記載のインターフェース変換方法。
  17. 前記データ送信段階は、フレーム形式のみを有する前記スキューチャンネルと前記複数個のデータを前記第2通信装置に出力する第3出力段階をさらに備えることを特徴とする請求項15記載のインターフェース変換方法。
  18. 前記下位モードは、1つのチャンネルを通して独立した第1データ容量を有するデータをインターフェーシングするモードであり、
    前記上位モードは第1上位モード及び第2上位モードとを有し、前記第1上位モードは4つのチャンネルを通して第2データ容量を有するデータをインターフェーシングするモードであり、
    前記第2上位モードは16のチャンネルを通して第3データ容量を有するデータをインターフェーシングするモードであり、
    前記第1データ容量、前記第2データ容量及び前記第3データ容量の順にデータ容量が増加すること
    を特徴とする請求項15記載のインターフェース変換方法。
  19. 前記抽出段階は、前記第1上位モード時には前記4つのデータから前記タイミングデータを抽出し、前記第2上位モード時には前記16のデータから前記タイミングデータを抽出することを特徴とする請求項18記載のインターフェース変換方法。
  20. 前記スキューチャンネル生成段階は、前記第1上位モード時には前記ヘッダーデータと前記4つのタイミングデータとを直列変換して前記スキューチャンネルを生成し、前記第2上位モード時には前記ヘッダーデータと前記16のタイミングデータとを直列変換して前記スキューチャンネルを生成することを特徴とする請求項18記載のインターフェース変換方法。
  21. 前記データ受信段階は、前記第2通信装置から伝送される前記複数個のデータ及び前記スキューチャンネルを受信し、前記スキューチャンネルのヘッダーデータの伝送周期を分析してインターフェースモードを設定するモード設定段階と、
    前記上位モード時には前記スキューチャンネルと前記受信されたデータとを順次に比較してスキュー補償情報を有する前記複数個の整列信号を生成する整列信号生成段階と、
    前記複数個の整列信号それぞれに応答して前記受信されたデータそれぞれのビット及びバイトを整列する整列段階と
    を備えることを特徴とする請求項18記載のインターフェース変換方法。
  22. 前記整列信号生成段階は、前記第1上位モード時には前記スキューチャンネルと前記4つのデータを順次に比較してスキュー補償情報を有する前記4つの整列信号を生成し、前記第2上位モード時には前記スキューチャンネルと前記16のデータとを順次に比較してスキュー補償情報を有する前記16の整列信号を生成することを特徴とする請求項21記載のインターフェース変換方法。
  23. 前記下位モードは2.5G級データをインターフェーシングするモードであり、
    前記第1上位モードは10G級データをインターフェーシングするモードであり、
    前記第2上位モードは40G級データをインターフェーシングするモードであること
    を特徴とする請求項18記載のインターフェース変換方法。
  24. 前記下位モードは10G級データをインターフェーシングするモードであり、
    前記第1上位モードは40G級データをインターフェーシングするモードであり、
    前記第2上位モードは160G級データをインターフェーシングするモードであること
    を特徴とする請求項18記載のインターフェース変換方法。
JP2007311092A 2006-12-05 2007-11-30 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置 Expired - Fee Related JP4723554B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060122662A KR100885294B1 (ko) 2006-12-05 2006-12-05 다양한 데이터양을 가지는 고속데이터들간의 인터페이스변환 방법 및 장치
KR10-2006-0122662 2006-12-05

Publications (2)

Publication Number Publication Date
JP2008148302A JP2008148302A (ja) 2008-06-26
JP4723554B2 true JP4723554B2 (ja) 2011-07-13

Family

ID=39475905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007311092A Expired - Fee Related JP4723554B2 (ja) 2006-12-05 2007-11-30 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置

Country Status (3)

Country Link
US (1) US7624311B2 (ja)
JP (1) JP4723554B2 (ja)
KR (1) KR100885294B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046730B1 (ko) * 2008-12-30 2011-07-05 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
JP5429535B2 (ja) * 2009-06-30 2014-02-26 日本電気株式会社 インターフェース回路
CN102970109B (zh) * 2012-11-16 2016-06-22 中兴通讯股份有限公司 一种高速多通道的数据传输方法、相关装置和系统
CA3067011A1 (en) * 2016-06-17 2017-12-21 Axon Enterprise, Inc. Systems and methods for aligning event data

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419924B (en) * 1998-02-16 2001-01-21 Nippon Telegraph & Telephone Channel-to-channel skew compensation
US7106968B2 (en) 2001-07-06 2006-09-12 Optix Networks Inc. Combined SONET/SDH and OTN architecture
US6874107B2 (en) 2001-07-24 2005-03-29 Xilinx, Inc. Integrated testing of serializer/deserializer in FPGA
EP1289212A1 (en) * 2001-08-28 2003-03-05 Lucent Technologies Inc. Electro-optic interface for parallel data transmission
US6798946B2 (en) * 2001-12-14 2004-09-28 Molex Incorporated Method to deskew parallel optical links
US7245686B2 (en) * 2001-12-17 2007-07-17 Mysticom Ltd. Fast skew detector
KR100475851B1 (ko) * 2002-10-29 2005-03-10 한국전자통신연구원 2.5 Gbps,10 Gbps, 및 40 Gbps의 종속신호를 갖는 43 Gbps광 트랜스폰더
US7467335B2 (en) * 2005-07-01 2008-12-16 Alcatel-Lucent Usa Inc. Method and apparatus for synchronizing data channels using an alternating parity deskew channel
JP4718933B2 (ja) * 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法
US7500156B2 (en) * 2005-09-28 2009-03-03 Electronics And Telecommunications Research Institute Method and apparatus for verifying multi-channel data
US7760836B2 (en) * 2006-08-03 2010-07-20 Avalon Microelectronics, Inc. Skew-correcting apparatus using external communications element
US7546494B2 (en) * 2006-08-03 2009-06-09 Avalon Microelectronics Inc. Skew-correcting apparatus using dual loopback
US7656983B2 (en) * 2006-09-29 2010-02-02 Intel Corporation Dual clock domain deskew circuit

Also Published As

Publication number Publication date
KR100885294B1 (ko) 2009-02-23
KR20080051477A (ko) 2008-06-11
US20080131136A1 (en) 2008-06-05
JP2008148302A (ja) 2008-06-26
US7624311B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
KR100697571B1 (ko) 동기 장치 및 반도체 장치
KR101514413B1 (ko) 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법
CN107087132B (zh) 接收器及信号传输方法
TW201707427A (zh) 用於光學媒體之低功率模式信號橋
WO2013042264A1 (ja) 映像処理装置および映像処理方法
JP4723554B2 (ja) 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置
JP5365132B2 (ja) 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
CN111193891A (zh) 一种基于FPGA的Camera Link数据接收系统及传输方法
CN112601090B (zh) 图像传输系统以及图像信号发生器
JP2001352318A (ja) 送信回路とその方法、受信回路とその方法およびデータ通信装置
KR100918397B1 (ko) 송신 데이터 스큐 자동 제어 장치 및 방법
TWI352523B (en) Multi-mode integrated circuit for use in optoelect
JP2012109707A (ja) データ位相同期装置およびデータ位相同期方法
CN107396214B (zh) 128×128路宽带数据信号实时交换系统及交换方法
JP2001298441A (ja) 光伝送システム及び光信号伝送方法
JP2009159062A (ja) データ伝送装置、方法、およびプログラム
CN113179310B (zh) 一种通用便携的卫星遥控遥测设备及方法
JP5523201B2 (ja) デスキュー装置およびデスキュー処理方法
JP2004180113A5 (ja)
CN104410638B (zh) 一种基于sonet的多业务传输协议解读装置及方法
JP2009089284A (ja) パケット伝送システム、パケット伝送装置及びそれらに用いるタイミング同期経路冗長方法
JP6607591B2 (ja) 位相情報転送システム、位相情報送信装置、位相情報受信装置、および位相情報転送方法、ならびにプログラム
JPS596647A (ja) シリアルデ−タ伝送同期方式
KR100293941B1 (ko) 데이타전송장치에서의프레임정렬데이타출력회로
JP2004247856A (ja) データ受信装置及びデータ送受信方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees