CN103945573B - 虚拟无线电中基带射频接口的实现方法及基带射频接口 - Google Patents

Abstract

本发明提供一种虚拟无线电中基带射频接口的实现方法及基带射频接口，所述基带射频接口包括：用于产生用于所述基带射频接口工作的时钟信号的计时器；用于产生时间数据的时间数据产生器；用于将所述时间数据进行打包发送至基带处理器的接收数据打包模块；用于从所述基带处理器读取包含有定时指令和调整指令的数据包的发送数据解包模块，发送数据解包模块同时对所述数据包进行解析，并将解析后得到的调整指令和定时指令分别进行存储；用于根据所述定时指令设定触发调整指令运行的定时触发指令的定时器；用于执行所述调整指令的射频调整指令控制器。本发明有效解决了现有技术中基带射频通信带宽不足、传输时延大以及同步精度低的问题。

Description

虚拟无线电中基带射频接口的实现方法及基带射频接口

技术领域

本发明涉及软件无线电技术领域，特别是涉及基于通用计算机进行基带信号处理的虚拟无线电通信系统的基带与射频收发器的接口及其应用方法技术领域，具体为一种虚拟无线电中基带射频接口的实现方法及基带射频接口。

背景技术

随着人们需求的变化和通信技术的发展，出现了各种各样的无线通信制式与相应的通信设备，为了满足设备的互通问题，缩短开发周期，降低开发成本，人们提出了软件无线电的概念。软件无线电的核心思想是构造一个具有开放性的、标准化的、模块化的通用硬件平台，将各种通信功能通过软件在此硬件平台上实现。由于硬件平台可以随着器件的发展不断升级，同时可以通过增改软件的方式来实现新的通信功能，软件无线电的概念受到广泛关注。

虚拟无线电的概念是1999年V.Bose等人提出的，它的目标是以通用计算机的计算能力代替专用器件来完成无线通信中的数字信号处理过程。与基于专用可编程器件架构的软件无线电相比，虚拟无线电系统具有开发成本低、周期短、升级快捷、配置灵活的特点，可支持现有的多种模式的无线网络，还可以通过扩展设计支持未来的网络模式。是更加“软件化”的软件无线电。

目前，虚拟无线电的基带与射频的接口通过以下方式实现：1、高速网口，例如GNU-Radio采用千兆以太网口实现基带与射频的连接，可以满足双向1Gbps的通信速率，通信的时延通常在1毫秒左右；2、高速USB接口等高速外部总线接口，如高速USB2.0接口可以满足480Mbps的单工通信速率，USB3.0接口可以满足5Gbps的全双工速率，通信的时延通常在100微秒左右。

现有技术中，也有公开的涉及软件无线电的基带射频接口的相关专利，如发明名称为《一种基于软件无线电的基带射频接口及其应用方法》、专利公布号为N102740511A的专利，公开了基于软件无线电的基带射频接口，但该专利主要用于专门的矢量处理器或DSP，无法经简易改造并实施在虚拟无线电系统上；发明名称为《一种采用软件无线电技术的移动通信基站收发信机及信号处理方法》、专利公布号为CN102170715A的专利，公开了一种软件无线但系统的收发信机框架，但其并没有详细描述其基带射频接口的设计；发明名称为《软件无线电系统中基于PCI总线的数据同步方法及系统》、专利公布号为CN102571317A的专利，公开了一种基于PCI总线的接口，但需要中断进行配合，如果需要达到几十微秒的数据同步时延，系统中断造成的开销非常大，同样不适用于宽带高速无线通信系统的实现。

除了上述缺点外，采用上述方式还都存在以下缺点：1、通信带宽不足，无法满足下一代宽带无线通信系统，例如LTE双天线系统，20MHz射频带宽采用30.72MHz基带采样速率，16位采样位宽，所需的基带与射频的双向通信带宽为1966.08Mbps，仅有USB3.0接口可以满足；2、时延过大，现在的无线宽带通信系统在设计时都要求尽可能的缩短系统造成的时延，因此，留给基带与射频接口的传输时延很小，一般为几十个微秒，上述方式无法满足如此小的传输时延；3、射频发射接收的准确定时较难完成，多个射频模块间的同步在现有的接口下无法完成。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种虚拟无线电中基带射频接口的实现方法及基带射频接口，用于解决现有技术中基带射频通信带宽不足、传输时延大以及同步精度低的问题。

为实现上述目的及其他相关目的，本发明在一方面提供一种虚拟无线电中基带射频接口的实现方法，应用于虚拟无线电中连接基带处理器和射频模块的基带射频接口，所述方法包括：根据所述射频模块中的时钟信号产生用于所述基带射频接口工作的时钟信号；根据所述时钟信号产生时间数据；将所述时间数据进行打包，并将打包之后的打包数据发送至基带处理器；所述基带处理器根据打包数据中包含的时间数据校准内部时钟，并生成包含用于定时调整所述基带射频接口和所述射频模块调整中参数的定时指令和调整指令的数据包，同时将所述数据包发送至所述基带射频接口；对所述数据包进行解析，并将解析后得到的调整指令和定时指令分别进行存储；根据所述定时指令触发所述调整指令运行，根据所述调整指令调整所述基带射频接口和所述射频模块调整中参数。

可选地，所述基带射频接口与所述基带处理器通过高速总线相连，所述基带射频接口与所述射频模块通过高速电子线路相连。

可选地，所述打包数据中还包括所述射频模块中接收到的基带数据。

本发明在另外一方面提供一种基带射频接口，用于虚拟无线电中连接基带处理器和射频模块，所述基带射频接口包括：计时器，与所述射频模块相连，用于根据所述射频模块中的时钟信号产生用于所述基带射频接口工作的时钟信号；时间数据产生器，与所述计时器相连，用于根据所述时钟信号产生时间数据；接收数据打包模块，与所述时间数据产生器相连，用于将所述时间数据进行打包，并将打包之后的打包数据发送至基带处理器；发送数据解包模块，与所述基带处理器相连，用于从所述基带处理器读取所述基带处理器生成的包含有用于定时调整所述基带射频接口和所述射频模块调整中参数的定时指令和调整指令的数据包，同时对所述数据包进行解析，并将解析后得到的调整指令和定时指令分别进行存储；定时器，与所述发送数据解包模块相连，用于存储所述定时指令并根据所述定时指令设定触发调整指令运行的定时触发指令；射频调整指令控制器，分别与所述发送数据解包模块和所述定时器相连，用于存储所述调整指令，并在所述定时器中的定时触发指令触发时，执行所述调整指令以配置所述基带射频接口和所述射频模块中的参数；高速总线接口，用于所述接收数据打包模块和发送数据解包模块与所述基带处理器进行通信。

可选地，所述射频调整指令控制器通过控制寄存器IO接口对所述基带射频接口和所述射频模块中的参数进行配置。

可选地，所述接收数据打包模块采用DMA方式将打包数据发送至基带处理器；所述发送数据解包模块采用DMA方式从所述基带处理器的DMA缓冲区内读取数据包。

可选地，所述基带射频接口与所述基带处理器通过高速总线相连，所述基带射频接口与所述射频模块通过高速电子线路相连。

可选地，所述高速总线为PCIE总线、Hyper Transport总线、USB总线、或IntelQuickPath Interconnect总线。

可选地，所述基带处理器根据打包数据中包含的时间数据校准内部时钟。

可选地，所述接收数据打包模块发送的打包数据和所述基带处理器发送的数据包分别包含若干路天线数据。

如上所述，本发明的一种虚拟无线电中基带射频接口的实现方法及基带射频接口，具有以下有益效果：

1、在本发明中的基带处理器与基带射频接口之间通过高速总线相连，基带射频接口与射频模块通过高速并行电子线路相连，可以适用于新型的高速总线协议，解决了现有技术中基带射频通信带宽不足的问题。

2、本发明可以根据同步精度需求和基带处理器负载调节监视接收数据包DMA信息的频率参数和监视发送数据包DMA信息的频率参数的大小，解决了同步精度低的问题。

3、本发明适用于基于通用计算机进行基带信号处理的虚拟无线电通信系统的基带与射频收发器的接口，具有较强的通用性。

附图说明

图1显示为本发明的一种虚拟无线电中基带射频接口的实现方法的流程示意图。

图2显示为发明的一种基带射频接口的结构及与基带处理器和射频模块的连接示意图。

元件标号说明

1 基带射频接口

11 计时器

12 时间数据产生器

13 接收数据打包模块

14 发送数据解包模块

15 定时器

16 射频调整指令控制器

17 控制寄存器IO接口

18 高速总线接口

2 基带处理器

3 射频模块

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

须知，本发明的一种净水器的说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

目前，虚拟无线电的基带与射频的接口都存在以下缺点：1、通信带宽不足，无法满足下一代宽带无线通信系统，例如LTE双天线系统，20MHz射频带宽采用30.72MHz基带采样速率，16位采样位宽，所需的基带与射频的双向通信带宽为1966.08Mbps，仅有USB3.0接口可以满足；2、时延过大，现在的无线宽带通信系统在设计时都要求尽可能的缩短系统造成的时延，因此，留给基带与射频接口的传输时延很小，一般为几十个微秒，上述方式无法满足如此小的传输时延；3、射频发射接收的准确定时较难完成，多个射频模块间的同步在现有的接口下无法完成。

有鉴于此，本发明提供了一种虚拟无线电中基带射频接口的实现方法及基带射频接口，可以适用于新型的高速总线协议，用于解决现有技术中基带射频通信带宽不足、传输时延大以及同步精度低的问题。以下将详细阐述本发明的一种虚拟无线电中基带射频接口的实现方法及基带射频接口的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的一种虚拟无线电中基带射频接口的实现方法及基带射频接口。

请参阅图1，显示为本发明的一种虚拟无线电中基带射频接口的实现方法的流程示意图。如图1所示，本发明提供一种虚拟无线电中基带射频接口的实现方法，应用于虚拟无线电中连接基带处理器和射频模块的基带射频接口，所述基带射频接口与所述基带处理器通过高速总线相连，所述基带射频接口与所述射频模块通过高速电子线路相连。所述方法具体包括如下步骤：

S1，根据所述射频模块中的时钟信号产生用于所述基带射频接口工作的时钟信号。所述射频模块中的频率与所述基带射频接口工作的频率不同。可以从所述射频模块中采样时钟信号，根据该时钟信号生成所述基带射频接口工作的时钟信号。

S2，根据所述时钟信号产生时间数据。所述时间数据每秒产生P次，每次增加B/P，其中B为所述基带射频接口工作的时钟信号的频率。

S3，将所述时间数据进行打包，并将打包之后的打包数据发送至基带处理器。也就是根据所述时间数据产生发送至基带处理器的数据包。在打包时，该数据包还应包括传输数据所需的若干路天线数据。

此外，在所述射频模块中接收到基带数据时，还应该从所述射频模块中读取该基带数据，并将该基带数据连同所述时间数据一起打包发送，因而在本发明中还通常存在着所述打包数据中还包括所述射频模块中接收到的基带数据。若射频模块中没有接收基带数据，则发送至基带处理器的数据包带有空白的射频数据。

此外，在步骤S3中，在将打包数据发送至基带处理器时，可以采用DMA（DirectMemory Access，直接内存存取）方式将打包数据发送至基带处理器。在使用DMA方式通过高速总线将上述数据包传入基带处理器时，每秒可以传递P包上述数据包，P的具体数值根据实际情况设定。

S4，所述基带处理器根据打包数据中包含的时间数据校准内部时钟。所述基带处理器根据时间数据以每秒K次的频度校准本地时间数据，K的具体数值根据实际情况设定。

S5，所述基带处理器生成包含用于定时调整所述基带射频接口和所述射频模块调整中参数的定时指令和调整指令的数据包，同时将所述数据包发送至所述基带射频接口。在打包时，该数据包还应包括传输数据所需的若干路天线数据。

在发送该数据包时，在相连的Q/J个发送数据包上重复发射Q/J次，其中Q为所述基带处理器上传所述数据包的频率，即所述基带处理器每秒传递Q包上述数据包；J为所述基带射频接口读取该数据包的频度，即所述基带射频接口以每秒J次的频度从所述基带处理器读取所述数据包。所述基带处理器如果没有发送数据则发送带有空白发送数据的数据包，使用DMA方式通过高速总线传入基带射频接口。

S6，基带射频接口对所述数据包进行解析，根据该数据包的格式解析得到包含天线数据、调整指令和定时指令的数据，基带射频接口将解析后得到的调整指令和定时分别进行存储。

S7，根据所述定时指令触发所述调整指令运行。也就是在定时指令到达特定时间时，调整指令才可以运行。

S8，基带射频接口根据所述调整指令调整所述基带射频接口和所述射频模块调整中参数。

为实现上述方法，本发明提供一种基带射频接口，用于虚拟无线电中连接基带处理器和射频模块。请参阅图2，显示为发明的一种基带射频接口的结构及与基带处理器和射频模块的连接示意图。如图2所示，所述基带射频接口1与所述基带处理器2通过高速总线相连，所述高速总线为PCIE总线、Hyper Transport总线、USB总线、或Intel QuickPathInterconnect总线等。所述基带射频接口1与所述射频模块3通过高速电子线路相连。

如图2所示，所述基带射频接口1具体包括：计时器11、时间数据产生器12、接收数据打包模块13、发送数据解包模块14、定时器15、射频调整指令控制器16、高速总线接口18以及控制寄存器IO接口17。

计时器11，与所述射频模块3相连，用于根据所述射频模块3中的时钟信号产生用于所述基带射频接口1工作的时钟信号。所述射频模块3中的频率与所述基带射频接口1工作的频率不同。所述计时器11从所述射频模块3中采样时钟信号，根据该时钟信号生成所述基带射频接口1工作的时钟信号。

时间数据产生器12，与所述计时器11相连，用于根据所述时钟信号产生时间数据。所述时间数据每秒产生P次，每次增加B/P，其中B为所述基带射频接口1工作的时钟信号的频率。

接收数据打包模块13，与所述时间数据产生器12相连，用于将所述时间数据进行打包，并将打包之后的打包数据发送至基带处理器2；在打包时，该数据包还应包括传输数据所需的若干路天线数据。

此外，在所述射频模块3中接收到基带数据时，所述接收数据打包模块13还应该从所述射频模块3中读取该基带数据，并将该基带数据连同所述时间数据一起打包发送，因而在接收数据打包模块13中还通常存在着所述打包数据中还包括所述射频模块3中接收到的基带数据。若射频模块3中没有接收基带数据，则发送至基带处理器2的数据包带有空白的射频数据。

在接收数据打包模块13将打包数据发送至基带处理器2时，可以采用DMA方式将打包数据发送至基带处理器2。在使用DMA方式通过高速总线将上述数据包传入基带处理器2时，每秒可以传递P包上述数据包，P的具体数值根据实际情况设定。

具体地，在本实施例中，所述时间数据格式如下：时间数据格式为W bit位宽的一组数据；所述接收数据打包模块13根据高速总线的类别设定数据包的大小N，N需要大于等于16W bit。所述接收数据打包模块13中的数据包的打包格式如下：包含若干个数据子包，数据子包的个数为N/4，每个数据子包依次包含：I路天线数据，位宽为15bit；时间数据，位宽为1bit；R路天线数据，位宽为15bit；时间数据，位宽为1bit。每个数据子包总计32bit。

所述基带处理器2根据打包数据中包含的时间数据校准内部时钟。所述基带处理器2根据时间数据以每秒K次的频度校准本地时间数据，K的具体数值根据实际情况设定。

发送数据解包模块14，与所述基带处理器2相连，用于从所述基带处理器2读取所述基带处理器2生成的包含有用于定时调整所述基带射频接口1和所述射频模块3调整中参数的定时指令和调整指令的数据包，在打包时，该数据包还应包括传输数据所需的若干路天线数据。

所述调整指令和定时指令格式如下：调整指令为32bit位宽的一组数据，定时指令的格式与前述时间数据的格式相同。所述基带处理器2根据高速总线的类别设定数据包的大小M，M需要大于等于16（W+32）bit，W为时间数据的位宽。所述数据包的打包格式如下：包含若干个数据子包，数据子包的个数为M/4，每个数据子包依次包含I路天线数据，位宽为15bit；调整指令和定时指令，位宽为1bit；R路天线数据，位宽为15bit；调整指令和定时指令，位宽为1bit。每个数据子包总计32bit，每个数据包总计包含M/16比特调整指令和定时指令。

所述基带处理器2在发送该数据包时，在相连的Q/J个发送数据包上重复发射Q/J次，其中Q为所述基带处理器2上传所述数据包的频率，即所述基带处理器2每秒传递Q包上述数据包；J为所述基带射频接口1读取该数据包的频度，即所述基带射频接口1以每秒J次的频度从所述基带处理器2读取所述数据包。所述基带处理器2如果没有发送数据则发送带有空白发送数据的数据包，使用DMA方式通过高速总线传入基带射频接口1。

所述发送数据解包模块14采用DMA方式从所述基带处理器2的DMA缓冲区内读取数据包。同时发送数据解包模块14对接收到的所述数据包进行解析，并将解析后得到的调整指令和定时指令分别进行存储。具体地，所述定时指令，存储到定时器15中，所述调整指令存储到射频调整指令控制器16中。

定时器15，与所述发送数据解包模块14相连，用于存储所述定时指令并根据所述定时指令设定触发调整指令运行的定时触发指令。

射频调整指令控制器16，分别与所述发送数据解包模块14和所述定时器15相连，用于存储所述调整指令，并在所述定时器15中的定时触发指令触发时，执行所述调整指令以配置所述基带射频接口1和所述射频模块3中的参数。

高速总线接口18，用于所述接收数据打包模块13和发送数据解包模块14与所述基带处理器2进行通信。

所述射频调整指令控制器16通过控制寄存器IO接口17对所述基带射频接口1和所述射频模块3中的参数进行配置。所述控制寄存器IO接口17格式如下：控制寄存器IO接口17格式为32bit位宽的IO接口，控制寄存器的个数不少于2个。基带射频接口1处理模块按T（T的大小可调）次每秒的频度监视控制寄存器IO接口17，控制寄存器IO接口17用于基带射频接口1的初始化和参数设置。

在本发明中，根据同步精度需求和基带处理器2的负载调节参数K和J大小，根据无线传输的基带射频数据交换带宽需求调节参数P和Q大小，根据控制寄存器IO接口17的参数设置响应时间需求调节参数T大小，其中T有一个默认值。

为使本领域技术人员进一步理解本发明，下面以所述基带射频接口1与所述基带处理器2通过PCIE总线相连为例，结合附图2叙述本发明的一种具体的实施例。

计时器11从射频模块3采样时钟信号，假设射频模块3频率为B1MHz，计时器11产生基带射频接口1工作的时钟信号，假设频率为B2MHz。

时间数据产生器12根据时钟信号产生时间数据，此信息数据每秒产生P次，每次增加B2M/P，并根据2的64次方取模，存为一个32bit数据。

接收数据打包模块13根据射频模块3传来的32组接收基带数据，和时间数据产生器12模块传来的64位时间数据，产生数据包，当射频模块3不提供接收数据时，射频数据部分置零；每个数据子包依次包含：I路天线数据，位宽为15bit；时间数据，位宽为1bit；R路天线数据，位宽为15bit；时间数据，位宽为1bit。每个数据子包总计32bit；每个数据包包含32个数据子包，接收数据包大小共计128字节；接收数据打包模块13通过高速PCIE总线的高速总线接口18，利用DMA的方式将数据包传输至基带处理器2。

基带处理器2模块根据系统需求，按每秒K次的频度检测新的数据包是否到达，并根据数据包中包含的时间数据更新射频时间寄存器，校准本地时钟。

基带处理器2根据信令要求设定或调整射频模块3的发送时间或接收时间时，基带处理器2将调整指令和定时指令与天线数据一起打包为256字节的发送数据包，每个调整指令和定时指令在相连的Q/J个发送数据包上重复发射Q/J次，如果没有发送数据则发送带有空白发送数据的发送数据包，使用DMA方式通过高速PCIE总线传入基带射频接口1，每秒传递Q包上述发送数据包，每个数据子包依次包含：I路天线数据，位宽为15bit；调整指令和定时指令，位宽为1bit；R路天线数据，位宽为15bit；调整指令和定时指令，位宽为1bit。每个数据子包总计32bit，每个数据包总计包含64比特调整指令即2个调整指令，和64bit定时指令；基带处理器2通过写DMA缓冲区的形式将发送数据包写入DMA缓冲区。

发送数据解包模块14根据发送的数据速率需求通过高速总线接口18依次从基带处理器2的DMA缓冲区内使用DMA方式读取发送数据包，根据发送数据包格式，将发送数据包解析为发送天线数据和调整指令和定时指令，将定时指令存入定时器15，将调整指令存入射频调整指令控制器16。

定时器15根据时钟信号和定时指令设定定时触发指令，在时刻到达定时指令所示时刻时，发送触发指令给射频调整指令控制器16。

射频调整指令控制器16根据调整指令和定时器15给出的触发指令，配置射频模块3的参数，或对基带射频接口1自身的参数进行配置。

射频调整指令控制器16可以选择通过控制寄存器IO接口17对基带射频接口1和射频模块3的参数进行配置。

综上所述，本发明的一种虚拟无线电中基带射频接口的实现方法及基带射频接口，达到了以下有益效果：

1、在本发明中的基带处理器与基带射频接口之间通过高速总线相连，基带射频接口与射频模块通过高速并行电子线路相连，可以适用于新型的高速总线协议，解决了现有技术中基带射频通信带宽不足的问题。

2、本发明可以根据同步精度需求和基带处理器负载调节监视接收数据包DMA信息的频率参数和监视发送数据包DMA信息的频率参数的大小，解决了同步精度低的问题。

3、本发明适用于基于通用计算机进行基带信号处理的虚拟无线电通信系统的基带与射频收发器的接口，具有较强的通用性。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种虚拟无线电中基带射频接口的实现方法，应用于虚拟无线电中连接基带处理器和射频模块的基带射频接口，其特征在于，所述方法包括：

根据所述射频模块中的时钟信号产生用于所述基带射频接口工作的时钟信号；

根据所述时钟信号产生时间数据；

将所述时间数据进行打包，形成打包数据并将所述打包数据发送至基带处理器；

所述基带处理器根据打包数据中包含的时间数据校准内部时钟，并生成包含用于定时调整所述基带射频接口和所述射频模块调整中参数的定时指令和调整指令的数据包，同时将所述数据包发送至所述基带射频接口；

对所述数据包进行解析，并将解析后得到的调整指令和定时指令分别进行存储；

根据所述定时指令触发所述调整指令运行，根据所述调整指令调整所述基带射频接口和所述射频模块中的参数。

2.根据权利要求1所述的虚拟无线电中基带射频接口的实现方法，其特征在于，所述基带射频接口与所述基带处理器通过高速总线相连，所述基带射频接口与所述射频模块通过高速电子线路相连。

3.根据权利要求1所述的虚拟无线电中基带射频接口的实现方法，其特征在于，所述打包数据中还包括所述射频模块中接收到的基带数据。

4.一种基带射频接口，用于虚拟无线电中连接基带处理器和射频模块，其特征在于，所述基带射频接口包括：

计时器，与所述射频模块相连，用于根据所述射频模块中的时钟信号产生用于所述基带射频接口工作的时钟信号；

时间数据产生器，与所述计时器相连，用于根据所述时钟信号产生时间数据；

接收数据打包模块，与所述时间数据产生器相连，用于将所述时间数据进行打包，并将打包之后的打包数据发送至基带处理器；

发送数据解包模块，与所述基带处理器相连，用于从所述基带处理器读取所述基带处理器生成的包含有用于定时调整所述基带射频接口和所述射频模块调整中参数的定时指令和调整指令的数据包，同时对所述数据包进行解析，并将解析后得到的调整指令和定时指令分别进行存储；

定时器，与所述发送数据解包模块相连，用于存储所述定时指令并根据所述定时指令设定触发调整指令运行的定时触发指令；

射频调整指令控制器，分别与所述发送数据解包模块和所述定时器相连，用于存储所述调整指令，并在所述定时器中的定时触发指令触发时，执行所述调整指令以配置所述基带射频接口和所述射频模块中的参数；

高速总线接口，用于所述接收数据打包模块和发送数据解包模块与所述基带处理器进行通信。

5.根据权利要求4所述的基带射频接口，其特征在于，所述射频调整指令控制器通过控制寄存器IO接口对所述基带射频接口和所述射频模块中的参数进行配置。

6.根据权利要求4所述的基带射频接口，其特征在于，所述接收数据打包模块采用DMA方式将打包数据发送至基带处理器；所述发送数据解包模块采用DMA方式从所述基带处理器的DMA缓冲区内读取数据包。

7.根据权利要求4所述的基带射频接口，其特征在于，所述基带射频接口与所述基带处理器通过高速总线相连，所述基带射频接口与所述射频模块通过高速电子线路相连。

8.根据权利要求7所述的基带射频接口，其特征在于，所述高速总线为PCIE总线、HyperTransport总线、USB总线、或Intel QuickPath Interconnect总线。

9.根据权利要求4所述的基带射频接口，其特征在于，所述基带处理器根据打包数据中包含的时间数据校准内部时钟。

10.根据权利要求4所述的基带射频接口，其特征在于，所述接收数据打包模块发送的打包数据和所述基带处理器发送的数据包分别包含若干路天线数据。