CN101754005A - 一种数字视频信号转换装置及数字视频信号传输系统 - Google Patents
一种数字视频信号转换装置及数字视频信号传输系统 Download PDFInfo
- Publication number
- CN101754005A CN101754005A CN 200810241246 CN200810241246A CN101754005A CN 101754005 A CN101754005 A CN 101754005A CN 200810241246 CN200810241246 CN 200810241246 CN 200810241246 A CN200810241246 A CN 200810241246A CN 101754005 A CN101754005 A CN 101754005A
- Authority
- CN
- China
- Prior art keywords
- digital video
- video signal
- unit
- conversion equipment
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 57
- 230000008054 signal transmission Effects 0.000 title claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 abstract description 15
- 230000005540 biological transmission Effects 0.000 description 16
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012731 temporal analysis Methods 0.000 description 1
- 238000000700 time series analysis Methods 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明适用于数字视频信号传输技术领域,提供了一种数字视频信号的转换装置及数字视频信号传输系统,所述数字视频信号的转换装置包括:分频单元,用于实现分频,将本地参考时钟信号进行分频,产生同步时钟信号;移位单元,用于在所述分频单元产生的同步时钟信号的控制下,将并行数字视频信号转换为非连续的串行数字视频信号或者将串行数字视频信号转换为并行数字视频信号。在本发明中,数字视频信号格式转换装置采用分频单元以及移位单元实现数字视频信号格式的转换,实现起来成本低。
Description
技术领域
本发明属于数字视频信号传输技术领域,尤其涉及一种数字视频信号格式转换装置及数字视频信号传输系统。
背景技术
目前,数字视频信号的传输系统一般采用光纤或计算机领域所用的百兆网、千兆网技术,通过专用传输芯片进行数字视频信号的传输,其优点是技术比较成熟,传输距离较远;对于距离较近的传输也有采用带时钟恢复的或不带时钟恢复的低电压差分信号电路直接传输。不管数字视频信号的传输系统采用何种传输方式,都需要把并行的数字视频信号转换成串行的数字视频信号才能将视频信号通过光纤或电缆传输出去,在接收端再通过专用传输芯片把串行的数字视频信号转换为并行的数字视频信号,现有技术通过专用传输芯片实现数字视频信号格式转换,实现起来成本较高。
发明内容
本发明的目的在于提供一种数字视频信号格式转换装置,旨在解决现有技术通过专用传输芯片实现数字视频信号格式转换,实现起来成本较高的问题。
本发明是这样实现的,一种数字视频信号格式转换装置,所述数字视频信号的格式转换装置包括:
分频单元,用于实现分频,将本地参考时钟信号进行分频,产生同步时钟信号;
移位单元,用于在所述分频单元产生的同步时钟信号的控制下,将并行数字视频信号转换为非连续的串行数字视频信号或者将串行数字视频信号转换为并行数字视频信号。
本发明的另一目的在于提供一种数字视频信号传输系统,包括发送端和接收端,所述发送端包括:
如上所述的数字视频信号格式转换装置;
发送端本地参考时钟产生装置,用于产生发送端的本地参考时钟;
数据发送装置,用于在所述发送端本地参考时钟产生装置产生的本地参考时钟的控制下,发送经所述数字视频信号格式转换装置转换后的非连续的串行数字视频信号;
所述接收端包括:
如上所述的数字视频信号格式转换装置;
接收端本地参考时钟产生装置,用于产生接收端的本地参考时钟;
数据接收装置,用于在所述接收端本地参考时钟产生装置产生的本地参考时钟的控制下,接收所述数据发送装置发送的串行数字视频信号。
在本发明中,数字视频信号格式转换装置采用分频单元以及移位单元实现数字视频信号格式的转换,实现起来成本低。
附图说明
图1是本发明实施例提供的数字视频信号传输系统的发送端的数字视频信号格式转换装置的结构示意图;
图2是本发明实施例提供的分频单元的结构示意图;
图3是本发明实施例提供的并入串出移位单元的结构示意图;
图4是本发明实施例提供的时序脉冲产生单元的结构示意图;
图5是本发明实施例提供的串行数据连续化单元的结构示意图;
图6是本发明实施例提供的数字视频信号进行格式转换时的时序变化示意图;
图7是本发明实施例提供的数字视频信号传输系统的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明实施例中,通过数字视频传输系统的数字视频信号格式转换装置对数字视频信号的格式进行转换,所述数字视频信号格式转换装置中的各个单元采用FPGA实现,实现成本低、灵活性高。
图1示出了本发明实施例提供的发送端的数字视频信号格式转换装置的结构,为了便于说明,仅示出了本发明实施例相关的部分。该数字视频信号的格式转换装置包括:分频单元11、并入串出移位单元12、时序脉冲产生单元13、串行数据连续化单元14。
其中所述分频单元11用于实现分频,实现对本地参考时钟REFCLK进行分频,产生同步时钟SCLK,在本发明实施例中,分频单元采用FPGA中的锁相环电路实现,锁相环电路具体结构如图2所示。
并入串出移位单元12,用于实现数字视频信号的并串转换,将并行的RGB信号R[9..0]、G[9..0]、B[9..0],转换成串行信号TD[7..0],在本发明实施例中,并入串出移位单元采用VHDL/VERILOG语言控制FPGA中的移位寄存器实现,具体结构如图3所示。
时序脉冲产生单元13,用于产生写允许请求信号WR_REQ,在本发明实施例中,时序脉冲产生单元采用VHDL/VERILOG语言控制FPGA中的门阵列实现,具体结构如图4所示。
串行数据连续化单元14,用于对所述并入串出移位单元12产生的串行信号TD[7..0]进行连续化,产生连续的串行信号TDATA[7..0],在本发明实施例中,串行数据连续化单元14采用VHDL/VERILOG语言控制FPGA中的门阵列实现,其具体结构如图5所示。
具体工作过程详述如下:分频单元11对本地参考时钟REFCLK进行分频,产生同步时钟SCLK,并入串出移位单元12在分频单元11产生的同步时钟SCLK的控制下,将并行的RGB信号R[9..0]、G[9..0]、B[9..0],转换成串行信号TD[7..0],传送给串行数据连续化单元14,串行数据连续化单元14在分频单元11产生的同步时钟SCLK以及时序脉冲产生单元13产生的写允许请求信号WR_REQ的控制下,对所述并入串出移位单元12产生的串行数字视频信号TD[7..0]进行连续化,产生连续的串行数字视频信号TDATA[7..0]。
在实际应用中,接收端要实现数据的串并转换,接收端的数字视频信号格式转换装置实际上是发送端的数字视频信号格式转换装置的逆向变换,根据发送端所给出的实例很容易推导出来,只需要将并入串出移位单元12改为串入并出移位单元。
图2示出了本发明实施例提供的分频单元的结构,为了便于说明,仅示出了本发明实施例相关的部分。该分频单元是FPGA中的锁相环电路,其输入信号是本地参考时钟REFCLK,输出信号是同步时钟SCLK,具体的分频的倍数可以通过FPGA中锁相环电路的参数设置来确定。
图3示出了本发明实施例提供的并入串出移位单元的结构,为了便于说明,仅示出了本发明实施例相关的部分。该并入串出移位单元包括8个并入串出移位寄存器,来自前端的数字视频信号分别被送往8个4位并入串出移位寄存器31~38,当送入的数据有效信号DEN有效时,在像素点时钟信号TCLK作用下RGB数据R[9..0]、G[9..0]、B[9..0]和行同步信号HS、场同步信号VS由所述8个并入串出移位寄存器的并行数据输入口被同时输入至各自的并入串出移位寄存器31~38,然后在同步时钟SCLK的作用下被串行移出得到TD[0]至TD[7],如果将并入串出移位寄存器31~38各自的输出信号TD[0]至TD[7]合在一起便得到所需的同步时钟SCLK同步的串行数据输出信号TD[7..0]。图5给出了各个信号之间的时序关系,由图3和图6可知,在数据有效期间,每次欲传送的并行数据在像素点时钟信号TCLK的上升沿被并行数据输入并入串出移位寄存器,因为移位寄存器为4位的并入串出移位寄存器,故在同步时钟SCLK的作用下前四个输出TD[7..0]为有效数据,其余输出为无效数据或0(当并入串出移位寄存器串行的输入数据为0时),按照图3给出的排列顺序,第一个输出的有效数据TD[7..0]对应的数据是R[7..0],第二个输出的有效数据TD[7..0]对应的数据便是G[7..0],第三个输出的有效数据TD[7..0]对应的数据是B[7..0],第四个输出的有效数据TD[7..0]对应的数据是HS、VS、B[9]、B[8]、G[9]、G[8]、R[9]、R[8]。
图4示出了本发明实施例提供的时序脉冲产生单元的结构,为了便于说明,仅示出了本发明实施例相关的部分。该时序脉冲产生单元用于产生写允许请求信号WR_REQ,在本发明实施例中,时序脉冲产生单元采用VHDL/VERILOG语言控制FPGA中的门阵列实现,该时序脉冲产生单元的输入端包括数据有效信号DEN、像素点时钟信号TCLK、以及同步时钟SCLK,输出写允许请求信号WR_REQ。
图5示出了本发明实施例提供的串行数据连续化单元的结构,为了便于说明,仅示出了本发明实施例相关的部分。该串行数据连续化单元用于对所述并入串出移位单元产生的串行信号TD[7..0]进行连续化,产生连续的串行信号TDATA[7..0]。在本发明实施例中,串行数据连续化单元采用VHDL/VERILOG语言控制FPGA中的门阵列实现,其具体结构如图5所示。由图6给出的时序分析可知,由图3给出的并入串出移位单元输出的串行数据并不是连续的,还需要经过如图5所示的串行数据连续化单元将有效数据缓存后再输出才可保持输出的有效数据是连续的,如图5和图6所示,在写允许请求信号WR_REQ和同步时钟信号SCLK的作用下,串行数据TD[7..0]被不断地写入先入先出缓存器51中,当写入先入先出缓存器51中的字节数WR_USEDW达到设定的常量值时,比较器52输出一读数据请求信号RD_REQ,该信号经DFF触发器53滤波输出到先入先出缓存器51的读数据请求端,从而允许先入先出缓存器51中的数据在本地参考时钟REFCLK的作用下输出,先入先出缓存器51的缓存空间足够大时,串行数据TD[7..0]经先入先出缓存器51缓存后输出的信号TDATA[7..0]在行同步信号HS之间便是连续的,当行同步信号HS和场同步信号VS到来时,通过清零信号产生器54产生异步清零信号ACLR,控制先入先出缓存器51被清零并停止读写,以便开始下一个循环,具体清零信号ACLR通过或门来实现。此外,如图5所示,在读期间,当先入先出缓存器51为空时,产生RD_EMPTY信号,该信号将DFF触发器53输出清零从而停止先入先出缓存器51中的数据的读出。
图7示出了本发明实施例提供的数字视频信号的传输系统的结构,为了便于说明,仅示出了本发明实施例相关的部分。该数字视频信号的传输系统包括:数字视频信号发送端71、数字视频信号接收端72,其中数字视频信号发送端71包括:数字视频信号格式转换装置711、发送端本地参考时钟产生装置712、数据发送装置713,数字视频信号接收端72包括:接收端本地参考时钟产生装置721、数据接收装置722、数字视频信号格式转换装置723。
在发送端71的数字视频信号格式转换装置711首先将前端系统传递过来的数字视频信号的并行数据流(包括30Bit的红、绿、蓝数据R[9..0]、G[9..0]、B[9..0],行同步信号HS,场同步信号VS、数据有效信号DEN和像素点时钟信号TCLK)转换成欲发送的8Bit串行数据流TDATA[7..0]和同步时钟SCLK,然后由发送端71的数据发送装置712在所述发送端本地参考时钟产生装置712产生的本地参考时钟的控制下,进行8B/10B编码通过光缆或电缆传送;在数字视频信号接收端72,数据接收装置722在所述接收端本地参考时钟产生装置721产生的本地参考时钟的控制下,接收所述编码后的串行数据流,经8B/10B解码后获得8Bit并行数据(在接收端标记为RD[7..0])以及同步时钟RCLK,通过接收端72的数字视频信号格式转换装置723将8Bit数据信号即RD[7..0]和同步时钟信号RCLK,进行格式转换,变换后还原为所需的红、绿、蓝数据信号RD[9..0]、GD[9..0]、BD[9..0]和时序控制信号(包括行同步HS,场同步VS、数据有效信号DEN和接收端的像素点时钟信号RDCLK)。在图7中,本地参考时钟REFCLK为发送端71的数据发送装置713和接收端72的数据接收装置722所需的本地参考时钟,可由发送端本地参考时钟产生装置712和接收端本地参考时钟产生装置721产生,在本实施例中,所述本地参考时钟产生装置均可由高精度的有源晶振电路产生;数据有效信号DEN和串行数据流同步时钟信号在传输过程中隐含在串行数字视频信号的数据流中,可由接收端72恢复;此外,数据发送装置713及数据接收装置722可通过FPGA实现,也可采用千兆网等专用芯片来实现。此外,若数据发送装置713要求10Bit数据输入,本发明的发送端71的数字视频信号格式转换装置711,则需要由10个并入串出移位寄存器构成,并且亦可采用3位或5位等其他位数的并入串出移位寄存器实现数据的并串转换,控制时序做相应的变动便可。本发明的数字视频信号传输转换系统,其接收端72的数字视频信号格式转换装置723实际上是发送端71的数字视频信号格式转换装置711的逆向变换,根据发送端71的数字视频信号的格式转换装置711所给出的实例很容易推导出来,在此不再赘述。
在本发明实施例中,通过数字视频传输系统的数字视频信号格式转换装置对数字视频信号的格式进行转换,所述数字视频信号格式转换装置中的各个单元采用FPGA实现,实现成本低、灵活性高。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种数字视频信号格式转换装置,其特征在于,所述数字视频信号的格式转换装置包括:
分频单元,用于实现分频,将本地参考时钟信号进行分频,产生同步时钟信号;
移位单元,用于在所述分频单元产生的同步时钟信号的控制下,将并行数字视频信号转换为非连续的串行数字视频信号或者将串行数字视频信号转换为并行数字视频信号。
2.如权利要求1所述的数字视频信号格式转换装置,其特征在于,数字视频信号格式转换装置还包括:
串行数据连续化单元,用于对所述移位单元产生的非连续的串行数字视频信号进行连续化处理,产生连续的串行数字视频信号;
时序脉冲产生单元,分别与所述分频单元和串行数据连续化单元连接,用于产生写允许请求信号。
3.如权利要求1所述的数字视频信号格式转换装置,其特征在于,所述移位单元至少包括一移位寄存器。
4.如权利要求3所述的数字视频信号格式转换装置,其特征在于,所述移位单元的移位寄存器是并入串出移位寄存器或者串入并出移位寄存器。
5.如权利要求2所述的数字视频信号格式转换装置,其特征在于,所述串行数据连续化单元包括:
先入先出缓存器,用于缓存所述移位单元产生的非连续的串行数字视频信号,输出连续的串行数字视频信号;
比较器,用于将所述先入先出缓存器中存储的字节数与预先设定的常量值进行比较,若所述先入先出缓存器中存储的字节数达到预先设定的常量值时,输出一读数据请求信号;
DFF触发器,对所述比较器输出的读数据请求信号进行过滤,并输出所述过滤后的读数据请求信号至所述先入先出缓存器的读数据请求端。
6.如权利要求5所述的数字视频信号格式转换装置,其特征在于,所述串行数据连续化单元还包括:
清零信号产生器,用于产生清零信号,控制所述先入先出缓存器被清零并停止读写。
7.如权利要求6所述的数字视频信号格式转换装置,其特征在于,所述清零信号产生器通过FPGA中的或门实现。
8.如权利要求2所述的数字视频信号格式转换装置,其特征在于,所述分频单元、移位单元、时序脉冲产生单元以及串行数据连续化单元均采用FPGA实现。
9.一种数字视频信号传输系统,其特征在于,所述数字视频信号传输系统包括发送端和接收端,所述发送端包括:
如权利要求1至7任一项所述的数字视频信号格式转换装置;
发送端本地参考时钟产生装置,用于产生发送端的本地参考时钟;
数据发送装置,用于在所述发送端本地参考时钟产生装置产生的本地参考时钟的控制下,发送经所述数字视频信号格式转换装置转换后的非连续的串行数字视频信号;
所述接收端包括:
如权利要求1至7任一项所述的数字视频信号格式转换装置;
接收端本地参考时钟产生装置,用于产生接收端的本地参考时钟;
数据接收装置,用于在所述接收端本地参考时钟产生装置产生的本地参考时钟的控制下,接收所述数据发送装置发送的串行数字视频信号。
10.如权利要求9所述的数字视频信号传输系统,其特征在于,所述数据发送装置以及数据接收装置均采用FPGA实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810241246 CN101754005B (zh) | 2008-12-15 | 2008-12-15 | 一种数字视频信号转换装置及数字视频信号传输系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810241246 CN101754005B (zh) | 2008-12-15 | 2008-12-15 | 一种数字视频信号转换装置及数字视频信号传输系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101754005A true CN101754005A (zh) | 2010-06-23 |
CN101754005B CN101754005B (zh) | 2013-03-06 |
Family
ID=42480280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810241246 Active CN101754005B (zh) | 2008-12-15 | 2008-12-15 | 一种数字视频信号转换装置及数字视频信号传输系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101754005B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102740061A (zh) * | 2012-06-14 | 2012-10-17 | 北京蛙视通信技术有限责任公司 | 一种高清光端机和多媒体视频数字信号处理方法 |
CN103384335A (zh) * | 2012-08-16 | 2013-11-06 | 深圳市捷顺科技实业股份有限公司 | 一种视频格式转换方法、系统及装置 |
CN109413397A (zh) * | 2018-12-05 | 2019-03-01 | 中航光电科技股份有限公司 | 一种低延时分辨率自适应视频光纤传输编解码方法 |
CN112995560A (zh) * | 2021-02-05 | 2021-06-18 | 北京视通科技有限公司 | 一种并行视频信号的传输方法、装置、设备及存储介质 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE506817C2 (sv) * | 1996-06-20 | 1998-02-16 | Ericsson Telefon Ab L M | Seriell-parallell- och parallell-seriellomvandlare innefattande frekvensdelare |
CN100345127C (zh) * | 2003-02-26 | 2007-10-24 | 厦门华侨电子股份有限公司 | 一种高速串行数据转并行数据的处理装置和方法 |
JP4322548B2 (ja) * | 2003-05-09 | 2009-09-02 | 日本電気株式会社 | データ形式変換回路 |
KR100719343B1 (ko) * | 2005-02-28 | 2007-05-17 | 삼성전자주식회사 | 독립적인 클럭 소스를 기준으로 직렬 클럭을 생성하는 직렬변환기와 데이터의 직렬 전송 방법 |
US7184360B2 (en) * | 2005-06-15 | 2007-02-27 | Infineon Technologies, Ag | High-speed interface circuit for semiconductor memory chips and memory system including semiconductor memory chips |
CN2857377Y (zh) * | 2005-12-31 | 2007-01-10 | 康佳集团股份有限公司 | 音、视频数字信号混合传输电路 |
JP4165587B2 (ja) * | 2006-08-03 | 2008-10-15 | ソニー株式会社 | 信号処理装置及び信号処理方法 |
CN101316173A (zh) * | 2007-05-29 | 2008-12-03 | 康佳集团股份有限公司 | IPv6设备终端 |
CN101155286A (zh) * | 2007-08-31 | 2008-04-02 | 康佳集团股份有限公司 | I2s振铃消除电路 |
CN100468383C (zh) * | 2007-09-21 | 2009-03-11 | 浙江工业大学 | 基于fpga技术的usb接口驱动装置 |
CN201130518Y (zh) * | 2007-12-03 | 2008-10-08 | 康佳集团股份有限公司 | 一种led数据扫描板 |
-
2008
- 2008-12-15 CN CN 200810241246 patent/CN101754005B/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102740061A (zh) * | 2012-06-14 | 2012-10-17 | 北京蛙视通信技术有限责任公司 | 一种高清光端机和多媒体视频数字信号处理方法 |
CN102740061B (zh) * | 2012-06-14 | 2014-07-16 | 北京蛙视通信技术有限责任公司 | 一种高清光端机和多媒体视频数字信号处理方法 |
CN103384335A (zh) * | 2012-08-16 | 2013-11-06 | 深圳市捷顺科技实业股份有限公司 | 一种视频格式转换方法、系统及装置 |
CN109413397A (zh) * | 2018-12-05 | 2019-03-01 | 中航光电科技股份有限公司 | 一种低延时分辨率自适应视频光纤传输编解码方法 |
CN112995560A (zh) * | 2021-02-05 | 2021-06-18 | 北京视通科技有限公司 | 一种并行视频信号的传输方法、装置、设备及存储介质 |
CN112995560B (zh) * | 2021-02-05 | 2022-11-22 | 北京视通科技有限公司 | 一种并行视频信号的传输方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN101754005B (zh) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107249101A (zh) | 一种高分辨率图像采集与处理装置 | |
CN103595924B (zh) | 一种基于Cameralink的图像融合系统及其方法 | |
CN102916914B (zh) | 一种模拟前端的数据接收处理系统 | |
CN103402063B (zh) | Cmos图像传感器及其图像数据的传输方法 | |
CN106209341B (zh) | 多通道lvds时序对齐探测器图像采集方法 | |
CN103118257B (zh) | 高清视频格式的数据传输集成接口 | |
CN101754005B (zh) | 一种数字视频信号转换装置及数字视频信号传输系统 | |
CN110933333A (zh) | 一种基于fpga的图像采集、存储与显示系统 | |
CN108345553B (zh) | 一种星载高分辨成像数据传输与采集系统 | |
CN100452885C (zh) | 一种基于pci的高速码流播放和接收装置 | |
CN102314402A (zh) | 一种数字强震仪及其多路数据采集接口 | |
CN109743515A (zh) | 一种基于软核平台的异步视频融合叠加系统及方法 | |
CN109656863A (zh) | 一种高带宽的mipi数据处理接口电路 | |
CN103997615A (zh) | 一种基于FPGA的Camera Link转SD/HD-SDI的装置 | |
CN109194928A (zh) | 一种任意分辨率Camera link视频转SDI视频的方法及装置 | |
CN102497575B (zh) | 一种多片面阵ccd的筛选测试系统 | |
CN100417224C (zh) | 机载电荷耦合相机图像数据的光纤传输和整理方法 | |
CN102801948A (zh) | 高清数字串行接口数据转换方法及装置 | |
CN103384335B (zh) | 一种视频格式转换方法、系统及装置 | |
CN102333225A (zh) | 用于传输和录制四路标清视频信号的系统及方法 | |
CN110336970A (zh) | 一种多路信号接口的电路及其信号合成方法 | |
CN100481913C (zh) | 实时图像异步采集接口装置 | |
CN204836399U (zh) | 一种接收HDI-SDI和Cameralink接口的视频显示模块 | |
CN204305204U (zh) | 一种CameraLink-DVI视频转换器 | |
CN102231808B (zh) | 将高清视频数据转换为8路标清视频数据的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EE01 | Entry into force of recordation of patent licensing contract |
Assignee: Shenzhen Konka Video System Engineering Co., Ltd. Assignor: Konka Group Co., Ltd. Contract record no.: 2010440020198 Denomination of invention: Digital video signal conversion device and digital video signal transmission system License type: Exclusive License Open date: 20100623 Record date: 20100927 |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |