CN201130518Y - 一种led数据扫描板 - Google Patents
一种led数据扫描板 Download PDFInfo
- Publication number
- CN201130518Y CN201130518Y CNU200720171167XU CN200720171167U CN201130518Y CN 201130518 Y CN201130518 Y CN 201130518Y CN U200720171167X U CNU200720171167X U CN U200720171167XU CN 200720171167 U CN200720171167 U CN 200720171167U CN 201130518 Y CN201130518 Y CN 201130518Y
- Authority
- CN
- China
- Prior art keywords
- data
- serial
- high speed
- latch
- latch register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013461 design Methods 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000006073 displacement reaction Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 8
- 241001269238 Data Species 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 102100024032 Linker for activation of T-cells family member 1 Human genes 0.000 description 7
- 238000004891 communication Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 108091006232 SLC7A5 Proteins 0.000 description 1
- 101100420795 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck1 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型公开了一种LED数据扫描板，包括：可编程逻辑芯片，用于生成多位串行混合数据，并且通过串行数据输出I/O口串行输出所述串行混合数据至高速移位锁存寄存器模块，所述串行混合数据包括混合RGB数据和/或扫描信号；高速移位锁存寄存器模块，用于对所述串行混合数据进行串行移位、串并转换和数据分离以得到并行RGB数据和/或扫描信号，并且通过并行数据输出线并行输出所述并行RGB数据和/或扫描信号。借此，大大降低可编程逻辑芯片I/O接口的使用数量，从而降低LED数据扫描板的设计成本。
Description
技术领域
本实用新型涉及LED(Light Emitting Diode，发光二极管)显示技术领域，尤其涉及一种LED数据扫描板。
背景技术
在通用LED(Light Emitting Diode，发光二极管)数据扫描板的电路设计中，其RGB(Red Green Blue，红绿蓝)显示数据和控制信号的输出一般采用并行模式。
图1是传统LED数据扫描板100电路模块结构示意图，该LED数据扫描板100包括：FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片101、并入并出总线缓冲器模块102、输出插座模块103、外部设备模块104，其中：
FPGA芯片101，通过信号连接线10与外部设备模块104相连，用于接收外部设备模块104产生的原始RGB显示数据和视频控制信号，通过数据存储转换处理后，生成用于LED显示，传输频率可达20MHz的RGB显示数据R1[11..0]、G1[11..0]、B1[11..0]和扫描信号C1[12..0]，到并入并出总线缓冲器模块102。其中扫描信号为方便PCB设计，一般分成相同的两组，每组包括LED显示所需的1位移位时钟、1位行锁存、1位行关断和3位行信号，共6位扫描信号，即C1[12..6]＝C1[5..0]。
并入并出总线缓冲器模块102，与FPGA芯片101和输出插座模块103相连。所述并入并出总线缓冲器模块102包括6片8位并入并出总线缓冲器芯片，用于并行接入FPGA芯片101输出的RGB显示数据R1[11..0]、G1[11..0]、B1[11..0]和扫描信号C1[12..0]，经缓冲驱动后并行输出RGB显示数据R2[11..0]、G2[11..0]、B2[11..0]和扫描信号C2[12..0]到输出插座模块103。
输出插座模块103，与并入并出总线缓冲器模块102相连。所述输出插座模块103包括6个输出插座，用于分别接入并入并出总线缓冲器模块102输出的RGB显示数据R2[11..0]、G2[11..0]、B2[11..0]和扫描信号C2[12..0]，输出到LED模组进行显示。
外部设备模块104，包括存储器、通讯芯片、时钟芯片等，该外部设备104通过信号连接线10与可编程逻辑芯片101相连，用于向可编程FPGA芯片101提供原始RGB显示数据和扫描信号。
所述LED数据扫描板100可以支持六个通道(一个插座即一个通道)的LED数据输出，每个通道包括RGB数据线各两位、扫描信号线6位，六个通道为36位数据线R2[11..0]、G2[11..0]、B2[11..0]，加上12位扫描信号线C2[11..0]，如图1所示，共48位信号输出。由于FPGA芯片101采用并行模式输出，一位数据或一位扫描信号占用一个I/O接口(Input/Output，输入输出接口)，故上述信号累计占用FPGA芯片I/O接口的数量高达48个。如欲增加每个通道的RGB数据到3～4对，则FPGA芯片I/O接口的数量将达64或82个，显然原来采用的FPGA芯片101 I/O接口不够用，不得不选择I/O接口数量更多的FPGA芯片，由此导致大规模可编程FPGA芯片费用上升，而FPGA芯片是LED数据扫描板电路设计的核心，其占用成本最高。目前，FPGA芯片的集成化程度愈来愈高，其内部资源的大小已不是LED数据扫描板电路设计的主要矛盾，一般必须考虑足够的I/O数量，以便满足外围设备包括存储器、通讯芯片、LED数据和控制信号输出缓冲器等大量的数据线、地址线和控制线需求。如何在LED数据扫描板电路的设计中采用新器件、新技术来减少FPGA的I/O接口用量，选用I/O接口数相对较少的FPGA芯片，降低设计成本，是研发人员一直在考虑的课题。
现有技术LED数据扫描板中的FPGA芯片采用并行模式输出LED数据，占用过多的I/O接口，无法降低设计成本。可知现有的LED数据扫描板在实际使用上显然存在不便与缺陷，所以有必要加以改进。
实用新型内容
针对上述的缺陷，本实用新型目的在于提供一种LED数据扫描板，该LED数据扫描板可以减少可编程逻辑芯片I/O接口用量，从而降低设计成本。
为了实现上述目的，本实用新型提供一种LED数据扫描板，包括：
可编程逻辑芯片，用于生成串行混合数据，并且通过串行数据输出I/O口串行输出所述串行混合数据至高速移位锁存寄存器模块，所述串行混合数据包括混合RGB数据和/或扫描信号；
高速移位锁存寄存器模块，用于对所述串行混合数据进行串行移位、串并转换和数据分离以得到并行RGB数据和/或扫描信号，并且通过并行数据输出口并行输出所述并行RGB数据和/或扫描信号。
根据所述LED数据扫描板，所述可编程逻辑芯片还进一步用于生成和输出移位时钟信号和锁存信号至高速移位锁存寄存器模块；高速移位锁存寄存器模块在所述移位时钟信号和锁存信号的控制下对串行混合数据进行串行移位、串并转换和数据分离以得到并行RGB数据和/或扫描信号。
根据所述LED数据扫描板，所述高速移位锁存寄存器模块包括若干个高速串入并出移位锁存寄存器芯片，每个高速串入并出移位锁存寄存器芯片通过一条串行数据输入位线与可编程逻辑芯片相连。
根据所述LED数据扫描板，所述串行数据输出位线的数量和/或所述高速移位锁存器所包括的高速串入并出移位锁存寄存器芯片数量和/或所述并行输出数据位线的数量可调整，以适应RGB数据和扫描信号的不同输出频率、改变通道RGB数据组数和/或调整所需扫描信号的位数。
根据所述LED数据扫描板，所述高速移位锁存寄存器模块包括6个最高时钟速率为185MHZ的8-bit C2MOS 74VHC595芯片，并且每个74VHC595芯片通过1条串行数据输出位线与可编程逻辑芯片相连；
所述可编程逻辑芯片生成并输出6位串行混合数据、2位移位时钟和2位锁存信号至高速移位锁存寄存器模块；其中，
所述每位串行混合数据包括若干位混合RGB数据和/或扫描信号，传输频率与移位时钟的传输频率相同；和/或
所述2位移位时钟和2位锁存信号均分为相同的两路输出至所述高速移位锁存寄存器模块以方便PCB设计。
根据所述LED数据扫描板，所述每位串行混合数据包括8位混合RGB数据和/或扫描信号；和/或
所述移位时钟传输频率为185MHz；
所述锁存信号为移位时钟的8分频。
根据所述LED数据扫描板，所述高速移位锁存寄存器模块在移位时钟和锁存信号的控制下对所述6位串行混合数据进行串行移位、串并转换和数据分离以得到48位最高传输频率可达23.125MHz的并行RGB数据和/或扫描信号。
根据所述LED数据扫描板，进一步包括：外部设备模块和输出插座模块。
与现有技术相比，本实用新型所述可编程逻辑芯片将几十位并行处理的RGB数据和扫描信号输出，改为几位串行RGB数据、扫描信号打包输出，所述高速串入并出移位锁存寄存器代替并入并出总线缓冲器，利用可编程逻辑芯片的移位控制信号，完成串行打包输出数据的串并转换和数据分离，从而恢复几十位RGB显示数据和扫描信号的缓冲驱动输出。该技术大大降低了可编程逻辑芯片I/O接口的使用数量，简化了LED数据扫描板的硬件设计，从而降低了LED数据扫描板的设计成本。
附图说明
图1是现有技术提供的LED数据扫描板电路模块结构示意图；
图2是本实用新型优选实施例中LED数据扫描板电路模块结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
本实用新型的基本思想在于，LED数据扫描板的可编程逻辑FPGA芯片由并行输出LED显示数据、扫描信号改为高速串行输出混合数据，经多片高速串入并出移位锁存寄存器芯片串行移位、锁存后，再并行输出该LED显示数据、扫描信号，以实现减少可编程FPGA芯片的I/O接口用量的目的。
本实用新型优选实施例提供的LED数据扫描板200如图2所示，包括可编程逻辑芯片201、高速移位锁存寄存器模块202、输出插座模块103和外部设备模块104，其中：
可编程逻辑芯片201，通过信号连接线10连接外部设备模块104，用于接收外部设备模块104产生的原始RGB显示数据和扫描信号，通过数据存储转换，在内部生成显示通道所需的几十位并行RGB数据和/或扫描信号，并将其进行打包和并串处理后，再生成用于LED显示的几位串行混合数据，通过串行数据输出I/O口串行输出到高速移位锁存寄存器模块202。本实施例中，所述可编程逻辑芯片201为可编程FPGA芯片，但本实用新型也可以采用其它可编程逻辑芯片如CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)等，其同样也在本实用新型保护的范围内。
LED数据扫描板通常包括6个显示通道，而该6个通道需要48位并行RGB数据和/或扫描信号，因此本实施例中，可编程逻辑芯片201在接收外部设备模块104产生的原始RGB显示数据和扫描信号后，通过数据存储转换，在内部生成6个显示通道所需的36位并行RGB数据和12位扫描信号，并将其进行打包和并串处理后，再生成6位用于LED显示的串行混合数据D3[5..0]、2位移位时钟SCK[1..0]、2位锁存信号LAT[1..0]，其中，每位串行混合数据都包括8位但不局限于8位的混合RGB数据/和或扫描信号，其传输频率与移位时钟的频率相同，均为但不限于185MHZ，而移位时钟、锁存信号为方便PCB设计，一般分成相同的两路，即SCK[1]＝SCK[0]，LAT[1]＝LAT[0]，并且锁存信号LAT[1..0]为但不局限于移位时钟SCK[1..0]的8分频。
高速移位锁存寄存器模块202，与可编程逻辑芯片201和输出插座模块103相连。所述高速移位锁存寄存器模块202，用于串行接入可编程逻辑芯片201输出的串行混合数据D3[5..0]，在移位信号SCK[1..0]、锁存信号LAT[1..0]的控制下完成串行移位、串并转换和数据分离，恢复生成36位并行RGB显示数据R2[11..0]、G2[11..0]、B2[11..0]和12位扫描信号C2[12..0]，然后通过并行数据输出位线(1条并行数据输出位线对应一个并行数据输出口)并行输出到输出插座模块103。
本实施新型提供的高速移位锁存寄存器模块202包括多个高速串入并出移位锁存寄存器芯片，每个高速串入并出移位锁存寄存器芯片通过一条串行数据输入位线与可编程逻辑芯片相连。在本实施例中，所述高速移位锁存寄存器模块202由6片8-bit高速C2MOS(钟控互补金属氧化物半导体ClockComplementary Metal-Oxide-Semiconductor)，74VHC595芯片构成，其最高时钟速率为185MHz。来自可编程FPGA芯片201的6位串行混合数据D3[5..0]分别串行输入该6片74VHC595芯片后，在185MHZ移位时钟信号SCK0或SCK1的控制下进行串行移位，并且在SCK的8分频锁存信号LAT0或LAT1作用下锁存数据，完成串并转换和数据分离，产生最高频率可达185MHZ/8＝23.125MHz的8×6＝48位信号输出，该48位信号即是RGB显示数据R2[11..0]、G2[11..0]、B2[11..0]和扫描信号C2[11..0]。如此，LED数据扫描板200和LED数据扫描板100一样实现了支持六个通道的LED数据输出，每个通道包括RGB数据线各两位、扫描线6位，六个通道为36位数据线R2[11..0]、G2[11..0]、B2[11..0]，加上12位扫描线C2[11..0]，如图2所示，共48位信号输出。然而，由于FPGA芯片201采用串行模式，每8位混合RGB数据和/或扫描信号占用一个I/O接口，故其输出的串行混合数据D3[5..0]和移位控制信号SCK[1..0]、LAT[1..0]累计占用FPGA芯片201的I/O接口数量仅为10个。
由上可知，本实施例LED数据扫描板200中FPGA芯片201所占用的I/O接口数量为10个，明显少于现有技术LED数据扫描板100中FPGA芯片101所占用的48个I/O接口。因此，本实用新型实现了大幅度减少FPGA的I/O口用量，选用I/O口数相对较少的FPGA芯片代替I/O口数相对较多的FPGA芯片来完成同样的功能，并保证了数据输出频率和其它性能不变。
同时，本实用新型所述串行数据输入位线的数量和/或所述高速移位锁存器模块202所包括的高速串入并出移位锁存寄存器芯片数量和/或所述并行输出数据位线的数量可调整，以适应RGB数据和扫描信号的不同输出频率、改变通道RGB数据组数和/或调整所需扫描信号的位数。本实用新型还可以将74VHC595芯片改为其它适易的高速串入并出移位芯片来构成高速移位锁存寄存器模块202。
输出插座模块103，与图1完全相同，包括6个输出插座，用于分别接入高速移位锁存寄存器模块202输出的并行RGB数据R2[11..0]、G2[11..0]、B2[11..0]和扫描信号C2[12..0]，输出到LED显示。
外部设备104，与图1完全相同，包括存储器、通讯芯片、时钟芯片等，该外部设备104通过信号连接线10与可编程逻辑FPGA芯片201相连，用于向可编程逻辑FPGA芯片201提供原始RGB显示数据和视频控制信号。
综上所述，本实用新型通过可编程逻辑FPGA芯片串行输出RGB显示数据和扫描信号，利用高速移位锁存寄存器芯片的串入并出特性，大大降低了FPGA芯片I/O接口的使用数量，简化了LED数据扫描板的硬件设计，从而降低了LED数据扫描板的设计成本。
当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。
Claims (8)
1、一种LED数据扫描板，其特征在于，包括：
可编程逻辑芯片，用于生成多位串行混合数据，并且通过串行数据输出I/O口串行输出所述串行混合数据至高速移位锁存寄存器模块，所述串行混合数据包括混合RGB数据和/或扫描信号；
高速移位锁存寄存器模块，用于对所述串行混合数据进行串行移位、串并转换和数据分离以得到并行RGB数据和/或扫描信号，并且通过并行数据输出位线并行输出所述并行RGB数据和/或扫描信号。
2、根据权利要求1所述的LED数据扫描板，其特征在于，所述可编程逻辑芯片还进一步用于生成和输出移位时钟信号和锁存信号至高速移位锁存寄存器模块；高速移位锁存寄存器模块在所述移位时钟信号和锁存信号的控制下对串行混合数据进行串行移位、串并转换和数据分离以得到并行RGB数据和/或扫描信号。
3、根据权利要求2所述的LED数据扫描板，其特征在于，所述高速移位锁存寄存器模块包括若干个高速串入并出移位锁存寄存器芯片，每个高速串入并出移位锁存寄存器芯片通过一条串行数据输入位线与可编程逻辑芯片相连。
4、根据权利要求3所述的LED数据扫描板，其特征在于，所述串行数据输入位线的数量和/或所述高速移位锁存器所包括的高速串入并出移位锁存寄存器芯片数量和/或所述并行输出数据位线的数量可调整，以适应RGB数据和扫描信号的不同输出频率、改变通道RGB数据组数和/或调整所需扫描信号的位数。
5、根据权利要求4所述的LED数据扫描板，其特征在于，所述高速移位锁存寄存器模块包括6个最高时钟速率为185MHZ的8-bit C2MOS 74VHC595芯片，并且每个74VHC595芯片通过1条串行数据输入位线与可编程逻辑芯片相连；
所述可编程逻辑芯片生成并输出6位串行混合数据、2位移位时钟和2位锁存信号至高速移位锁存寄存器模块；其中，
所述每位串行混合数据包括若干位混合RGB数据和/或扫描信号，传输频率与移位时钟的传输频率相同；和/或
所述2位移位时钟和2位锁存信号均分为相同的两路输出至所述高速移位锁存寄存器模块以方便PCB设计。
6、根据权利要求5所述的LED数据扫描板，其特征在于，所述每位串行混合数据包括8位混合RGB数据和/或扫描信号；和/或
所述移位时钟传输频率为185MHz；
所述锁存信号为移位时钟的8分频。
7、根据权利要求6所述的LED数据扫描板，其特征在于，所述高速移位锁存寄存器模块在移位时钟和锁存信号的控制下对所述6位串行混合数据进行串行移位、串并转换和数据分离以得到48位最高传输频率可达23.125MHz的并行RGB数据和/或扫描信号。
8、根据权利要求1～7任意一项所述的LED数据扫描板，其特征还在于，进一步包括：外部设备模块和输出插座模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU200720171167XU CN201130518Y (zh) | 2007-12-03 | 2007-12-03 | 一种led数据扫描板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU200720171167XU CN201130518Y (zh) | 2007-12-03 | 2007-12-03 | 一种led数据扫描板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201130518Y true CN201130518Y (zh) | 2008-10-08 |
Family
ID=40018382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU200720171167XU Expired - Fee Related CN201130518Y (zh) | 2007-12-03 | 2007-12-03 | 一种led数据扫描板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201130518Y (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102542992A (zh) * | 2012-02-29 | 2012-07-04 | 四川虹视显示技术有限公司 | 一种显示屏行扫描驱动方法及平台 |
| CN102542991A (zh) * | 2012-02-29 | 2012-07-04 | 四川虹视显示技术有限公司 | 一种显示屏列扫描驱动方法及平台 |
| CN102629875A (zh) * | 2012-04-24 | 2012-08-08 | 广西大学 | 多摩川编码器的曼彻斯特编码的解码电路 |
| CN101754005B (zh) * | 2008-12-15 | 2013-03-06 | 康佳集团股份有限公司 | 一种数字视频信号转换装置及数字视频信号传输系统 |
| WO2013143203A1 (zh) * | 2012-03-31 | 2013-10-03 | 青岛海信信芯科技有限公司 | 液晶显示装置驱动系统和驱动方法 |
| CN101404135B (zh) * | 2008-11-03 | 2014-07-30 | 深圳市中庆光电显示科技开发有限公司 | 一种提高刷新速率的方法、扫描控制装置及显示系统 |
| CN108447436A (zh) * | 2018-03-30 | 2018-08-24 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法、显示装置 |
-
2007
- 2007-12-03 CN CNU200720171167XU patent/CN201130518Y/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101404135B (zh) * | 2008-11-03 | 2014-07-30 | 深圳市中庆光电显示科技开发有限公司 | 一种提高刷新速率的方法、扫描控制装置及显示系统 |
| CN101754005B (zh) * | 2008-12-15 | 2013-03-06 | 康佳集团股份有限公司 | 一种数字视频信号转换装置及数字视频信号传输系统 |
| CN102542992A (zh) * | 2012-02-29 | 2012-07-04 | 四川虹视显示技术有限公司 | 一种显示屏行扫描驱动方法及平台 |
| CN102542991A (zh) * | 2012-02-29 | 2012-07-04 | 四川虹视显示技术有限公司 | 一种显示屏列扫描驱动方法及平台 |
| CN102542991B (zh) * | 2012-02-29 | 2014-07-09 | 四川虹视显示技术有限公司 | 一种显示屏列扫描驱动方法及装置 |
| WO2013143203A1 (zh) * | 2012-03-31 | 2013-10-03 | 青岛海信信芯科技有限公司 | 液晶显示装置驱动系统和驱动方法 |
| CN103366691A (zh) * | 2012-03-31 | 2013-10-23 | 青岛海信电器股份有限公司 | 液晶显示装置驱动系统驱动方法 |
| US9218774B2 (en) | 2012-03-31 | 2015-12-22 | Hisense Hiview Tech Co., Ltd. | Driving system for LCD apparatus and method thereof |
| CN102629875A (zh) * | 2012-04-24 | 2012-08-08 | 广西大学 | 多摩川编码器的曼彻斯特编码的解码电路 |
| CN102629875B (zh) * | 2012-04-24 | 2015-09-16 | 广西大学 | 多摩川编码器的曼彻斯特编码的解码电路 |
| CN108447436A (zh) * | 2018-03-30 | 2018-08-24 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法、显示装置 |
| CN108447436B (zh) * | 2018-03-30 | 2019-08-09 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201130518Y (zh) | 一种led数据扫描板 | |
| CN209118266U (zh) | 接插件、接插组件、扫描卡、显示屏系统和显示控制卡 | |
| CN105141877B (zh) | 一种基于可编程器件的信号转换装置 | |
| CN102891813B (zh) | 支持多传输模式的以太网端口架构 | |
| CN103857106B (zh) | Led驱动电路及控制系统 | |
| CN201114910Y (zh) | 一种led驱动电路 | |
| CN1783330A (zh) | 存储元件 | |
| CN102427543B (zh) | 一种帧同步3d实时视频信息处理平台和处理方法 | |
| CN111063287B (zh) | 显示控制系统 | |
| CN106454187A (zh) | 一种具有Camera Link接口的FPGA系统 | |
| CN101217468A (zh) | 路由查表系统、三态内容寻址存储器和网络处理器 | |
| CN203086778U (zh) | Led驱动电路及控制系统 | |
| CN203573621U (zh) | Led灯板和led显示屏 | |
| CN102760402A (zh) | 一种led模块的信号接口电路及led显示装置 | |
| CN104658486A (zh) | 一种高兼容度led显示屏控制器 | |
| CN204948223U (zh) | 一种基于可编程器件的信号转换装置 | |
| CN208938622U (zh) | 一种led点阵驱动芯片 | |
| CN203456070U (zh) | Led显示驱动交互显示装置 | |
| CN202067262U (zh) | 用于并行存储器向多个串行接口并行传送数据的传输系统 | |
| CN202711245U (zh) | 基于pci-e总线的信号切换设备 | |
| CN109410830A (zh) | 一种led显示屏驱动电路 | |
| CN210983388U (zh) | 一种可一路转多路pci-e和pci总线接口的板卡 | |
| CN202018808U (zh) | 一种led信号接口配置电路 | |
| CN103927986B (zh) | 一种led高密度显示屏恒流驱动芯片 | |
| CN212341331U (zh) | 一种继电保护测试仪内部插件间的高速通讯电路模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081008 Termination date: 20111203 |