CN203456070U - Led显示驱动交互显示装置 - Google Patents

Abstract

本实用新型提供了一种LED显示驱动交互显示装置，通过配置两路并行的、带使能端的触发器，以锁存控制信号进行二次时序移位并延时作为时钟信号交替工作并向选择器输出当下输入的显示数据信号，选择器则以对原始及经二次时序移位后的锁存控制信号进行逻辑与运算后结果作为选择依据输出，从而实现了可对数据显示周期可进行无级分割和实现数据编码组合控制的交互显示目的，其可在数据显示要求中实现对显示时间宽度的控制，进而实现对显示周期的无级分割，可根据需求生成任意的分割间隔。输出通过本交互显示装置及方法可实现数据组合编码控制，在显示应用中可提高显示图像的刷新率和灰度等级表现。

Description

LED显示驱动交互显示装置

技术领域

本实用新型涉及LED显示驱动领域，尤其是指一种LED显示驱动交互显示装置。

背景技术

在数字显示控制中，灰度等级是由其数据位宽度表达的，如24位真彩图像，R/G/B三种颜色，每种颜色由8位数据构成，可表达256种灰度等级；随着显示技术发展的要求，如亮度调节，色空间转换，GAMMA校正等技术的需要，8位表述已不能满足实际要求，现每种颜色数据已向16位宽度扩展。

一、传统LED显示驱动装置如图1所示，该装置信号功能说明如下：

SCK：时钟信号的输入端，在上升沿时移位数据

SDI：串行数据输入端

SDO：串行数据输出端，可接到下一个芯片的SDI端

LE：数据锁存控制端，当LE为高电平时，串行数据送入锁存器，LE为低电平时，数据会被锁存。

/OE：输出使能控制端，当/OE为低电平时，即会启动OUT0-OUT15输出，但/OE为高电平时，OUT0-OUT15会被关闭。

使用传统LED显示驱动装置做为LED显示驱动芯片，一般采用占空比控制理论，简称为PWM控制（脉宽调制Pulse Width Modulation）。

二、传统LED显示驱动显示方法：

PWM控制实现机理说明如下：

使用SDI,SCK控制，根据每行级联驱动芯片要控制的LED发光管数目串行移入灰度数据中同一权重的数据位，构成一行数据；在完成送数后，使用LE信号锁存，触发已送入数据显示，接着送入新的权重数据位；在再次送数的同时，根据已完成送入数据在灰度等级表现中的权重，使用/OE低电平宽度控制要显示的时间间隔；如此多次循环，完成一行灰阶数据的完整显示。接着控制下一行的显示，实现扫描。其控制波形见图2所示。

以一个10位1/32分割比表现的数据格式为例说明如下：

数据位

D9

D8

D7

D6

D5

D4

D3

D2

D1

D0

周期数

位权重

16

8

4

2

1

1/2

1/4

1/8

1/16

1/32

32

PWM控制中，其串行移位送入一行数的时间就等于一个显示周期，以上波形若是表现32点LED单元板设计的控制时序，一行数据需32个时钟周期移位送入，若对显示周期进行1/32分割比时（PWM控制理论中称分割比为占空比），最小可生成1/32的占空比；图中对LSBn位在显示表现时使用1/16的占空比，/OE信号在控制时就要生成两个时钟周期的负脉冲，打开显示驱动芯片输出，其它30个时钟周期为高电平，关闭驱动芯片输出。对LSBn_1位在显示表现时使用1/32的占空比，/OE信号在控制时就要生成一个时钟周期的负脉冲，打开驱动芯片输出，其它31个时钟周期为高电平，关闭驱动芯片输出。这样就会在显示周期中出现空闲时间，同时所需要的显示周期数增加。如对使用1/32分割比的灰度等级数据表现，理论上只需要32个显示周期数，但因空闲时间也要占用显示周期，现其显示周期数=16+8+4+2+1+1+1+1+1+1=36；显示周期中会出现空闲时间，这也是PWM理论中为何称分割比为占空比的原因。对不同分割，使用PWM控制理论，其占用的空闲周期不同，分割比越小，占有的空闲周期越多，其显示效率越低，屏体亮度越低。

显示效率=理论显示周期数/PWM实际需要周期数

下面表格列出显示效率对应关系：

在PWM理论控制下，屏体图像刷新率计算公式如下：

图像刷新率=传送时钟频率/(显示周期数X每行级联点数X数据扫描行数)

在传送时钟频率和带载面积（带载面积=每行级联点数X数据扫描行数）固定时，要提高刷新率必须要减少在灰度等级数据表述格式中要完成一次完整显示所需要的显示周期数，只有使用更小的分割比；但在PWM控制理论下，占空比越小，显示效率越低，在1/128占空比时，显示效率只有57%。所以在现PWM控制中一般只使用1/32占空比。为了提高刷新率，在牺牲亮度情况下，也可使用1/64占空比模式。

三、传统LED显示驱动显示装置及方法存在的缺点：

3.1、不适合高阶灰度的表现及应用

在对16位灰度等级数据表述格式及扫描实现方式可以看出，完成一个16位数据显示，其需要的总显示周期数为：

总显示周期数=MSB数据显示周期数X倍频数+LSB数据的显示周期数

以传送时钟频率SCK使用20MHz频率,每行级联点数32点，数据扫描行数16行，采用1/32占空比，此时MSB数据显示周期数等于36为例，其可实现的图像刷新率为：

LSB数据刷新率=传送时钟频率/(显示周期数X每行级联点数X数据扫描行数)=20MHz/((36X64+6)X32X16)=16.9Hz

MSB数据刷新率=LSB数据刷新率X倍频数=16.9HzX64=1081Hz

LSB数据刷新率也为显示完整图像刷新率,即为图像帧扫描频率；图像帧为16.9Hz时，在屏体上反映就是低灰度数据抖动。随着带载面积的增大，图像刷新率将更低，将无法表现16位灰度等级数据。

3.2、/OE控制产生占空比，对显示驱动芯片使能/OE反应速度有要求

从PWM控制原理可以看出，在带载面积不变时，要实现高的刷新率，最有效的办法就是增大显示周期分割数，即减小占空比，若可使用1/256占空比，MSB数据显示周期数为11，此时数据刷新率为：

LSB数据刷新率=20MHz/((11X64+6)X32X16)=55Hz

MSB数据刷新率=55HzX64=3520Hz

若加快传送时钟频率，图像刷新率将可满足一般60Hz图像的显示，但问题是在1/32占空比实现时，以传送时钟频率SCK使用20MHz频率,每行级联点数32点为例，1/32占空比占用一个时钟周期宽度；一个时钟周期宽度为50ns,这就要求显示驱动芯片的/OE反应速度至少小于50ns,1/256占空比实现时,显示驱动芯片的/OE反应速度是1/32占空比的1/8，即为6.25ns；现传统16位恒流LED驱动器/OE反应速度一般都要大于70ns；在使用1/32占空比情况下，在控制系统不做补偿处理时，低灰已不能有效表现，在屏体上的表现就是低灰不起灰。为解决/OE反应速度，就要开发/OE反应速度更快的显示驱动IC。提高/OE反应速度，接着出现的问题是LED显示单元板PCB上一般可稳定传送的时钟频率SCK不能超过30MHz频率；若产生10ns占空比控制，就至少需要50MHz时钟频率来控制。

3.3、使用占空比控制，损失亮度

使用占空比控制理论，显示周期分割比越小，占有的空闲周期越多，其显示效率越低，屏体亮度越低。1/64以下的占空比，已不适合应用到PWM对传统16位恒流LED驱动器的控制。

3.4、带载面积有限

对传统LED显示驱动显示装置使用占空比控制，采用重复送数，10位数据要送36次才可完成一次对灰阶数据的完整叠加显示表现。16bits数据要使用36X64+6=2310次才可完成一次完整叠加显示表现。带载面积不能过大，不然显示图像刷新率就很低。

实用新型内容

本实用新型的目的在于克服了上述缺陷，提供一种可对数据显示周期进行无级分割和实现数据编码组合控制的LED显示驱动交互显示装置。

本实用新型的目的是这样实现的：

本实用新型的有益效果在于提供了一种LED显示驱动交互显示装置，通过配置两路并行的、带使能端的触发器，以锁存控制信号进行二次时序移位并延时作为时钟信号交替工作并向选择器输出当下输入的显示数据信号，选择器则以对原始及经二次时序移位后的锁存控制信号进行逻辑与运算后结果作为选择依据输出，从而实现了可对数据显示周期可进行无级分割和实现数据编码组合控制的交互显示目的，其可在数据显示要求中实现对显示时间宽度的控制，进而实现对显示周期的无级分割，可根据需求生成任意的分割间隔。输出通过本交互显示装置及方法可实现数据组合编码控制，在显示应用中可提高显示图像的刷新率和灰度等级表现。

附图说明

下面结合附图详述本实用新型的具体结构

图1为现有技术中传统LED显示驱动装置架构示意图；

图2为现有技术中传统LED显示驱动控制波形图；

图3为本实用新型的LED显示驱动交互显示装置架构示意图；

图4为本实用新型的LED显示驱动交互方法控制波形图。

具体实施方式

为详细说明本实用新型的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。

请参阅图3，本实施方式提供了一种LED显示驱动交互显示装置，它包括第一数据寄存器FD1、第二数据寄存器FD2、逻辑与运算器AND1、第一延时器B1、反相器B3、第一触发器FDE#0、第二触发器FDE#1、选择器MUX及第二延时器B2，并设有锁存控制信号LE、时钟信号SCK和显示数据信号q三路信号输入。

上述器件的功能实现说明如下：

其中，第一数据寄存器FD1、第二数据寄存器FD2均包括数据输入端Q、锁存控制端CE、时钟输入端C及输出端。本实施例中，第一数据寄存器FD1、第二数据寄存器FD2在时钟输入端为上升沿进行数据锁存。

所述逻辑与运算器AND1包括两个信号输入端及一个信号输出端。

所述第一触发器FDE#0、第二触发器FDE#1均包括数据输入端Q、时钟输入端C、使能端CE及数据输出端。在本实施例中，将第一触发器FDE#0、第二触发器FDE#1设定为当时钟输入端为上升沿进行数据锁存，而使能端CE输入信号在高电平时才能进行锁存操作。

所述选择器MUX包括两个信号输入端Q0、Q1、一个信号输出端Q’及选择端MUX。本实施例中，当MUX端口为低电平时，将Q0端口信号送至Q’端；当MUX端口为高电平时，将Q1端口信号送至Q’端。

所述第一数据寄存器FD1、第二数据寄存器FD2的时钟输入端C接入时钟信号SCK，第一数据寄存器FD1的锁存控制端Q接入锁存控制信号LE、输出端连接第二数据寄存器FD2的锁存控制端Q，第二数据寄存器FD2的输出端一路连接至逻辑与运算器AND1的其中一个信号输入端，另一路通过第二延时器B2后分别连接第一触发器FDE#0及第二触发器FDE#1的时钟输入端C；所述逻辑与运算器AND1的另一个信号输入端接入锁存控制信号LE，逻辑与运算器AND1的信号输出端输出逻辑运算后锁存控制信号SEL_B通过第一延时器B1后连接选择器MUX的选择端；所述第一触发器FDE#0、第二触发器FDE#1的数据输入端Q接入显示数据信号q，两者的使能端CE接入锁存控制信号LE且于第一触发器FDE#0接入锁存控制信号LE前设置有一反相器B3（根据电路设计的不同，也可将该反相器B3设置在第二触发器FDE#1接入锁存控制信号LE之前），两者的数据输出端分别连到选择器MUX的两个信号输入端上。

所述第一数据寄存器FD1、第二数据寄存器FD2根据输入时钟输入端C的时钟信号SCK电平不同而锁存或输出对应输入锁存控制端的信号，即工作时，输入的锁存控制信号LE其中一路经过两个数据寄存器FD1和FD2，在使用外部输入时钟信号SCK的控制下发生移位操作，生成信号第一次移位锁存控制信号LE′和第二次移位锁存控制信号LE″。

第二触发器FDE#1以第二数据寄存器的输出经延时器B2延时后的第二次移位锁存控制信号LE″作为时钟信号，根据其时钟沿对寄存器数据进行存储，进而随着信号电平轮流将显示数据信号Q0/Q1输出至选择器MUX。

逻辑与运算器则对第二数据寄存器输出的第二次移位锁存控制信号LE''和移位前的锁存控制信号LE的另一路LE_B进行逻辑与运算后输出，经第一延时器B1延时后作为选择器MUX的依据选择对应输出第一触发器FDE#0或第二触发器FDE#1输出的显示数据信号Q0/Q1。

可见，本实用新型方案的最大特点在于，每位数据存储及输出使用两路并行寄存器结构（第一触发器FDE#0、第二触发器FDE#1）；可根据锁存控制信号LE选择对不同的寄存器进行写入及输出操作。

在控制输入时，第一数据寄存器FD1的Q端口输入的数据锁存信号LE要比输入数据有效起始点提前两个时钟沿；在数据锁存信号LE高电平宽度小于2个时钟信号SCK沿宽度时，选择第一触发器FDE#0，内部电路组合控制在输入数据有效起始点时用第二次移位锁存控制信号LE”时钟沿写入第一触发器FDE#0，且选择器MUX立即输出显示第一触发器FDE#0数据Q0；在数据锁存信号LE高电平宽度大于2个时钟信号SCK沿宽度时，此时将超越数据有效起始点，选择第二触发器FDE#1，内部电路组合将控制在输入数据有效起始点用LE”时钟沿写入第二触发器FDE#1，且选择器MUX立即输出显示第二触发器FDE#1数据Q1，保持第二触发器FDE#1数据Q1显示到数据锁存信号LE电平变低时，内部电路组合将控制切换到第一触发器FDE#0，显示第一触发器FDE#0数据。因此，根据控制数据锁存信号LE输入电平宽度，可实现输入显示数据信号q进行高速交互显示。

综上可见，基于上述结构，可通过数据锁存信号LE对整个装置的显示周期进行脉宽调制控制，在数据有效起始点后插入输入数据要显示的时间宽度，此宽度可任意控制，可做到对显示周期的无级分割；在脉宽调制时，LE高电平宽度不会小于1个SCK时钟宽度，将不存在通讯脉宽限制。

输出数据要显示的时间宽度，通过数据锁存信号LE脉宽调制，同显示驱动芯片的使能信号/OE无关。显示切换速度只同内部逻辑反应速度有关，同显示驱动芯片的使能信号/OE无关。保留了显示驱动芯片使能信号/OE特性，可实现对输出的有效关断。OE状态标志设为1时，系统进入OE状态，通过LE脉宽调制，可对显示驱动芯片的/OE使能端控制，其内部触发实现在LE”时钟沿位置，此时置OE为高电平，OUTn输出关闭。

在控制应用时，输入一个高位数据后，可连续输入一个以上的低位数据，此时根据数据锁存信号LE脉宽调制，在显示完低位数据后，立即切换去显示已输入的高位数据，此时高位数据占用低位数据的传送周期来实现显示；在对灰阶数据格式表述实现时，可实现内部高速交互显示的组合编码控制；内部将不生成空闲周期，可减少高位数据的传送周期数，有效提高控制器带载范围。

内部控制是在输入数据有效起始点时通过时钟沿完成，在其后可插入空闲时钟或让时钟等待，可对显示周期做拉伸处理,可保证显示周期等长及插入显示补偿时间。

输出模块使用外部数据锁存信号LE信号控制，在一个显示周期中只送入一次数据，解决了因对显示周期分割太细，数据不能有效输入的瓶颈问题，增加了输出带宽，可减少对内部数据输入存储器的读取次数。

控制波形图及内部产生信号见图4所示。

本实用新型技术对应背景技术所达到的有益效果在于：

1、本实用新型控制机理在LED显示系统内部可实现对显示周期的无级分割；可根据需求对显示周期实现任意的分割间隔，满足更小数据分割的控制需求应用。无级分割的实现，分割比已同显示驱动芯片无关，只同控制系统可产生的最小分割单位及16位灰阶表述格式及实现方法有关。

2、上述硬件结构可在实现灰度等级数据表述格式时，可使用组合控制编码结构，内部做到无空闲周期。所谓的组合控制编码技术，即对高/低位数据在内部做高速交互显示技术，高位数据可占用低位数据的传送时间完成显示，在内部将不产生空闲周期，使用更小分割比时将不影响亮度。

3、本实用新型可使用不同显示周期分割及方法，实现16位灰度等级数据格式表述实现，提高完整图像刷新率。

下两个表显示了不同分割比的16位灰阶等级表述格式，以及对应周期数及倍频数。

以传送时钟频率SCK使用20MHz频率,每行级联点数32点，数据扫描行数16行，采用1/256占空比为例，此时MSB数据显示周期数等于16，倍频数为16为例，其可实现的图像刷新率为：

图像帧=LSB数据刷新率=传送时钟频率/(显示周期数X倍频数X每行级联点数X数据扫描行数)=20MHz/(16X16X32X16)=152.6Hz

MSB数据刷新率=LSB数据刷新率X倍频数=152.6HzX16=2432Hz

此时图像帧已是PWM控制时使用1/64占空比的9倍。

若采用1/512占空比，此时MSB数据显示周期数等于16，倍频数为8为例，其可实现的图像刷新率为：

图像帧=LSB数据刷新率=20MHz/(16X16X32X8)=305.2Hz

MSB数据刷新率=305.2HzX8=2432Hz

此时图像帧已比用1/256分割比提高了2倍，已远大于60HZ图像显示的要求，可加大带载面积。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (3)

1.一种LED显示驱动交互显示装置，其特征在于：它包括第一数据寄存器、第二数据寄存器、逻辑与运算器、第一延时器、反相器、第一触发器、第二触发器、选择器及第二延时器，并设有锁存控制信号、时钟信号和显示数据信号三路信号输入； 

所述第一数据寄存器、第二数据寄存器均包括锁存控制端、时钟输入端及输出端； 

所述逻辑与运算器包括两个信号输入端及一个信号输出端； 

所述第一触发器、第二触发器均包括数据输入端、时钟输入端、使能端及数据输出端； 

所述选择器包括两个信号输入端、一个信号输出端及选择端； 

所述第一数据寄存器、第二数据寄存器的时钟输入端接入时钟信号，第一数据寄存器的锁存控制端接入锁存控制信号、输出端连接第二数据寄存器的锁存控制端，第二数据寄存器的输出端一路连接至逻辑与运算器的其中一个信号输入端，另一路通过第二延时器后分别连接第一触发器及第二触发器的时钟输入端；所述逻辑与运算器的另一个信号输入端接入锁存控制信号，信号输出端通过第一延时器后连接选择器的选择端；所述第一触发器、第二触发器的数据输入端接入显示数据信号，两者的使能端接入锁存控制信号且于第一触发器或第二触发器接入锁存控制信号前设置有一反相器，两者的数据输出端分别连到选择器的两个信号输入端上； 

所述第一数据寄存器、第二数据寄存器根据输入时钟输入端的时钟信号电平不同而锁存或输出对应输入锁存控制端的信号；所述逻辑与运算器对第二数据寄存器输出的信号和锁存控制信号进行逻辑与运算后输出；所述第一触发器、第二触发器以第二数据寄存器的输出经延时后的信号作为时钟信号，随着信号电平轮流将显示数据信号输出；所述选择器根据逻辑与运算器的输出经延时后的信号作为依据选择输出第一触发器或第二触发器的显示数据信号。 

2.如权利要求2所述的LED显示驱动交互显示装置，其特征在于：所述第一数据寄存器、第二数据寄存器在时钟输入端为上升沿进行数据锁存；将所 述第一触发器、第二触发器当时钟输入端为上升沿进行数据锁存，当使能端输入信号在高电平时才能进行锁存操作；所述选择器当选择端为低电平时，将第一触发器信号送至信号输出端；当选择端为高电平时，将第二触发器信号送至信号输出端。 

3.如权利要求1或2所述的LED显示驱动交互显示装置，其特征在于：所述第一触发器接入锁存控制信号前设置有一反相器。 

Images