CN116863878A - 一种mini LED系统双线传输方法及其实现芯片结构 - Google Patents

Abstract

本发明公开了一种mini LED系统双线传输方法及其实现芯片结构，主要解决单线信号传输驱动端口少，需要芯片数量多，成本偏高的问题。本发明通过对时钟信号DCLK的高电平进行延时计数，来区分当前DCLK的高电平是正常发送数据的高电平还是用于指令的高电平。如果DCLK的高电平持续时间长于设定值则被认为当前为指令区，对SDI信号具备上升沿的脉冲进行转发。同步的对SDI的脉冲进行计数，不同的计数结果对应不同的指令。最后在DCLK的下降沿处输出指令。本发明用于mini LED背光系统不仅可以在大幅减少LED驱动芯片，同时还可以用单面PCB板布线来实现mini LED驱动系统，大幅降低驱动系统的成本。

Description

一种mini LED系统双线传输方法及其实现芯片结构

技术领域

本发明属于集成电路技术领域，具体地说，是涉及一种mini LED系统双线传输方法及其实现芯片结构。

背景技术

LED（发光二极管）具有寿命长、发光效率高、亮度高、快速开关、高动态对比显示、色域广等优点被广泛应用在显示领域。mini LED越来越广泛的被用于做液晶显示的矩阵式背光驱动。目前mini LED背光分为AM（主动矩阵式）驱动和PM（被动矩阵式）驱动两种方式。

其中AM（主动矩阵式）驱动大多采用单线传输图像数据的方案，如专利202210096048.1和专利202210703199.9，但单线传输图像数据的传输速率难以超过1MHz，具有数据传输速率慢的缺点，这会导致芯片的通道数少和芯片级联数少，从而需要多组并联的方式来扩展驱动LED的数量，难以满足日益增长的mini LED多分区的需求。

现有技术专利202210703199.9虽然提出了一种用于mini LED 背光的双线传输方案，但其传输线功能是独立的，分为高速单向传输线和低速双向传输线，其中高速单向传输线负责发送地址和传输图像数据，低速双向传输线负责初始化和时钟校准。可以看出数据量最大的图像数据是采用高速单向传输线的单线传输的。导致其具有图像数据传输速率慢的缺点。

专利202111661105.8提出了时钟可控的LED双线数据传输显示方法及实现电路，该专利的指令码实现方式是信号线高电平期间对时钟脉冲计数的方式来实现，该实现方式使得发送连续的数据1存在问题，因为发送连续的数据1时信号线会维持高电平持续多个时钟脉冲。所以专利需要对发送数据作处理，每位数据必须包括高电平和低电平的脉冲形式，如此提高了信号线发送数据的频率，增加干扰。如图1所示，PM（被动矩阵式）驱动的LED驱动芯片大多是采用4线的SPI协议来实现数据传输，包括信号输入引脚SDI、时钟引脚SCLK、片选信号CS和信号输出引脚SDO。该结构的数据传输速率在25MHz以上，一般单颗芯片的LED驱动端口远比AM驱动的多。同时现有技术中为增加芯片功能和改善性能，增加了如芯片使能EN和垂直同步信号Vsync等信号引脚，这增加了信号线数量，增加PCB（Printed CircuitBoard，印刷电路板）布线复杂度，导致需要多面PCB布线，这就增加了系统PCB驱动板成本。图2所示为现有技术的用于LED显示的3线信号传输，包括信号输入引脚SDI、时钟引脚SCLK和锁存信号LE，还有有个信号输出引脚SDO，该引脚用于信号级联，一般不返回控制器。可以看出该信号传输方式只是比4线SPI少了一个SDO信号返回而已，并没有太多的简化。

现有专利201910430233.8采用SDI和CLK信号省去了锁存信号引脚LE，但是LED驱动芯片仍然存在SDI、CLK和OE 三根信号线。且其在时钟端口CLK为高电平期间直接对数据输出端口的脉冲计数。没有延时单元，容易出现计数错误。而且该专利没有定义指令转发功能，不能很好的实现双线传输的功能。

AM（主动矩阵式）驱动主要优点是可以单面PCB布线，由于大多采用单线信号传输，驱动端口少，需要芯片数量极多，所以成本仍然偏高。而PM（被动矩阵式）驱动系统由于布线复杂，需要多面PCB板布线，虽然减少了芯片数量但是增加的PCB板成本，系统成本较高。

发明内容

本发明的目的在于提供一种mini LED系统双线传输方法及其实现芯片结构，主要解决单线信号传输驱动端口少，需要芯片数量多，成本偏高的问题。

为实现上述目的，本发明采用的技术方案如下：

一种mini LED系统双线传输方法，包括如下步骤：

S1，LED驱动芯片在时钟信号DCLK经过上升沿变为高电平后使能内部时钟电路输出用于延时计时的内部时钟信号，LED驱动芯片的延时单元根据时钟DCLK的高电平进行延时计数，延时结束后，当时钟信号DCLK的高电平持续时间大于设定值后，输出指令区标志信号w1有效信号；

S2，在指令区标志信号w1有效期间LED驱动芯片的指令转发单元和指令解码单元同时使能；指令转发单元将信号输入SDI具备上升沿的脉冲信号转发到信号输出SDO端，指令区标志信号内无上升沿的SDI高电平不作转发；

S3，指令解码单元使能后开始对信号输入SDI的上升沿或下降沿进行计数；不同的计数值代表不同的指令；LED驱动芯片的结束单元在时钟DCLK的下降沿发出结束信号，清除指令区标志信号，同时输出解码后的指令。

基于上述方法，本法明还提供了一种mini LED系统双线传输方法的实现芯片结构，包括输入端作为信号输入SDI端口的缓冲器U2、输入端作为时钟输入DCLK端口的缓冲器U3、输出端作为信号输出SDO端口的三态缓冲器U5、输出端作为时钟输出DCLKO端口的输出缓冲器U6、缓冲器U4、三态缓冲器U1、时钟电路U10、延时电路U11、指令解码模块U12、信号处理模块U13、二选一选择器U0、二选一选择器U7、移位寄存器U8和锁存器与寄存器U9；

输入信号SDI经过缓冲器U2后分别接到二选一选择器U0的一个输入端、指令解码模块U12和信号处理模块U13；

时钟信号DCLK经过缓冲器U3后分别接到二选一选择器U0的一个输入端、指令解码模块U12、信号处理模块U13、移位寄存器U8、时钟电路U10、延时电路U11和输出缓冲器U6；

信号处理模块U13的输出接到二选一选择器U7的一个输入端，信号处理模块U13的另一个输入接到指令解码模块U12；

时钟电路U10接到延时电路U11，延时电路U11输出指令区标志信号w1接到指令解码模块U12、信号处理模块U13和二选一选择器U7的控制端；

指令解码模块U12接收输入信号SDI的缓冲信号和指令区标志信号w1，分别输出锁存信号指令组LAn到锁存器和寄存器U9、输出数据回传控制信号SBen到三态缓冲器U1的控制端、三态缓冲器U5的控制端和二选一选择器U0的控制端，同时输出垂直同步信号Vsync和芯片使能信号EN；

时钟电路U10根据时钟信号DCLK的时钟信息得到相应的延时计数脉冲，并输出到延时电路U11，时钟信号DCLK的高电平到来时，延时电路U11触发计时，在DCLK持续高电平期间根据时钟电路输出的延时计数脉冲进行计时，当计时达到设定值后说明DCLK的高电平时间较长为指令脉冲，输出指令区标志信号w1，并在DCLK下降沿处结束指令区标志信号w1；

延时电路U11输出的指令区标志信号w1还接到信号处理模块U13和二选一选择器U7的控制端，指令区标志信号w1无效时，二选一选择器U7输出为移位寄存器U8的输出；指令区标志信号w1有效时，二选一选择器U7输出为信号处理模块U13的输出；

二选一选择器U7的输出接到三态缓冲器U5的输入端，三态缓冲器U5输出到LED驱动芯片的输出信号SDO引脚，三态缓冲器U5的控制端接回传使能Sben；

SDO引脚信号接到缓冲器U4，缓冲器U4输出接到二选一选择器U0的另一输入端，二选一选择器U0的一输入端接到缓冲器U2的输出端，二选一选择器U0的输出端接到移位寄存器U8的一个输入端；移位寄存器U8的输出除了接到U7的一输入端外还接到三态缓冲器U1的输入端；二选一选择器U0和三态缓冲器U1的控制端都接到指令解码模块输出的回传指令SBen。

基于上述方法，本法明还提供了一种mini LED系统双线传输方法的实现芯片结构，包括输入端作为信号输入SDI端口的缓冲器U2、输入端作为时钟输入DCLK端口的缓冲器U3、输出端作为信号输出SDO端口的缓冲器U25、输出端作为时钟输出DCLKO端口的输出缓冲器U6、时钟电路U10、延时电路U11、指令解码模块U12、信号处理模块U13、二选一选择器U7、移位寄存器U8和锁存器与寄存器U9；

输入信号SDI经过缓冲器U2后直接接到移位寄存器U8的输入端；

时钟信号DCLK经过缓冲器U3后分别接到二选一选择器U0的一个输入端、指令解码模块U12、信号处理模块U13、移位寄存器U8、时钟电路U10、延时电路U11和输出缓冲器U6；

信号处理模块U13的输出接到二选一选择器U7的一个输入端，信号处理模块U13的另一个输入接到指令解码模块U12；

时钟电路U10接到延时电路U11，延时电路U11输出指令区标志信号w1接到指令解码模块U12、信号处理模块U13和二选一选择器U7的控制端；

指令解码模块U12接收输入信号SDI的缓冲信号和指令区标志信号w1，输出垂直同步信号Vsync和芯片使能信号EN；

时钟电路U10根据时钟信号DCLK的时钟信息得到相应的延时计数脉冲，并输出到延时电路U11，时钟信号DCLK的高电平到来时，延时电路U11触发计时，在DCLK持续高电平期间根据时钟电路输出的延时计数脉冲进行计时，当计时达到设定值后说明DCLK的高电平时间较长为指令脉冲，输出指令区标志信号w1，并在DCLK下降沿处结束指令区标志信号w1；

延时电路U11输出的指令区标志信号w1还接到信号处理模块U13和二选一选择器U7的控制端，指令区标志信号w1无效时，二选一选择器U7输出为移位寄存器U8的输出；指令区标志信号w1有效时，二选一选择器U7输出为信号处理模块U13的输出；

二选一选择器U7的输出接到缓冲器U25的输入端，缓冲器U25输出到LED驱动芯片的输出信号SDO引脚。

与现有技术相比，本发明具有以下有益效果：

（1）本发明提出的一种mini LED系统双线传输方法及其实现芯片结构，使得LED系统可以采用双线传输方案来替代如4线SPI等多线传输方案，同时还可以实现多种控制功能从而省掉如使能和垂直同步信号等多根控制线。在减少LED驱动芯片的引脚的同时，极大的简化LED系统，使得LED系统可以实现单面PCB板布线。极大的降低LED系统的成本。

（2）本发明创造性的采用自定义的双线传输方案，可以方便地集成各种指令功能，大幅简化LED系统。而且双向传输具有较高的数据传输速率，可以大幅增加芯片的LED驱动端口。用于mini LED背光系统不仅可以在大幅减少LED驱动芯片，同时还可以用单面PCB板布线来实现mini LED 驱动系统，大幅的降低mini LED驱动系统的成本，而且性能更出色。本发明的LED驱动芯片同时具备AM驱动和PM驱动的优点，使得mini LED背光驱动系统更简单，成本更降低，性能更优。

附图说明

图1为现有技术的mini LED矩阵式背光系统示意图。

图2为现有技术的LED显示系统示意图。

图3为本发明的一种mini LED系统双线传输方法应用的一种mini LED矩阵式背光系统示意图。

图4为本发明双线传输实现方法的流程图。

图5为本发明-实施例2中的一种mini LED系统双线传输方法的实现芯片结构图。

图6为本发明-实施例3中的一种mini LED系统双线传输方法的实现芯片结构图。

图7为本发明双线传输实现方法的一种输入输出波形图。

图8为本发明双线传输实现方法的另一种输入输出波形图。

图9为本发明双线传输实现方法的又一种输入输出波形图

具体实施方式

下面结合附图说明和实施例对本发明作进一步说明，本发明的方式包括但不仅限于以下实施例。

实施例1

如图3所示，本发明的一种mini LED系统双线传输方法应用的一种mini LED矩阵式背光系统。其中LED驱动芯片只有两根信号线输入，为信号输入引脚SDI和时钟输入引脚DCLK。而且LED驱动芯片具有两个引脚输出，分别为信号输出引脚SDO和时钟输出引脚DCLKO。可以发现这两个输出刚好可以接到下一颗LED驱动芯片的信号输入引脚SDI和时钟输入引脚DCLK。

现有LED显示系统通常的采用时钟信号的上升沿来采集数据，时钟信号的默认初始状态为低电平。本实施例沿用时钟信号默认初始状态为低电平，采用上升沿来采集数据的方式来说明本实施例的双线传输方法。

如图4所示，本发明的LED系统双线传输方法首先利用LED驱动芯片的解码使能单元在时钟DCLK经过上升沿变为高电平后使能内部时钟电路输出用于延时计时的内部时钟信号，LED驱动芯片的延时单元根据时钟DCLK的高电平进行延时计数，延时结束后，当时钟信号DCLK的高电平持续时间大于设定值后，输出指令区标志信号w1有效信号。

在指令区标志信号w1有效期间，LED驱动芯片的指令转发单元和指令解码单元同时使能。指令转发单元将信号输入SDI具备上升沿的脉冲信号转发到信号输出SDO端，指令区标志信号内无上升沿的SDI高电平不作转发。指令解码单元使能后开始对信号输入SDI的上升沿或下降沿进行计数。不同的计数值代表不同的指令。LED驱动芯片的结束单元在时钟DCLK的下降沿发出结束信号，清除指令区标志信号，同时输出解码后的指令。

本方法在解码使能单元后增加延时单元，以确认当前时钟信号DCLK的高电平是否为指令区，如果时钟信号DCLK的高电平持续时间大于采集SDI数据时DCLK的高电平脉冲宽度，且超过设定值，则被认为这时时钟信号DCLK发送的是指令，否则被认为正常发送数据的时钟信号。在DCLK和SDI传输数据时不可避免的会出现SDI信号在DCLK高电平期间由低变高，如果没有延时单元，则会出现误解码的情况。增加延时单元同时还解决了SDI指令脉冲转发的问题。正常情况下SDO的输出是与时钟DCLK的上升沿或下降沿同步的，即在时钟DCLK的上升沿或下降沿处才输出SDO信号。但是在指令区间，时钟DCLK维持高电平，不能输出SDO信号。增加延时单元后，可以判断出当前DCLK高电平是否为指令区。如为指令区则延时单元输出指令区标志信号w1，在此期间SDO转发输入信号SDI具备上升沿的脉冲。如此在指令期间SDI的指令脉冲可以迅速无延时的传输到下级驱动芯片，从而级联的每颗LED驱动芯片都可以同步地接收到指令信息。如上所述本发明的双线传输方法可以实现同步传输指令信息的功能，实现传输使能信号EN、垂直同步信号Vsync和片选信号CS的功能。

本发明通过对时钟信号DCLK的高电平进行延时计数，来区分当前DCLK的高电平是正常发送数据的高电平还是用于指令的高电平。如果DCLK的高电平持续时间长于设定值则被认为当前为指令区，对SDI信号具备上升沿的脉冲进行转发。同步的对SDI的脉冲进行计数，不同的计数结果对应不同的指令。最后在DCLK的下降沿处输出指令。

实施例2

如图5所示，一种mini LED系统双线传输方法的实现芯片结构，包括输入端作为信号输入SDI端口的缓冲器U2、输入端作为时钟输入DCLK端口的缓冲器U3、输出端作为信号输出SDO端口的三态缓冲器U5、输出端作为时钟输出DCLKO端口的输出缓冲器U6、缓冲器U4、三态缓冲器U1、时钟电路U10、延时电路U11、指令解码模块U12、信号处理模块U13、二选一选择器U0、二选一选择器U7、移位寄存器U8和锁存器与寄存器U9。

输入信号SDI经过缓冲器U2后分别接到二选一选择器U0的一个输入端、指令解码模块U12和信号处理模块U13。

时钟信号DCLK经过缓冲器U3后分别接到二选一选择器U0的一个输入端、指令解码模块U12、信号处理模块U13、移位寄存器U8、时钟电路U10、延时电路U11和输出缓冲器U6。

信号处理模块U13的输出接到二选一选择器U7的一个输入端，信号处理模块U13的另一个输入接到指令解码模块U12。

时钟电路U10接到延时电路U11，延时电路U11输出指令区标志信号w1接到指令解码模块U12、信号处理模块U13和二选一选择器U7的控制端。

指令解码模块U12接收输入信号SDI的缓冲信号和指令区标志信号w1，分别输出锁存信号指令组LAn到锁存器和寄存器U9、输出数据回传控制信号SBen到三态缓冲器U1的控制端、三态缓冲器U5的控制端和二选一选择器U0的控制端，同时输出垂直同步信号Vsync和芯片使能信号EN。其中锁存信号指令组LAn包含多个锁存指令，如数据锁存和寄存器锁存等指令。

时钟电路U10根据时钟信号DCLK的时钟信息得到相应的延时计数脉冲，并输出到延时电路U11，时钟信号DCLK的高电平到来时，延时电路U11触发计时，在DCLK持续高电平期间根据时钟电路输出的延时计数脉冲进行计时，当计时达到设定值后说明DCLK的高电平时间较长为指令脉冲，输出指令区标志信号w1，并在DCLK下降沿处结束指令区标志信号w1。指令解码模块U12接收到指令区标志信号w1有效时开始对SDI信号脉冲的上升沿或下降沿计数，得到相应的指令，如指令区内2个SDI脉冲为数据锁存指令，4个SDI脉冲为垂直同步指令等，并在指令区标志信号w1结束时输出对应的指令。

延时电路U11输出的指令区标志信号w1还接到信号处理模块U13和二选一选择器U7的控制端，指令区标志信号w1无效时，二选一选择器U7输出为移位寄存器U8的输出；指令区标志信号w1有效时，二选一选择器U7输出为信号处理模块U13的输出。

二选一选择器U7的输出接到三态缓冲器U5的输入端，三态缓冲器U5输出到LED驱动芯片的输出信号SDO引脚，三态缓冲器U5的控制端接回传使能Sben。

正常传输图像数据时，SDO输出的内容为移位寄存器U8的输出内容，实现图像数据的串行传输功能。当发送指令时，SDO输出的内容为SDI具备上升沿的脉冲信号。SDI处理模块U13处理的内容为指令区标志信号上升沿时如果SDI为低电平，则直接输出SDI信号，如果SDI为高电平，则强制输出低电平，直到SDI下降沿到来，然后转发SDI脉冲信号。SDI处理的内容也可以设计为将SDI的具备上升沿信息的脉冲信号取上升沿脉冲输出，如图9所示的效果。

为了说明本实施例的指令解码的扩展功能，本发明图5还展示了数据回传电路，如图5所示，SDO引脚信号接到缓冲器U4，缓冲器U4输出接到二选一选择器U0的另一输入端，二选一选择器U0的一输入端接到缓冲器U2的输出端，二选一选择器U0的输出端接到移位寄存器U8的一个输入端；移位寄存器U8的输出除了接到U7的一输入端外还接到三态缓冲器U1的输入端；二选一选择器U0和三态缓冲器U1的控制端都接到指令解码模块输出的回传指令SBen。当回传指令SBen有效时，使三态缓冲器U5输出高阻态，二选一选择器U0选择缓冲器U4的输出送到移位寄存器U8，然后移位寄存器U8的输出通过三态缓冲器U1输出到信号输入引脚SDI，如此实现数据回传功能。值得说明的是指令解码的输出有锁存输出和瞬时输出两种类型，如锁存信号和垂直同步信号为瞬时输出类型，在DCLK下降沿处输出脉冲信号。而使能信号EN和输出回传使能SBen为锁存输出类型，除非接收到复位或清除指令，否则一直维持使能状态。这些指令功能可根据需求调整，不能作为限定本发明范围的依据。

实施例3

如图6所示，一种mini LED系统双线传输方法的实现芯片结构，包括输入端作为信号输入SDI端口的缓冲器U2、输入端作为时钟输入DCLK端口的缓冲器U3、输出端作为信号输出SDO端口的缓冲器U25、输出端作为时钟输出DCLKO端口的输出缓冲器U6、时钟电路U10、延时电路U11、指令解码模块U12、信号处理模块U13、二选一选择器U7、移位寄存器U8和锁存器与寄存器U9。相对于实施例2的实现方式，本实施例减少了三态缓冲器U1、二选一选择器U0、缓冲器U4和控制端SBen，而且三态缓冲器U5调整为缓冲器U25。连接关系调整为信号输入SDI经过缓冲器U2缓冲后，直接接到移位寄存器U8的输入端。除了器件减少部分的连接，其他连接与实施例2所示相同，而且双线传输实现方式相同，这里不作累述。该实施例是适用于对于不需要数据回传功能的场合。

图7所示为本发明双线传输实现方法的一种输入输出波形图。图中DCLK和SDI为LED驱动芯片的时钟信号输入和数据信号输入端口波形。SCLKO和SDO是LED驱动芯片的时钟信号输出和数据信号输出的端口波形。w1为芯片内部的指令区标志信号，高电平为有效信号。指令为芯片内部的各指令输出，图示中指令输出为脉冲类型指令。在发送图像数据期间，时钟DCLK发送规律的时钟脉冲，数据信号SDI在时钟DCLK上升沿处发送数据。从指令区开始往左数每一个DCLK上升沿发送一位数据。数据采用高位数据先发的原则，最高位Dn先发，最低位D0在指令区的DCLK脉冲上升沿t0时刻发送，如图7所示发送的是100...01001数据。图中tp0为发送数据时DCLK的高电平脉冲宽度，LED驱动芯片的时钟电路会记录该脉冲宽度。在DCLK的每个脉冲高电平都是触发延时电路计时，由于发送数据时的DCLK脉冲高电平宽度与tp0差不多，没有满足延时设定，所以不会产生指令区标志信号，也不会使能指令转发单元和指令解码单元。当DCLK脉冲的高电平较宽时，如图7中大于tp1时间宽度时，被认为DCLK在传输指令，在t1时刻开始输出指令区标志信号，w1信号变高，SDO输出SDI的脉冲信号，直至DCLK的下降沿结束。结束后即输出指令信息，如图7所示指令在DCLK下降沿后指令输出高电平脉冲。其中tp1>tp0，而且tp1与tp0正相关，即是tp0增大时，tp1也会相应的增大。通常tp1取tp0的倍数，如3倍，即DCLK的高电平脉冲宽度大于3个正常传输数据时高电平宽度则被认为在发送指令，转发SDI指令和进行指令解码。时间tp1与tp0的相关性只是一个较好的实施例不限定本发明的保护范围，即使tp1取一定值，不与tp0相关，本发明也可以实现，只是这样限定了DCLK的使用频率。时钟输出DCLKO只是时钟输入DCLK的缓冲输出，所以DCLKO的信号等同于DCLK信号。本发明图示SDO在DCLK的下降沿发送数据，当然在DCLK的上升沿延时一定时间发送SDO数据也可以。SDO发送的是移位寄存器里的数据内容，即上一组数据发送的内容。图7所示SDO发送的是010...00100，如果定义LED驱动芯片的移位寄存器为n位，则SDO在t2时刻发送的是SDI Dn数据1。

图8所示为本发明双线传输实现方法的另一种输入输出波形。图8与图7差异在于DCLK高电平内SDI的脉冲位置和数量。可以看到在DCLK 延时时间tp1内，对SDI的脉冲和高电平不响应，SDO不会转发其脉冲，指令解码也不计算其脉冲数。而且在指令区标志信号上升沿t1时刻SDI的P1脉冲仍维持高电平，这时SDO仍然输出低电平，直到P1下降沿时才完全转发SDI脉冲。

图9所示为本发明双线传输实现方法的又一种输入输出波形。SDO也可以不完全转发SDI的脉冲，而是以窄脉冲的形式输出。图9展示了在指令区标志信号期间转发SDI脉冲上升沿信号，并以窄脉冲方式转发输出的一种形式。

综上所述，本发明提出的一种mini LED系统双线传输方法，使得LED系统可以采用双线传输方案来替代如4线SPI等多线传输方案，同时还可以实现多种控制功能从而省掉如使能和垂直同步信号等多根控制线。在减少LED驱动芯片的引脚的同时，极大的简化LED系统，使得LED系统可以实现单面PCB板布线。极大的降低LED系统的成本。因此，与现有技术相比，本发明具有突出的实质性特点和显著的进步。

上述实施例仅为本发明的优选实施方式之一，不应当用于限制本发明的保护范围，但凡在本发明的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本发明一致的，均应当包含在本发明的保护范围之内。

Claims (3)

1.一种mini LED系统双线传输方法，其特征在于，包括如下步骤：

S1，LED驱动芯片在时钟信号DCLK经过上升沿变为高电平后使能内部时钟电路输出用于延时计时的内部时钟信号，LED驱动芯片的延时单元根据时钟DCLK的高电平进行延时计数，延时结束后，当时钟信号DCLK的高电平持续时间大于设定值后，输出指令区标志信号w1有效信号；

S2，在指令区标志信号w1有效期间LED驱动芯片的指令转发单元和指令解码单元同时使能；指令转发单元将信号输入SDI具备上升沿的脉冲信号转发到信号输出SDO端，指令区标志信号内无上升沿的SDI高电平不作转发；

S3，指令解码单元使能后开始对信号输入SDI的上升沿或下降沿进行计数；不同的计数值代表不同的指令；LED驱动芯片的结束单元在时钟DCLK的下降沿发出结束信号，清除指令区标志信号，同时输出解码后的指令。

2.一种mini LED系统双线传输方法的实现芯片结构，其特征在于，用于实现如权利要求1所述的一种mini LED系统双线传输方法，包括输入端作为信号输入SDI端口的缓冲器U2、输入端作为时钟输入DCLK端口的缓冲器U3、输出端作为信号输出SDO端口的三态缓冲器U5、输出端作为时钟输出DCLKO端口的输出缓冲器U6、缓冲器U4、三态缓冲器U1、时钟电路U10、延时电路U11、指令解码模块U12、信号处理模块U13、二选一选择器U0、二选一选择器U7、移位寄存器U8和锁存器与寄存器U9；

输入信号SDI经过缓冲器U2后分别接到二选一选择器U0的一个输入端、指令解码模块U12和信号处理模块U13；

时钟信号DCLK经过缓冲器U3后分别接到二选一选择器U0的一个输入端、指令解码模块U12、信号处理模块U13、移位寄存器U8、时钟电路U10、延时电路U11和输出缓冲器U6；

信号处理模块U13的输出接到二选一选择器U7的一个输入端，信号处理模块U13的另一个输入接到指令解码模块U12；

时钟电路U10接到延时电路U11，延时电路U11输出指令区标志信号w1接到指令解码模块U12、信号处理模块U13和二选一选择器U7的控制端；

指令解码模块U12接收输入信号SDI的缓冲信号和指令区标志信号w1，分别输出锁存信号指令组LAn到锁存器和寄存器U9、输出数据回传控制信号SBen到三态缓冲器U1的控制端、三态缓冲器U5的控制端和二选一选择器U0的控制端，同时输出垂直同步信号Vsync和芯片使能信号EN；

时钟电路U10根据时钟信号DCLK的时钟信息得到相应的延时计数脉冲，并输出到延时电路U11，时钟信号DCLK的高电平到来时，延时电路U11触发计时，在DCLK持续高电平期间根据时钟电路输出的延时计数脉冲进行计时，当计时达到设定值后说明DCLK的高电平时间较长为指令脉冲，输出指令区标志信号w1，并在DCLK下降沿处结束指令区标志信号w1；

延时电路U11输出的指令区标志信号w1还接到信号处理模块U13和二选一选择器U7的控制端，指令区标志信号w1无效时，二选一选择器U7输出为移位寄存器U8的输出；指令区标志信号w1有效时，二选一选择器U7输出为信号处理模块U13的输出；

二选一选择器U7的输出接到三态缓冲器U5的输入端，三态缓冲器U5输出到LED驱动芯片的输出信号SDO引脚，三态缓冲器U5的控制端接回传使能Sben；

SDO引脚信号接到缓冲器U4，缓冲器U4输出接到二选一选择器U0的另一输入端，二选一选择器U0的一输入端接到缓冲器U2的输出端，二选一选择器U0的输出端接到移位寄存器U8的一个输入端；移位寄存器U8的输出除了接到U7的一输入端外还接到三态缓冲器U1的输入端；二选一选择器U0和三态缓冲器U1的控制端都接到指令解码模块输出的回传指令SBen。

3.一种mini LED系统双线传输方法的实现芯片结构，其特征在于，用于实现如权利要求1所述的一种mini LED系统双线传输方法，包括输入端作为信号输入SDI端口的缓冲器U2、输入端作为时钟输入DCLK端口的缓冲器U3、输出端作为信号输出SDO端口的缓冲器U25、输出端作为时钟输出DCLKO端口的输出缓冲器U6、时钟电路U10、延时电路U11、指令解码模块U12、信号处理模块U13、二选一选择器U7、移位寄存器U8和锁存器与寄存器U9；

输入信号SDI经过缓冲器U2后直接接到移位寄存器U8的输入端；

时钟信号DCLK经过缓冲器U3后分别接到二选一选择器U0的一个输入端、指令解码模块U12、信号处理模块U13、移位寄存器U8、时钟电路U10、延时电路U11和输出缓冲器U6；

信号处理模块U13的输出接到二选一选择器U7的一个输入端，信号处理模块U13的另一个输入接到指令解码模块U12；

时钟电路U10接到延时电路U11，延时电路U11输出指令区标志信号w1接到指令解码模块U12、信号处理模块U13和二选一选择器U7的控制端；

指令解码模块U12接收输入信号SDI的缓冲信号和指令区标志信号w1，输出垂直同步信号Vsync和芯片使能信号EN；

时钟电路U10根据时钟信号DCLK的时钟信息得到相应的延时计数脉冲，并输出到延时电路U11，时钟信号DCLK的高电平到来时，延时电路U11触发计时，在DCLK持续高电平期间根据时钟电路输出的延时计数脉冲进行计时，当计时达到设定值后说明DCLK的高电平时间较长为指令脉冲，输出指令区标志信号w1，并在DCLK下降沿处结束指令区标志信号w1；

延时电路U11输出的指令区标志信号w1还接到信号处理模块U13和二选一选择器U7的控制端，指令区标志信号w1无效时，二选一选择器U7输出为移位寄存器U8的输出；指令区标志信号w1有效时，二选一选择器U7输出为信号处理模块U13的输出；

二选一选择器U7的输出接到缓冲器U25的输入端，缓冲器U25输出到LED驱动芯片的输出信号SDO引脚。