KR101103252B1 - 2개의 신호선을 사용하는 데이터 전송 장치 - Google Patents

2개의 신호선을 사용하는 데이터 전송 장치 Download PDF

Info

Publication number
KR101103252B1
KR101103252B1 KR1020100068756A KR20100068756A KR101103252B1 KR 101103252 B1 KR101103252 B1 KR 101103252B1 KR 1020100068756 A KR1020100068756 A KR 1020100068756A KR 20100068756 A KR20100068756 A KR 20100068756A KR 101103252 B1 KR101103252 B1 KR 101103252B1
Authority
KR
South Korea
Prior art keywords
data
signal
strobe
waiting time
stb
Prior art date
Application number
KR1020100068756A
Other languages
English (en)
Inventor
최윤규
Original Assignee
주식회사 에이디텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디텍 filed Critical 주식회사 에이디텍
Priority to KR1020100068756A priority Critical patent/KR101103252B1/ko
Application granted granted Critical
Publication of KR101103252B1 publication Critical patent/KR101103252B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명의 2개의 신호선을 사용하는 데이터 전송 장치는 송신부와 수신부 간에 클록(CLOCK) 신호선과 데이터(DATA) 신호선을 통해 데이터를 전송하는 2개의 신호선을 사용하는 데이터 전송 장치에 있어서, 상기 클록(CLOCK) 신호선을 통해 입력되는 클록(CLOCK) 신호 및 상기 데이터(DATA) 신호선을 통해 입력되는 데이터(DATA) 신호를 입력받아 상기 클록(CLOCK) 신호를 일정 시간 일정 상태로 유지시키는 동안 내부에서 스트로브(STB) 신호를 생성시키는 스트로브 신호 내부 생성부(S600)를 상기 수신부 내에 더 포함하는 기술을 제공함에 기술적 특징이 있다.
본 발명의 2개의 신호선을 사용하는 데이터 전송 장치는 단지 클록(CLOCK) 신호를 일정시간 동안 하이(High)로 유지하는 것만으로 간단하게 스트로브(STB) 신호를 발생시킬 수 있을 뿐 아니라, 데이터 포맷에서 헤더(Header)가 불필요하므로 송신부에서 프로그램을 간단히 할 수 있고, 수신부에서 디코더와 인코더가 불필요하게 되어 회로구성을 간단히 할 수 있는 장점이 있다.

Description

2개의 신호선을 사용하는 데이터 전송 장치{DATA TRANSMISSION APPARATUS USING TWO SIGAL LINES}
본 발명은 2개의 신호선을 사용하는 데이터 전송 장치에 관한 것으로, 더욱 상세하게는 헤더(Header)를 포함하지 않는 대신 최종 전송 데이터 말미에 대기시간(Tw,, Waiting Time) 정보를 포함하는 데이터 포맷을 사용하여 내부에서 스트로브(STB) 신호를 효과적으로 발생시키는 2개의 신호선을 사용하는 데이터 전송 장치에 관한 것이다.
현재 디스플레이(display)의 경우 지속적으로 대화면 및 고해상도를 추구하고 있으며, 특히 고해상도 패널의 경우 데이터 선(data line)의 수가 수백에서 수천 개를 가지므로 이들 각각의 데이터 선을 구동하는 데이터 구동부의 입력으로는 고속의 데이터 전송 기술이 요구되게 되었다.
도 1은 종래의 2개의 신호선을 사용하는 데이터 전송 장치에 대한 블록을 도시한 것이다.
도 1을 참조하면, 종래의 데이터 전송 장치(100)는 1개의 송신부(410)와 복수개의 노멀(normal) 수신부1(151), 노멀(normal) 수신부2(152)~ 노멀(normal) 수신부N을 포함하는 노멀(normal) 수신부 그룹(150)을 갖는다.
송신부(110)와 노멀(normal) 수신부 그룹(150) 간은 클록(CLOCK) 신호선과 데이터(DATA) 신호선 2개의 신호선 만을 이용하여 클록(CLOCK) 신호와 데이터(DATA) 신호를 송수신함으로 데이터 통신을 구현한다.
도 2는 종래의 패킷 형태의 데이터 포맷 구조를 도시한 것이다.
도 2를 참조하면, 종래의 데이터 포맷(data format)은 헤더(Header)와 제1 데이터(Data 1), 제2 데이터(Data 2)~ 제N 데이터(Data N)를 포함하는 통상의 패킷(packet) 구조를 갖는다.
헤더(Header)는 데이터의 개수 및 형태에 관한 정보를 포함하고 있다.
도 3은 종래의 데이터 전송 장치를 구성하는 제1 노멀(normal) 수신부를 도시한 것이다.
도 3을 참조하면, 종래의 제1 노멀(normal) 수신부(151)는 디코더(311, Decoder), 제어 장치부(320, Control Unit), 시프트 레지스터(330, Shift Register), 인코더(313, Encoder), 래치(340, Latch), 레지스터 그룹(350, Registers), 오실레이터(360, Oscillator), PWM 계수기(370, Pulse Width Modulation Counter), PWM 신호 발생기(380, Pulse Width Modulation Generator) 및 LED 드라이버(390, Light Emitting Diode Driver)를 포함한다.
이하 종래 기술에 의해 통상의 패킷(packet) 형태를 수신하여 데이터(DATA) 신호와 스트로브(STB) 신호를 발생시켜 데이터 통신하는 기술을 도2 및 도3을 참조하여 간단히 설명한다.
디코더(311)는 통상의 패킷(packet)을 수신하여 헤더(Header)를 디코딩(decoding)하여 데이터의 개수를 판별하며, 데이터(DATA) 신호를 래치(340)에게 전송한다.
제어 장치부(320)는 패킷(packet)에서 헤더(Header) 이후 전송된 데이터(DATA)와 헤더(Header)에서 디코딩(decoding) 된 데이터의 정보가 일치하는 지를 판별하여 일치하는 경우 스트로브(STB) 신호를 발생시켜 래치(340)에게 전송한다.
디코딩(decoding)된 헤더(Header)는 시프트 레지스터(330)를 거쳐 제2 노멀(normal) 수신부(152)로 전송하기 위해 인코더(313)에서 인코딩(Encoding) 된다.
상기 래치(340) ~ 상기 LED 드라이버(390)의 기능은 통상의 기술에 해당하는 것으로 상세한 설명은 도6 설명 시 후술한다.
하지만, 상기 종래 기술은 아래와 같은 문제점이 있었다.
첫째, 종래 기술은 데이터가 통상의 패킷(packet) 형태 즉, 헤더(Header)를 포함하고 있어서 처리할 데이터 량이 많을 경우 헤더(Header) 량도 커지게 되어 별도의 큰 용량을 가지는 메모리를 구비해야하는 문제점이 있었다.
둘째, 종래 기술은 데이터의 형태 및 크기에 따라 별도의 헤더(Header) 신호를 만들기 위해 수신부에서 디코더(Decoder)와 인코더(Encoder)를 별도로 구비해야하는 문제점이 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 헤더(Header)를 포함하지 않는 대신 데이터 말미에 대기시간(Waiting Time) 정보를 포함하는 데이터 포맷을 사용하여 내부에서 스트로브(STB) 신호를 효과적으로 발생시키는 2개의 신호선을 사용하는 데이터 전송 장치를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 2개의 신호선을 사용하는 데이터 전송 장치는, 송신부와 수신부 간에 클록(CLOCK) 신호선과 데이터(DATA) 신호선을 통해 데이터를 전송하는 2개의 신호선을 사용하는 데이터 전송 장치에 있어서, 상기 클록(CLOCK) 신호선을 통해 입력되는 클록(CLOCK) 신호 및 상기 데이터(DATA) 신호선을 통해 입력되는 데이터(DATA) 신호를 입력받아 상기 클록(CLOCK) 신호를 일정 시간 일정 상태로 유지시키는 동안 내부에서 스트로브(STB) 신호를 생성시키는 스트로브 신호 내부 생성부(S600)를 상기 수신부 내에 더 포함하는 것을 특징으로 기술을 제공한다.
본 발명은 단지 클록(CLOCK) 신호를 일정시간 동안 하이(High)로 유지하는 것만으로 간단하게 스트로브(STB) 신호를 발생시킬 수 있을 뿐 아니라, 데이터 포맷에서 헤더(Header)가 불필요하므로 송신부에서 프로그램을 간단히 할 수 있고, 수신부에서 디코더와 인코더가 불필요하게 되어 회로구성을 간단히 할 수 있는 장점이 있다.
도 1은 종래의 2개의 신호선을 사용하는 데이터 전송 장치에 대한 블록을 도시한 것이다.
도 2는 종래의 패킷 형태의 데이터 포맷 구조를 도시한 것이다.
도 3은 종래의 데이터 전송 장치를 구성하는 제1 노멀(normal) 수신부를 도시한 것이다.
도 4는 본 발명의 2개의 신호선을 사용하는 데이터 전송 장치에 대한 블록을 도시한 것이다.
도 5는 본 발명의 데이터 포맷 구조를 도시한 것이다.
도 6은 본 발명의 데이터 전송 장치를 구성하는 수신부 회로를 도시한 것이다.
도 7은 본 발명의 일 실시예로서 8비트(bit) 데이터가 1개의 수신부로 입력되는 모드에서 스트로브(STB) 신호가 발생되는 시점을 도시한 것이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 4는 본 발명의 2개의 신호선을 사용하는 데이터 전송 장치에 대한 블록을 도시한 것이다.
도 4를 참조하면, 본 발명 데이터 전송 장치(400)는 1개의 송신부(410)와 복수개의 수신부 그룹(450)을 포함한다.
송신부(410)는 데이터를 저장하고 있는 메모리(미도시)와 수신부를 제어하는 마이크로 컨트롤러(미도시)를 구비한다.
수신부 그룹(450)은 제1 수신부(451), 제2 수신부(452)~ 제N(N은 양의 정수) 수신부(453)를 구비하며, 이들은 서로 동일한 방식으로 일련 배열된 구조를 갖는 데이지 체인(daisy chained)의 형태로 연결된다.
송신부(410)와 수신부 그룹(450)간은 클록(CLOCK) 신호선과 데이터(DATA) 신호선 2개의 신호선 만을 이용하여 클록(CLOCK) 신호와 데이터(DATA) 신호를 송수신함으로 데이터 통신을 구현한다.
도 5는 본 발명의 데이터 포맷 구조를 도시한 것이다.
도 5를 참조하면, 본 발명의 데이터 포맷 구조는 종래와 달리 헤더(Header)를 포함하지 않으며, 복수의 데이터(Data 1, Data 2 ~ Data N(N은 양의정수))는 서로 직렬로 순차적으로 배열된 구조를 가지며, 최종 데이터(Data N) 바로 뒤에 대기시간(Tw,, Waiting Time) 정보를 포함하는 구조를 갖는다.
여기서 대기시간(Tw,, Waiting Time)은 데이터 전송 과정 시 클록(CLOCK)이 하이(High)를 유지하는 동안 데이터(DATA)가 돈 케어(Don't care) 상태를 유지하고, 타이머(timer)에 지정된 일정 시간(T) 동안 대기되는 시간을 의미하며, 일정 시간(T)이 경과하는 시점에서 데이터 전송완료를 의미하는 스트로브(STB) 신호를 발생시킨다.
순차적으로 입력되는 정보는 래치(640)에 저장되며, 스트로브(STB) 신호는 래치(640)에 저장된 데이터를 제 1 레지스터(651), 제 2 레지시터(652)~ 제N 레지스터(653)에 전송하도록 명령하는 신호이다.
따라서 스트로브(STB) 신호는 송신하고자 하는 정보를 포함하지 않으며, 클록(CLOCK) 신호처럼 데이터를 읽어낼 시점을 가진 정보가 아니라는 점에서 클록(CLOCK)신호 및 데이터(DATA) 신호와 구분된다.
도 6은 본 발명의 데이터 전송 장치를 구성하는 수신부 회로를 도시한 것이다.
도 6을 참조하면, 본 발명의 수신부 회로(451)는 스트로브(STB) 신호 발생기(610), 제어 장치부(620, Control Unit), 시프트 레지스터(630, Shift Register), 래치(640, Latch), 레지스터 그룹(650, Registers), 오실레이터(660, Oscillator), PWM 계수기(670, Pulse Width Modulation Counter), PWM 신호 발생기(680, Pulse Width Modulation Generator) 및 LED 드라이버(690, Light Emitting Diode Driver)를 포함한다.
본 발명은 종래와 달리 클록(CLOCK) 신호선을 통해 입력되는 클록(CLOCK) 신호 및 데이터(DATA) 신호선을 통해 입력되는 데이터(DATA) 신호를 입력받아 내부에서 상기 클록(CLOCK) 신호를 일정 시간 유지시키는 동안 스트로브(STB) 신호를 생성하는 스트로브 신호 내부 생성부(S600)를 수신부 회로(451) 내에 더 구비한다.
스트로브 신호 내부 생성부(S600)는 상기 수신부 회로(451)의 구성 요소 중 제어 장치부(620), 스트로브(STB) 신호 발생기(610), 오실레이터(660)를 포함 한다.
제어 장치부(620, Control Unit)는 클록(CLOCK) 신호와 도5에서 설명한 헤더를 포함하지 않는 데이터 포맷 구조를 갖는 데이터(DATA) 신호를 입력받아 스트로브(STB) 신호 발생기(610)에게 스트로브(STB) 신호를 발생하도록 명령하는 스트로브 발생명령신호(Cstb)를 전송하는데, 이는 입력되는 클록(CLOCK) 신호와 동일하다.
클록(CLOCK)이 로우(LOW)가 되면 스트로브(STB) 신호 발생기(610) 내부에 있는 타이머(Timer)는 리셋(Reset)되고, 클록(CLOCK)이 하이(High)가 되면 타이머(Timer)는 카운트(count)를 시작하게 된다.
타이머(Timer)는 오실레이터(660)의 발진 주파수에 해당하는 속도로 카운트(count)하게 된다. 타이머(Timer)는 보통 10MHz 정도의 빠른 주파수로 카운트하게 되므로, 200회 카운트할 경우 20us의 시간이 걸린다.
따라서 스트로브(STB) 신호 발생기(610)는 200회를 카운트 하는 동안 클록(CLOCK)이 하이(High)를 유지하게 되면, 타이머(Timer)는 리셋(Reset) 되지 않고, 지정된 대기시간(Tw, Waiting Time)인 20us 후에 스트로브(STB) 신호를 발생시켜 래치(640)에게 전송한다.
대기시간(Tw)은 송신부(410)의 동작 속도에 따라 조정할 필요가 있는데, 느린 속도를 갖는 송신부(410)를 사용하게 될 경우를 대비하여 수신부(451)는 STSEL 이라는 별도의 신호 선을 하나 더 구비하여 스트로브(STB) 대기시간을 선택할 수 있도록 구성함이 바람직하다.
즉, STSEL이 하이(High)인 경우에는 대기시간(Tw)이 5ms가 되고, 로우(Low)인 경우에는 대기시간(Tw)이 20us가 된다. 빠른 송신부(410)를 사용하게 되는 경우, 필요 이상으로 대기시간을 길게 할 필요가 없게 되므로, 빠른 데이터 레이트(rate)를 가지게 할 수 있다.
시프트 레지스터(630)는 제어 장치부(620)가 송신한 데이터를 수신 받아 직렬 순차적으로 저장한 후 클록(CLOCK) 신호 및 데이터(DATA) 신호를 제2 수신부(452)에게 전송한다.
래치(640)는 제어 장치부(620)가 전송한 데이터(DATA) 신호 및 스트로브(STB) 신호 발생기(610)가 전송한 스트로브(STB) 신호를 입력받아 스트로브(STB) 신호에 따라 데이터(DATA)를 각각의 제1 레지스터(651), 제2 레지스터(652) ~ 제N 레지스터(653)에게 전송한다.
PWM 신호 발생기(680)는 PWM 계수기(670)가 전송한 PWM 카운터 신호와 레지스터 그룹(650)이 전송한 각각의 데이터(DATA)를 입력받아 서로 비교하여 PWM 신호를 발생시켜 LED 드라이버(690)에게 전송한다.
LED 드라이버(690)는 PWM 신호 발생기(680)가 전송한 PWM 신호를 입력받아 LED를 구동(driving) 시킨다.
도 7은 본 발명의 일 실시예로서 8비트(bit) 데이터가 1개의 수신부로 입력되는 모드에서 스트로브(STB) 신호가 발생되는 시점을 도시한 것이다.
도 7 및 도6을 참조하면, 1개의 수신부에 8 비트(bit) 데이터가 입력되고, 시프트 레지스터(630)가 3개의 레지스터를 포함할 경우 3 ㅧ 8 bit = 24 bit 의 데이터가 시프트 레지스터(630)에 전송된 후 스트로브(STB) 신호를 발생시킨다는 것을 확인할 수 있다.
이 경우 스트로브(STB) 신호 발생기(610)는 클록(CLOCK)이 24개의 로우(low), 하이(high) 신호를 출력한 후 일정 시간 하이(high) 상태를 유지하는 대기시간(Tw,, Waiting Time)이 경과하는 순간 스트로브(STB) 신호를 발생시킨다.
한편, 대기시간(Tw,, Waiting Time)은 타이머(timer)에 지정된 시간으로 바람직하게는 빠른 동작 속도를 갖는 송신부(410)를 사용할 경우에는 10~30us를 사용하고, 느린 동작 속도를 갖는 송신부(410)를 사용할 경우에는 4~6ms를 사용한다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
610 : 스트로브(STB) 신호 발생기
620 : 제어 장치부(Control Unit)
630 : 시프트 레지스터(Shift Register)
640 : 래치(Latch)
650 : 레지스터 그룹(Registers)
660 : 오실레이터(Oscillator)
670 : PWM 계수기(Pulse Width Modulation Counter)
680 : PWM 신호 발생기(Pulse Width Modulation Generator)
690 : LED 드라이버(Light Emitting Diode Driver)

Claims (7)

  1. 송신부와 수신부 간에 클록(CLOCK) 신호선과 데이터(DATA) 신호선을 통해 데이터를 전송하는 2개의 신호선을 사용하는 데이터 전송 장치에 있어서,
    상기 클록(CLOCK) 신호선을 통해 입력되는 클록(CLOCK) 신호 및 상기 데이터(DATA) 신호선을 통해 입력되는 데이터(DATA) 신호를 입력받아 상기 클록(CLOCK) 신호를 일정 시간 일정 상태로 유지시키는 동안 내부에서 스트로브(STB) 신호를 생성시키는 스트로브 신호 내부 생성부(S600)를 상기 수신부 내에 더 포함하는 것을 특징으로 하는 2개의 신호선을 사용하는 데이터 전송 장치.
  2. 제 1항에 있어서, 상기 스트로브 신호 내부 생성부(S600)는,
    발진 신호를 생성하는 오실레이터(660);
    상기 클록(CLOCK) 신호 및 상기 데이터(DATA) 신호를 입력받아 스트로브 발생명령신호(Cstb)를 생성하는 제어 장치부(620); 및
    상기 스트로브 발생명령신호(Cstb)를 인가 받은 후 상기 오실레이터(660)의 작동에 상응하여 스트로브(STB) 신호를 생성하는 스트로브(STB) 신호 발생기(610)를 포함하는 것을 특징으로 하는 2개의 신호선을 사용하는 데이터 전송 장치.
  3. 제 2항에 있어서, 상기 데이터(DATA) 신호는,
    제1 데이터(Data 1), 제2 데이터(Data 2)~ 제N(N은 양의정수) 데이터(Data N) 및 대기시간(Tw,, Waiting Time) 정보 데이터의 구조를 갖는 데이터 포맷 형태를 전송하는 것을 특징으로 하는 2개의 신호선을 사용하는 데이터 전송 장치.
  4. 제 3항에 있어서, 상기 대기시간(Tw, Waiting Time) 정보 데이터는,
    최후에 전송되는 제N 데이터 바로 뒤에 위치되며, 데이터 전송 과정 시 상기 클록(CLOCK) 신호가 하이(High) 상태를 일정 시간 동안 유지하는 시간을 의미하는 대기시간(Tw,, Waiting Time)에 대한 정보를 포함하는 것을 특징으로 하는 2개의 신호선을 사용하는 데이터 전송 장치.
  5. 제 2항에 있어서, 상기 스트로브(STB) 신호 발생기(610)는,
    상기 클록(CLOCK) 신호가 로우(LOW)가 되면, 상기 스트로브(STB) 신호 발생기(610) 내부에 있는 타이머(Timer)를 리셋(Reset) 시키고,
    상기 클록(CLOCK) 신호가 하이(High)가 되면, 상기 타이머(Timer)가 카운트를 시작 하여, 상기 클록(CLOCK) 신호가 일정 시간 하이(High)를 유지하는 시간이 상기 타이머(timer)에 지정된 대기시간(Tw,, Waiting Time)을 경과하는 순간 스트로브(STB) 신호를 발생시키는 것을 특징으로 하는 2개의 신호선을 사용하는 데이터 전송 장치.
  6. 제 5항에 있어서, 상기 대기시간(Tw,, Waiting Time)은,
    송신부의 동작 속도에 따라 다르게 설정하되,
    상기 송신부의 동작이 고속일 경우 10us ~30us를 사용하고, 상기 송신부의 동작이 저속일 경우 4ms~6ms를 사용하는 것을 특징으로 하는 2개의 신호선을 사용하는 데이터 전송 장치.
  7. 제 5항에 있어서,
    상기 스트로브(STB) 신호 발생기(610)에서 생성된 스트로브(STB) 신호를 입력받는 래치(640)를 더 포함하는 것을 특징으로 하는 2개의 신호선을 사용하는 데이터 전송 장치.
KR1020100068756A 2010-07-16 2010-07-16 2개의 신호선을 사용하는 데이터 전송 장치 KR101103252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100068756A KR101103252B1 (ko) 2010-07-16 2010-07-16 2개의 신호선을 사용하는 데이터 전송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100068756A KR101103252B1 (ko) 2010-07-16 2010-07-16 2개의 신호선을 사용하는 데이터 전송 장치

Publications (1)

Publication Number Publication Date
KR101103252B1 true KR101103252B1 (ko) 2012-01-11

Family

ID=45613841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100068756A KR101103252B1 (ko) 2010-07-16 2010-07-16 2개의 신호선을 사용하는 데이터 전송 장치

Country Status (1)

Country Link
KR (1) KR101103252B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116863878A (zh) * 2023-09-05 2023-10-10 中科(深圳)无线半导体有限公司 一种mini LED系统双线传输方法及其实现芯片结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208981B1 (ko) * 1995-07-20 1999-07-15 전주범 플라즈마 디스플레이 판넬 구동 장치
KR20010082149A (ko) * 2000-02-14 2001-08-29 다니구찌 이찌로오, 기타오카 다카시 인터페이스 회로
KR20070119378A (ko) * 2006-06-15 2007-12-20 주식회사 하이닉스반도체 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208981B1 (ko) * 1995-07-20 1999-07-15 전주범 플라즈마 디스플레이 판넬 구동 장치
KR20010082149A (ko) * 2000-02-14 2001-08-29 다니구찌 이찌로오, 기타오카 다카시 인터페이스 회로
KR20070119378A (ko) * 2006-06-15 2007-12-20 주식회사 하이닉스반도체 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116863878A (zh) * 2023-09-05 2023-10-10 中科(深圳)无线半导体有限公司 一种mini LED系统双线传输方法及其实现芯片结构
CN116863878B (zh) * 2023-09-05 2023-12-08 中科(深圳)无线半导体有限公司 一种mini LED系统双线传输方法及其实现芯片结构

Similar Documents

Publication Publication Date Title
CN106033663B (zh) 用于显示装置、显示驱动器和显示装置系统的内部时钟信号控制
JP4213127B2 (ja) ソースドライバ、ソースドライバアレー、ソースドライバアレーを備えたドライバ、およびドライバを備えた表示装置
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
RU2006120478A (ru) Интерфейс высокоскоростной передачи данных с улучшенным управлением соединением
JP2004177918A (ja) 駆動表示装置及び装置セット
TW201230005A (en) Method and apparatus for transmitting data between timing controller and source driver, having bit error rate test function
CN110782828B (zh) 显示装置
TW201532017A (zh) 顯示驅動積體電路、顯示裝置及使用來執行顯示驅動積體電路的操作之方法
JPH10508956A (ja) Ｌｅｄ配列インタフェース
US11004331B2 (en) Infrared protocol-based infrared code transmission circuit, chip, remote control device and air conditioner
CN110223620A (zh) 驱动控制方法、组件及显示装置
US20150318849A1 (en) Gate driving circuit and driving method thereof
KR101103252B1 (ko) 2개의 신호선을 사용하는 데이터 전송 장치
TW201428571A (zh) 利用觸控感測晶片控制顯示驅動晶片之方法及其系統
TWI467549B (zh) 驅動器架構及其驅動方法
CN101964171B (zh) 一种数据传输方法
CN111867177B (zh) Led驱动装置及方法、以及可读存储介质
TWI478131B (zh) 源極驅動器與顯示裝置
CN107093400A (zh) Led显示装置及其驱动方法
TWI425481B (zh) 發光二極體的驅動裝置
CN116781203B (zh) 数据传输方法和相关设备
JP5109407B2 (ja) 表示装置
CN206849474U (zh) Led显示装置
CN115841799B (zh) 一种有源Micro-LED显示控制系统
TWI467561B (zh) 顯示器及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 9