CN101662636B - 一种安全高速差分串行接口 - Google Patents

Abstract

本发明提供了一种安全高速差分串行接口，包括发送端和接收端两部分。其中，发送端包括打包模块、混沌算法加密模块、编码模块、并串转换模块和差分信号输出电路；接收端包括解包模块、混沌算法解密模块、解码模块、串并转换模块、数据和时钟恢复模块以及差分信号接收电路。本发明采用混沌算法对所传输的数据进行加密，有效保证了数据在传输过程中的安全性；本发明在传输过程中不需要传输额外的时钟信号，就使得芯片与芯片互联和系统级封装中的连接线减少，从而简化了连接；本发明采用差分串行结构，提高了抗干扰、抗噪声能力，有效降低了EMI电磁干扰，并具有低功耗的优点。

Description

一种安全高速差分串行接口 

技术领域

本发明涉及一种差分串行接口，特别涉及一种安全高速差分串行接口。 

背景技术

随着通讯技术和半导体技术的发展，芯片间的数据传输速度越来越快。现今社会对高速数据传输的需求正推动着接口技术向高速、串行、差分和低功耗方向发展。差分信号的优点是具有较强的抗干扰、抗噪声能力，并有效降低了EMI电磁干扰。串行接口有减少连接、串扰、降低EMI电磁干扰和低功耗的优点。常用的高速接口如HDMI、DisplayPort、USB2.0、USB3.0等都采用了差分串行结构。 

在芯片与芯片互联和系统级封装(System In Package)的应用中，已有的高速接口标准都不能完全满足连接方便、安全的要求。现有的HDMI和DisplayPort都与视频传输有关，不能直接用于芯片与芯片互联和系统级封装的应用中。HDMI接收器和HDMI发送器之间有三个数据信道和一个时钟信道，分别传输视频的三色信号和时钟同步信号，信号可通过HDCP加密，并通过DDC线传输密钥。DisplayPort接收器和发送器之间有一或二或四个通道和一个选择通道，信号可通过DPCP加密。USB的接口主要用于传输数据，包括上行和下行两个信道，但是没有对传输信号加密，传输过程中如果被截获，资料的安全性就无法保证。 

现有技术中，专利号200510063229.0，名称为“根据每个内容控制对接收器装置的输出的源装置和方法”的中国专利，专利号7359511，名称为“EncryptionTransmission System”的美国专利，以及专利号7093295，名称为“Method and Devicefor Protecting Digital Data by Double Re-encryption”的美国专利，主要针对音频/视频信号的传输，如果用于普通数据传输，连接复杂且不灵活。专利号6910092，名称为“Chip to Chip Interface for Interconnecting Chips”的美国专利用于芯片间的数据传输，然而由于采用了并行数据传输总线，同样存在连接复杂的缺点。 

发明内容

本发明要解决的技术问题是针对芯片与芯片互联和系统级封装中数据传输的应用，克服现有技术中的高速接口在传输方式、安全性和连接复杂性上的缺陷。 

为了解决上述技术问题，本发明提供了一种安全高速的差分串行接口，该差分串行接口包括发送端和接收端，其特征在于： 

所述发送端包括：打包模块、混沌算法加密模块、编码模块、并串转换模块和差分信号输出电路；其中， 

所述的打包模块，用于分别将需要输出的数据打包生成数据包和生成时钟同步包；所述的数据包至少包括包头和数据两部分，该数据包的包头中包括连接控制信息和数据校验信息；所述的时钟同步包包括时间戳、控制位和校验位； 

所述的混沌算法加密模块，用于利用混沌算法加密数据； 

所述的编码模块，用于产生适合串行传输的码字； 

所述的并串转换模块，用于将并行数据转换为串行数据；和 

所述的差分信号输出电路，用于将串行的数字信号转换成符合串行信道电气要求的模拟信号并向差分传输线信道输出； 

所述的接收端包括：解包模块、混沌算法解密模块、解码模块、串并转换模块、数据和时钟恢复模块和差分信号接收电路；其中， 

所述的解包模块，用于数据包解包和时间同步包解包； 

所述的混沌算法解密模块，用于利用混沌算法解密数据； 

所述的解码模块，与上述的编码模块相对应，用于解码适合串行传输的码字，将适合串行传输的码字解码，还原成编码前的数据； 

所述的串并转换模块，与上述的并串转换模块相对应，用于将串行数据转换为并行数据； 

所述的数据和时钟恢复模块，用于从时钟同步包中提取时钟信号，并利用时钟恢复数据信号；和 

所述的差分信号接收电路，用于与信道阻抗匹配，并通过数据和时钟恢复模块提供的时钟信号，将差分传输线信道输出的模拟信号转换为数字信号。 

所述的差分串行接口还包括一个或一个以上的滤波模块，该滤波模块用于对数字信号或模拟信号进行滤波，实现预加重、均衡等功能。所述的滤波模块可位于编码模块和并串转换模块之间、并串转换模块和差分信号输出电路之间、差分信号输出和差分传输线之间、差分传输线和差分信号接收电路之间、数据和时钟恢复模块和串并转换模块之间、或串并转换模块和解码模块之间。 

所述差分串行接口还包括：置乱模块和去置乱模块，其中，所述的置乱模块位于发送端，用于将数字信号随机化，降低电磁辐射；所述的去置乱模块位于接收端，用于恢复数字信号的顺序；所述的置乱模块采用线性反馈移位寄存器。 

所述的混沌算法包括选择混沌映射、线性变换、混沌迭代和密钥选取策略； 

所述的选择混沌映射采用一维映射、二维映射、广义混沌映射、时空混沌映射或者超混沌映射； 

所述的线性变换是将待处理初始密钥C按照字节变换为[0，1]范围内的数，整个待处理密钥变换为一个数列，记为M序列，其中数列个数即消息字节数记为N，则M₁＝C₁/256，M₂＝C₂/256，M₃＝C₃/256......； 

所述的混沌迭代是将M序列作为映射初值，进行混沌迭代，生成混沌序列；对应于不同的映射，这个M序列一维或二维的；所述的M序列是单一序列或序列组； 

所述的密钥选取策略可以根据明文的长度，进行分段选取，也可以按照流密码方式进行异或操作。 

进一步地，所述的采用时空混沌映射的混沌算法具体步骤包括： 

1)混沌映射的选择，首先，选择Logisitc映射作为核心迭代映射，公式为：f(x)＝μx(1-x)，其中，f(x)为Logisitc映射公式，x为M序列，选择参数μ＝4，映射处于混沌状态；然后，利用单向耦合格子模型，构造最终的时空混沌映射：x_n-1(i)＝(1-ε)f[x_n(i)]+ε{f[x_n(i-1)]}，n为离散时间坐标，i为离散空间坐标，i＝1，2...N，N是格子长度，ε为耦合系数，且满足0＜ε＜1； 

2)线性变换，将待处理初始密钥按对应字节C₁，C₂，...C_N线性变换为[0，1]范围内的数，整个初始密钥变为一个数列，记为M₁，M₂，M₃，...M_N，其中数列个数及密钥字节数为N，计算公式如下：M_i＝C_i/256； 

3)混沌迭代，首先，令M₁，M₂...M_N分别为N个格子的初值：X₀(1)＝M₁，X₀(2)＝M₂...X₀(N)＝M_N；然后，应用时空混沌映射以及周期边界条件x_n(N+i)＝x_n(i)，n为离散时间坐标，i为离散空间坐标，i＝1，2...N，N为格子长度，迭代生成N组时空混沌序列，每组序列有n个数值，X_n(1)，X_n(2)...X_n(N)； 

4)迭代循环，将步骤3)的结果作为下一次迭代的密钥初始值，进行循环往复计算，得到明文使用的无穷多的密码； 

5)密钥选取策略，从上述的迭代结果中取出最后一组序列的X_R(N)，X_2R(N)，X_3R(N)，其中，N是格子长度，R为算法使用者指定的数值，R、2R、3R为R的1倍、2倍、3倍关系，这里的R远大于N，将它们经过线性变换和取整运算映射为若干位的序列，与明文进行异或操作，实现加密或解密。 

上述技术方案中，所述的编码模块和解码模块采用8B/10B编码解码表。 

上述技术方案中，所述的差分串行接口中的差分传输线的差分阻抗为100欧姆。 

上述技术方案中，所述的数据和时钟恢复模块中还包括一个锁相环，所述的锁相环可以利用时钟戳通过环路反馈锁定时钟，使接收端和发送端的时钟同步。 

上述技术方案中，串行接口的传输线中没有时钟信号，接收端与发送端的时钟同步是从数据包中提取的。 

本发明的优点在于： 

1、本发明采用混沌算法对传输的数据加密，有效保证了数据在传输过程中安全性； 

2、本发明通过对数据打包和传输时间同步包的方式，实现了传输过程中不需要传输额外的时钟信号，使芯片与芯片互联和系统级封装中的连接线减少，从而简化了连接； 

3、本发明采用差分串行结构，有较强的抗干扰、抗噪声能力，降低了EMI电磁干扰，并具有低功耗的优点。 

附图说明

以下，结合附图来详细说明本发明的实施例，其中： 

图1为本发明的安全高速差分串行接口在一个实施例中的结构图； 

图2为本发明的安全高速差分串行接口中混沌算法的结构图； 

图3为本发明的安全高速差分串行接口中的滤波模块在一个实施例中的结构图； 

图4为本发明的安全高速差分串行接口中的置乱模块和去置乱模块在一个实施例中的结构图。 

附图标识 

10、发送端                      11、打包模块 

12、混沌算法加密模块            13、编码模块 

14、并串转换模块                15、差分信号输出电路 

16、滤波模块                    17、置乱模块 

20、接收端                      21、解包模块 

22、混沌算法解码模块            23、解码模块 

24、串并转换模块                25、数据和时钟恢复模块 

26、差分信号接收电路            27、滤波模块 

28、去置乱模块                  30、差分传输线 

具体实施方式

下面结合附图和具体实施方式对本发明做进一步说明。 

如图1所示，本发明的安全高速差分串行接口包括发送端10和接收端20两部分。其中，发送端10包括打包模块11、混沌算法加密模块12、编码模块13、并串转换模块14和差分信号输出电路15；接收端20包括解包模块21、混沌算法解密模块22、解码模块23、串并转换模块24、数据和时钟恢复模块25和差分信号接收电路26。 

所述打包模块11至少包括将需要输出的数据打包和生成时间同步包两个功能。其中，数据包至少包括包头和数据两部分，该数据包的包头中包括连接控制信息和数据校验信息等；时钟同步包包括时间戳、控制位和校验位等。打包模块11的数据包和时钟同步包在接收端20的数据和时钟恢复模块25中用来恢复时钟，保持发送端10和接收端20的时钟同步。打包模块11将数据和时钟信息分别打包，产生的数据经其他模块处理后传给差分传输线，所以在发送端10和接收端20之间串行接口的传输线中不直接传输时钟信号，简化了芯片与芯片互联和系统级封装中的连接。 

解包模块21至少包括数据包解包和时间同步包解包两个功能。与打包模块11相对应，解包模块21将打包的数据包和时钟同步包解包，还原成数据。 

本发明中，采用混沌算法是本发明的重要特征。所述混沌是指确定性非线性系统普遍具有的一种复杂动力学行为，它对系统初始状态或系统参数异常敏感。基于迭代的混沌映射产生的伪随机序列有以下特性： 

1、长周期。理论上伪随机序列没有重复值，但受计算机数据精度的限制，其周期要远小于计算机所能表示数据的个数，但周期至少在10⁶以上； 

2、初值敏感性。初始值的微小改变，经过一定次数的迭代后产生的序列值会完全不同，可以防止伪造攻击； 

3、系统参数敏感性。混沌系统参数的微小改变，经过若干次数的迭代后产生的序列与原序列完全不同，可以防止伪造攻击； 

4、序列的产生速度快，加解密代价小； 

5、遍历性。对值域中的任意值，都能在序列中找到与之无限接近的序列数，随机性能良好； 

6、不可预测性，可以证明长期预测是不可能的。 

由于混沌算法具有如此优良的特性，在高速差分串行接口中使用混沌算法可以用较小代价有效保证了数据在传输过程中的安全性。同时混沌算法可以根据安 全性要求，灵活调整算法的复杂度，实现算法的可配置性。 

混沌算法加密模块12和混沌算法解码模块22中采用混沌算法。混沌算法包含以下四个部分，如图2所示： 

1、选择混沌映射。包括但不限于一维映射、二维映射、广义混沌映射、时空混沌映射或者超混沌映射等； 

2、线性变换。待处理初始密钥C按照字节变换为[0，1]范围内的数，整个待处理密钥变换为一个数列，记为M，其中数列个数即消息字节数记为N，则M₁＝C₁/256，M₂＝C₂/256，M₃＝C₃/256...... 

3、混沌迭代。将M序列作为映射初值，进行混沌迭代，生成混沌序列。对于不同的映射，这个序列可以是一维，也可以是二维的；可以是单一序列，也可以是一个序列组。 

4、密钥选取策略。可以根据明文的长度，进行分段选取，也可以按照流密码方式进行异或加密等。 

以采用时空混沌映射为例，具体说明一个混沌算法。 

1、混沌映射的选择。选择Logisitc映射作为核心迭代映射，公式为：f(x)＝μx(1-x)，选择参数μ＝4，映射处于混沌状态。利用单向耦合格子模型，构造最终的时空混沌映射：x_n-1(i)＝(1-ε)f[x_n(i)]+ε{f[x_n(i-1)]}，n为离散时间坐标，i为离散空间坐标，i＝1，2...N(N是格子长度)，ε为耦合系数，且满足0＜ε＜1。 

2、线性变换。待处理初始密钥按对应字节C₁，C₂，...C_N线性变换为[0，1]范围内的数，整个初始密钥变为一个数列，记为M₁，M₂，M₃，...M_N，其中数列个数及密钥字节数为N，计算公式如下：M_i＝C_i/256。 

3、混沌迭代。令M₁，M₂...M_N分别为N个格子的初值：X₀(1)＝M₁，X₀(2)＝M₂...X₀(N)＝M_N；应用单向耦合映像格子模型迭代初值：x_n-1(i)＝(1-ε)f[x_n(i)]+ε{f[x_n(i-1)]}，其中f(x)＝4.0x(1-x)，ε＝0.8，有N个格子，周期边界条件x_n(N+i)＝x_n(i)；迭代生成时空混沌序列N组X_n(1)，X_n(2)...X_n(N)。 

4、迭代循环。将第三步结果作为下一次迭代的密钥初始值，进行循环往复计算，得到明文使用的无穷多的密码。 

5、密钥选取策略。从迭代结果中取出最后一组序列的X_R(N)，X_2R(N)，X_3R(N)，这里的R远大于N，将它们经过线性变换和取整运算映射为若干位的序列，与明文进行异或加密或解密。 

编码模块13的作用是用于产生适合串行传输的码字。通过编码模块13，可以保证数据在每个帧内多次边沿切换，并实现直流平衡。直流平衡是指所发送的0和1的数量相平衡。直流平衡限制了频谱，减少了EMI电磁干扰，也使得对交流耦合负载的驱动成为可能。 

解码模块23，与编码模块13相对应，将适合串行传输的码字解码，还原成编码前的数据。 

并串转换模块14的作用是将并行数据转换为串行数据输出。 

串并转换模块24与并串转换模块14相对应，用于将串行数据转换为并行数据。 

差分信号输出电路15的作用是将串行的数字信号转换成符合串行信道电气要求的模拟信号并向信道输出。由于使用了串行差分传输，差分信号输出电路15的设计应特别注意阻抗匹配，避免因阻抗突变造成的信号反射，以减少信号失真。 

数据和时钟恢复模块25的作用是从数字码流中提取时钟信号，并利用时钟恢复数据信号。数据和时钟恢复模块25中一般包括一个锁相环，锁相环可以通过时钟戳通过环路反馈锁定时钟，使接收端和发送端的时钟同步。 

差分信号接收电路26的作用是与信道阻抗匹配，并将模拟信号转换为数字信号。与差分信号输出电路15相对应，差分信号接收电路26的设计也应注意阻抗匹配，避免因阻抗突变造成的信号反射，以减少信号失真。差分信号接收电路26的另一个作用是通过数据和时钟恢复模块25提供的同步时钟，对模拟信号采样，并转换为数字信号。 

本发明所述的安全高速差分串行接口除了上述功能模块外，还可以包括滤波模块。该滤波模块用于对数字信号或模拟信号滤波，实现预加重、均衡等功能，可位于编码模块和并串转换模块之间、并串转换模块和差分信号输出电路之间、差分信号输出和差分传输线之间、差分传输线和差分信号接收电路之间、数据和时钟恢复模块和串并转换模块之间、串并转换模块和解码模块之间中的一个或几个。 

在另一个实施例中，如图3所示，在差分信号输出和差分传输线之间，以及差分传输线和差分信号接收电路之间增加了两个滤波模块。一般来说，传输线有一定的带宽，高频分量比低频分量衰减得快得多。波传输距离越长，高频分量衰减越多，带宽越低。对不同频段衰减的不同会造成码间干扰，使眼图塌陷。如果眼图的塌陷程度大于接收机的噪声容限，位错误率将提高并引起错误。滤波模块16和滤波模块27分别实现预加重和均衡的功能。预加重是指在信号中加入额外 的高频分量，以便在信号达到远端时高频分量衰减得和低频分量保持一致。均衡是指滤出低频分量以便与衰减的高频分量相匹配。 

本发明所述的安全高速差分串行接口除了上述功能模块外，还可以包括置乱模块17和去置乱模块28。其中，置乱模块17位于发送端中，用于将数字信号随机化，降低电磁辐射；去置乱模28位于接收端中，对应于置乱模块17，用于恢复数字信号的顺序。置乱模块可以通过线性反馈移位寄存器实现。以16比特线性反馈移位寄存器为例，其转换公式可为：G(X)＝X¹⁶+X⁵+X⁴+X³+1。 

根据本发明的上述多种实现方式，本发明可应用在针对芯片与芯片互联和系统级封装中数据传输中，具有安全、连接少、抗干扰和低EMI电磁干扰的优点。 

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。 

Claims (9)

1.一种安全高速差分串行接口，包括发送端和接收端，其特征在于：

所述发送端包括：打包模块、混沌算法加密模块、编码模块、并串转换模块和差分信号输出电路；其中，

所述的打包模块，用于分别将需要输出的数据打包生成数据包和生成时钟同步包；所述的数据包至少包括包头和数据两部分，该数据包的包头中包括连接控制信息和数据校验信息；所述的时钟同步包包括时间戳、控制位和校验位；

所述的混沌算法加密模块，用于利用混沌算法加密数据；

所述的编码模块，用于产生适合串行传输的码字；

所述的并串转换模块，用于将并行数据转换为串行数据；和

所述的差分信号输出电路，用于将串行的数字信号转换成符合串行信道电气要求的模拟信号并向差分传输线信道输出；

所述的接收端包括：解包模块、混沌算法解密模块、解码模块、串并转换模块、数据和时钟恢复模块和差分信号接收电路；其中，

所述的解包模块，用于数据包解包和时间同步包解包；

所述的混沌算法解密模块，用于利用混沌算法解密数据；

所述的解码模块，与上述的编码模块相对应，用于解码适合串行传输的码字，将适合串行传输的码字解码，还原成编码前的数据；

所述的串并转换模块，与上述的并串转换模块相对应，用于将串行数据转换为并行数据；

所述的数据和时钟恢复模块，用于从时钟同步包中提取时钟信号，并利用时钟恢复数据信号；和

所述的差分信号接收电路，用于与信道阻抗匹配，并通过数据和时钟恢复模块提供的时钟信号，将差分传输线信道输出的模拟信号转换为数字信号。

2.根据权利要求1所述的安全高速差分串行接口，其特征在于：所述的差分串行接口还包括一个或一个以上的滤波模块，该滤波模块用于对数字信号或模拟信号进行滤波，实现预加重、均衡。

3.根据权利要求2所述的安全高速差分串行接口，其特征在于：所述的滤波模块位于编码模块和并串转换模块之间、并串转换模块和差分信号输出电路之间、差分信号输出和差分传输线之间、差分传输线和差分信号接收电路之间、数据和时钟恢复模块和串并转换模块之间、或串并转换模块和解码模块之间。

4.根据权利要求1所述的安全高速差分串行接口，其特征在于：所述差分串行接口还包括：置乱模块和去置乱模块，其中，所述的置乱模块位于发送端，用于将数字信号随机化；所述的去置乱模块位于接收端，用于恢复数字信号的顺序；

所述的置乱模块采用线性反馈移位寄存器。

5.根据权利要求1所述的安全高速差分串行接口，其特征在于：所述的混沌算法包括选择混沌映射、线性变换、混沌迭代和密钥选取策略；

所述的选择混沌映射采用一维映射、二维映射、广义混沌映射、时空混沌映射或者超混沌映射；

所述的线性变换是将待处理初始密钥C按照字节变换为[0，1]范围内的数，整个待处理密钥变换为一个数列，记为M序列，其中数列个数即消息字节数记为N，则M₁＝C₁/256，M₂＝C₂/256，M₃＝C₃/256......；

所述的混沌迭代是将M序列作为映射初值，进行混沌迭代，生成混沌序列；对应于不同的映射，这个M序列是一维或二维的；所述的M序列是单一序列或序列组；

所述的密钥选取策略可以根据明文的长度，进行分段选取，也可以按照流密码方式进行异或操作。

6.根据权利要求5所述的安全高速差分串行接口，其特征在于：所述的采用时空混沌映射的混沌算法具体步骤包括：

1)混沌映射的选择，首先，选择Logisitc映射作为核心迭代映射，公式为：f(x)＝μx(1-x)，其中，f(x)为Logisitc映射公式，x为M序列，选择参数μ＝4，映射处于混沌状态；然后，利用单向耦合格子模型，构造最终的时空混沌映射：x_n-1(i)＝(1-ε)f[x_n(i)]+ε{f[x_n(i-1)]}，n为离散时间坐标，i为离散空间坐标，i＝1，2...N，N是格子长度，ε为耦合系数，且满足0＜ε＜1；

2)线性变换，将待处理初始密钥按对应字节C₁，C₂，...C_N线性变换为[0，1]范围内的数，整个初始密钥变为一个数列，记为M₁，M₂，M₃，...M_N，其中数列个数及密钥字节数为N，计算公式如下：M_i＝C_i/256；

3)混沌迭代，首先，令M₁，M₂...M_N分别为N个格子的初值：X₀(1)＝M₁，X₀(2)＝M₂...X₀(N)＝M_N；然后，应用时空混沌映射以及周期边界条件x_n(N+i)＝x_n(i)，其中，n为离散时间坐标，i为离散空间坐标，i＝1，2...N，N是格子长度，迭代生成N组时空混沌序列，每组序列有n个数值，X_n(1)，X_n(2)...X_n(N)；

4)迭代循环，将步骤3)的结果作为下一次迭代的密钥初始值，进行循环往复计算，得到明文使用的无穷多的密码；

(1)5)密钥选取策略，从上述的迭代结果中取出最后一组序列的X_R(N)，X_2R(N)，X_3R(N)，其中，N为格子长度，R为算法使用者指定的数值，R、2R、3R表示R的1倍、2倍、3倍关系，这里的R远大于N，将它们经过线性变换和取整运算映射为若干位的序列，与明文进行异或操作，实现加密或解密。

7.根据权利要求1所述的安全高速差分串行接口，其特征在于：所述的编码模块和解码模块采用8B/10B编码解码表。

8.根据权利要求1所述的安全高速差分串行接口，其特征在于：所述的差分串行接口中的差分传输线的差分阻抗为100欧姆。

9.根据权利要求1所述的安全高速差分串行接口，其特征在于：所述的数据和时钟恢复模块中还包括一个锁相环，所述的锁相环可以利用时钟戳通过环路反馈锁定时钟，使接收端和发送端的时钟同步。

Images