CN110309089A - 一种可扩展的瓦片式信号处理器接口、处理器、处理器阵列及接口信号传输方法 - Google Patents

Abstract

本发明公开一种可扩展的瓦片式信号处理器接口、处理器、处理器阵列及接口信号传输方法，该方法如下：发射接口将多路数字并行信号转换为模拟串行差分信号进行传输；对接端口采用阻抗匹配设计；接收接口将两路差分信号合并为一路；再由串行信号转换为并行数字信号。采用多路开关设计，因此发射接收端可互易；解决现有技术中芯片间信号互通信号数量众多、面积开销大、速率低、信号完整性差、时钟信号偏斜等问题，实现减少了接口端信号数量，减小了面积开销，同时保证了信号完整性，并提高了系统可靠性；可灵活配置，集成度高，满足多种场景应用需求；降低了芯片设计、生产成本，同时更易于维护与升级。

Description

一种可扩展的瓦片式信号处理器接口、处理器、处理器阵列及 接口信号传输方法

技术领域

本发明涉及雷达信号处理器技术领域，具体是一种可扩展的瓦片式信号处理器接口、处理器、处理器阵列及接口信号传输方法。

背景技术

随着5G和物联网时代的到来，基于军民实用化考虑，面向毫米波雷达的数字信号处理器作用突显。然而，现有处理器，不论是通用处理器或专用处理器，都存在可拓展性差、集成度低的问题，极大限制了系统级的应用开发。

毫米波雷达具有空间分辨率高、抗干扰反隐身能力强、全天候全天时有效工作等特点，已广泛应用于现代武器装备中，是现代高性能、全天候先进系统的重要组成部分。以美国为主的发达国家在毫米波雷达领域已颇有建树。譬如，美国海军和海军陆战队联合研发的新一代AGM-88E机载反辐射导弹，该导弹包括先进的宽频带被动雷达制导、全球定位/惯性导航组合制导和主动毫米波雷达末制导组成的多模复合制导技术，显著提高搜索、识别和最终摧毁敌方防空系统的能力，并且可以快速捕捉敌方防空目标以及非雷达时敏目标；英国的“硫磺石”作为现代空地导弹的典范之作，导引头工作在94GHz，利用多片混合封装方式实现，采用低功耗、窄波束、双极化工作模式，最大工作距离为20公里。此外，英飞凌公司也与欧洲微电子研究中心(IMEC)携手开发面向汽车的雷达应用、高度集成的79GHz在雷达芯片产品。我国在毫米波雷达研发领域起步较晚，虽投入大量人力物力财力，但与国际先进水平仍有差距。就目前已有报道的毫米波雷达来看，不论是面向高性能还是嵌入式端应用，均存在可拓展性差、体积大、功耗高、价格贵等问题，已不再满足现代战场单兵智能化、无人作战设备微型化等现代战场应用需求，也难以满足民用市场需求。

针对芯片间信号互通信号数量众多、面积开销大、速率低、信号完整性差、时钟信号偏斜等问题，目前没有较好的解决方法，只要么提高单片芯片自身的运算能力，使其满足算例需求；要么进一步挖掘算法的可并行执行能力。但是上述方案要么功耗开销巨大、成本高、成品率低；要么集成度低、运算效能低下。

发明内容

本发明提供一种可扩展的瓦片式信号处理器接口、处理器、处理器阵列、接口传输方法，用于克服现有技术中可扩展性差、体积大、功耗高和成本高等缺陷，大大提高可扩展性，并且减小体积、降低功耗和成本。

为实现上述目的，本发明提供一种可扩展的瓦片式信号处理器接口，在输出信号时被配置为以下结构，包括：

并转串模块，用于将多路数字并行信号转换为数字串行信号；

数模转换模块，用于将数字串行信号转换为模拟串行信号；

第一差分器，将模拟串行信号转换为两路差分信号并经传输线传输；

阻抗匹配输出模块，用于将两路差分信号与接收接口进行阻抗匹配。

为实现上述目的，本发明还提供一种可扩展的瓦片式信号处理器接口，在接收信号时被配置为以下结构，包括：

阻抗匹配输入模块，用于将两路差分信号与输出接口进行阻抗匹配；

第二差分器，用于将两路差分信号合并为一路信号；

模数转换模块，用于将合并的一路信号由模拟信号转换为数字信号；

串转并模块，用于将数字信号由串行信号转换为并行信号。

为实现上述目的，本发明还提供一种可扩展的瓦片式信号处理器，包括处理器本体和至少一个上述的可扩展的瓦片式信号处理器输出接口或至少一个上述的可扩展的瓦片式信号处理器接收接口；

所述输出接口或接收接口集成在所述处理器本体内部；

所述输出接口或接收接口的各组成部件与处理器本体之间填充有高k介质，所述高k介质的介电常数大于2.8。

为实现上述目的，本发明还提供一种可扩展的瓦片式信号处理器阵列，由若干信号处理器阵列形成，所述信号处理器为上述的可扩展的瓦片式信号处理器；

相邻的信号处理器之间被配置为输出信号状态的接口与被配置为接收信号状态的接口之间通过传输线连接。

为实现上述目的，本发明还提供一种可扩展的瓦片式信号处理器接口信号发送方法，包括以下步骤：

将多路数字并行信号转换为数字串行信号；

将数字串行信号转换为模拟串行信号；

将模拟串行信号转换为两路差分信号并经传输线传输；

将两路差分信号与接收接口进行阻抗匹配。

为实现上述目的，本发明还提供一种可扩展的瓦片式信号处理器接口信号接收方法，包括以下步骤：

将两路差分信号与输出接口进行阻抗匹配；

将两路差分信号合并为一路信号；

将合并的一路信号由模拟信号转换为数字信号；

将数字信号由串行信号转换为并行信号。

为实现上述目的，本发明还提供一种可扩展的瓦片式信号处理器接口信号传输方法，包括以下步骤：

输出接口将多路数字并行信号转换为数字串行信号；

输出接口将数字串行信号转换为模拟串行信号；

输出接口将模拟串行信号转换为两路差分信号并经传输线传输；

输出接口将两路差分信号与接收接口进行阻抗匹配；或接收接口将两路差分信号与输出接口进行阻抗匹配；

接收接口将两路差分信号合并为一路信号；

接收接口将合并的一路信号由模拟信号转换为数字信号；

接收接口将数字信号由串行信号转换为并行信号。

本发明提供的可扩展的瓦片式信号处理器接口、处理器、处理器阵列、接口传输方法，多路并行数字信号进行并串转换，将多路并行数字信号转换成串行信号，从而减少接口I/O的信号端口数量，减小开销，保证信号完整性，提高系统可靠性；其次，将串行信号以两路差分信号形式在传输线中传播，一直到达输出端口；采用阻抗比配对接端口；仍以差分形式将信号在传输线中传播；到达串转并的接收接口时，采用阻抗匹配对接输出接口与接收接口，将两路差分信号合并为一路，并将模拟信号转换为数字信号后再将串行信号解串恢复成并行信号。本发明的技术方案面向可配置芯片间的高速互连提供物理支撑，相较于现有的I/O互连解决方案，具有面积开销小、信号搬移速度快、可靠性高、研发成本低等优势；减少了接口端信号数量，减小了面积开销，同时保证了信号完整性，并提高了系统可靠性；可拓展，满足多种场景应用需求，可灵活配置，集成度高，为系统设计提供更多可能性；降低了芯片设计、生产成本，同时更易于维护与升级。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明实施例一提供的可扩展的瓦片式信号处理器输出接口的电路图；

图2为本发明实施例二提供的可扩展的瓦片式信号处理器输如接口的电路图；

图3为本发明实施例三提供的可扩展的瓦片式信号处理器的结构图；

图4为本发明实施例四提供的可扩展的瓦片式信号处理器阵列的结构图；

图5为图4其中一个芯片接口剖视图；

图6为图4中具有传输关系的两个接口的电路图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是物理连接或无线通信连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

实施例一

如附图1所示，本发明实施例提供一种可扩展的瓦片式信号处理器输出接口，包括：

并转串模块，用于将多路数字并行信号转换为数字串行信号；

数模转换模块，用于将数字串行信号转换为模拟串行信号；

第一差分器，将模拟串行信号转换为两路差分信号并经传输线传输；

阻抗匹配输出模块，用于将两路差分信号与接收接口进行阻抗匹配。

上述的并转串模块、数模转换模块、第一差分器、阻抗匹配输出模块均可采用公知技术设计电路结构，并且上述结构的设计能够提高接口间传输信号的速度。上述处理器输出接口的结构可被集成在处理器内部，并且适宜于高度集中的结构集成设计，面积开销小，处理器体积较小，可扩展性能好，灵活性高，满足多种场景应用需求。

优选地，参见图5，所述第一差分器包括输入管脚和两个差分的输出管脚(参见图5中差分信号组1和差分信号组2)；所述输入管脚和输出管脚的结构均包括外壳和位于外壳内部的传输线；

所述外壳由高k介质制成，所述高k介质的介电常数大于2.8，优选为3.9，所述外壳与传输线之间填充有电磁屏蔽材料，本实施例中电磁屏蔽材料采用S_iO₂介质。

实施例二

如图2所示，本发明实施例提供一种可扩展的瓦片式信号处理器接收接口，包括：

阻抗匹配输入模块，用于将两路差分信号与输出接口进行阻抗匹配；与所述阻抗匹配输出模块匹配，均可采用标准阻抗接口；处理器可以根据需要对阻抗输入和输出模块进行配置，例如按照功能将阻抗匹配输入模块配置为阻抗匹配输出模块，反之，也可以将阻抗匹配输出模块配置为阻抗匹配输入模块；

第二差分器，用于将两路差分信号合并为一路信号；与所述第一差分器匹配，处理器可以根据需要对第一差分器和第二差分器进行配置，例如将第一差分器按照功能配置为第二差分器，反之，也可以将第二差分器配置为第一差分器；

模数转换模块，用于将合并的一路信号由模拟信号转换为数字信号；

串转并模块，用于将数字信号由串行信号转换为并行信号。

优选地，所述第二差分器包括输出管脚和两个差分的输入管脚；所述输入管脚和输出管脚的结构均包括外壳和位于外壳内部的传输线；

所述外壳由高k介质制成，所述高k介质的介电常数大于3.9，所述外壳与传输线之间填充有电磁屏蔽材料。

本实施例中的第二差分器、模数转换模块、串转并模块与实施例一中的第一差分器、数模转换模块、并转串模块为对称结构的电路；具体参见图5，其中位于标准阻抗左侧的电路结构属于输出接口的电路结构，位于标准阻抗接口右侧的电路结构属于接收接口的电路结构，该两部分电路结构是对称的；

实际上为了实现输出接口与接收接口的互易，每个接口的电路结构均可设置为相同的结构，参见图6，在本发明一实施例中，接口包括：串并互转模块(相当于并转串模块和串转并模块)、数模互转模块(相当于数模转换模块和模数转换模块)、旁路及差分器模块(相当于通过旁路和差分器内部结构的选择进行组合，实现第一差分器和第二差分器的实际功能结构)以及标准阻抗接口(包括阻抗匹配输入模块和阻抗匹配输出模块)，在需要输出信号时，通过芯片内部的多路开关电路关闭标准阻抗接口右侧的电路，打开标准阻抗接口左侧的电路；在需要接收信号时，可通过芯片内部的多路开关电路关闭标准阻抗接口左侧的电路，打开标准阻抗接口右侧的电路；上述接口的电路结构嵌入设置在可配置芯片内部，能够面向可配置芯片间的高速互连提供物理支撑。

实施例三

如图3所示，本发明实施例提供一种可扩展的瓦片式信号处理器，包括处理器管芯和至少一个上述任意实施例的可扩展的瓦片式信号处理器输出接口和/或至少一个上述任意实施例的可扩展的瓦片式信号处理器接收接口；

所述输出接口和/或接收接口集成在所述处理器管芯内部；

所述输出接口和/或接收接口的各组成部件与处理器本体之间填充有高k介质，所述高k介质的介电常数大于3.9。

图3中的实施例的处理器本体内部设置有专用芯片或普通芯片，处理器本体内部嵌设有高速接口1、高速接口2、高速接口3和高速接口4；四个高速接口均与专用芯片连接。实现了多个接口的高度集成结构。每块专用芯片或通用芯片上集成的接口的数量可根据需要进行设计。

优选地：所述接收接口(即输入接口)通过多路开关可配置为所述输出接口；所述输出接口通过多路开关可配置为所述输入接口。处理器芯片具备可配置功能，根据具体需要可将上述接口配置为输出接口或配置为接收接口。

高速接口1、高速接口2、高速接口3和高速接口4内部可采用相同的结构，包括并串互转模块、数模互转模块、旁路和差分器模块、传输线及标准阻抗匹配接口，提高芯片的互换性和兼容性，便于生产，采用多路开关设计，因此发射接收端可互易。

实施例四

如图4所示，本发明实施例提供一种可扩展的瓦片式信号处理器阵列，由若干信号处理器阵列形成，所述信号处理器为实施例三的可扩展的瓦片式信号处理器；

相邻的信号处理器之间输出接口与接收接口之间通过传输线连接。通过处理器的阵列提高计算能力，由于单个处理器采用了上述高度集成的结构，且接口件传输信号速度提高，解决了芯片间信号互通信号数量众多、面积开销大、速率低、信号完整性差、时钟信号偏斜等问题。

实施例五

与上述实施例一对应地，本发明实施例提供一种可扩展的瓦片式信号处理器接口信号发送方法，包括以下步骤：

将多路数字并行信号转换为数字串行信号；

将数字串行信号转换为模拟串行信号；

将模拟串行信号转换为两路差分信号并经传输线传输；

将两路差分信号与接收接口进行阻抗匹配。

接口信号转换步骤：首先，多路并行信号进行并串转换，将多路并行信号转换成穿行信号，从而减少接口I/O的信号端口数量，减小开销，保证信号完整性，提高系统可靠性；其次，将串行信号以查差分信号形式在传输线中传播，一直到达输出端口；第三，采用阻抗比配对接端口；第四，仍以差分形式将信号在传输线中传播；第五，到达串转并接口时，将串行信号解串恢复成并行信号。

实施例六

与上述实施例二对应地，本发明实施例提供一种可扩展的瓦片式信号处理器接口信号接收方法，包括以下步骤：

将两路差分信号与输出接口进行阻抗匹配；

将两路差分信号合并为一路信号；

将合并的一路信号由模拟信号转换为数字信号；

将数字信号由串行信号转换为并行信号。

接口电路设计：并转串模块，数模转换模块，差分器，传输线，50欧姆标准阻抗接口(互连界面)，传输线，模数转换模块，串转并模块。

实施例七

与上述实施例四对应地，本发明实施例提供一种可扩展的瓦片式信号处理器接口信号传输方法，包括以下步骤：

输出接口将多路数字并行信号转换为数字串行信号；

输出接口将数字串行信号转换为模拟串行信号；

输出接口将模拟串行信号转换为两路差分信号并经传输线传输；

输出接口将两路差分信号与接收接口进行阻抗匹配；或接收接口将两路差分信号与输出接口进行阻抗匹配；

接收接口将两路差分信号合并为一路信号；

接收接口将合并的一路信号由模拟信号转换为数字信号；

接收接口将数字信号由串行信号转换为并行信号。

本发明主要面向可配置芯片间的高速互连提供物理支撑。相较于现有的IO互连解决方案，具有面积开销小、信号搬移速度快、可靠性高、研发成本低等优势。其具体实现方法如下：

单端接口主要由以下部件组成：并转串模块、数模转换模块、差分器、传输线、50欧姆标准阻抗接口等。

数据信号到达端口后，由并转串模块完成数据由并行信号转换成串行信号。

将串行信号经数模转换模块(DAC)转换成模拟信号。

将模拟信号进行差分处理，保证信号传输过程中的可靠性。

将差分信号在传输线(也称为微带线)中传输。

到达端口界面时，界面两端基于双端口网络匹配设计，即在界面端保证发射端口网络和接收端口网络端口均为50欧姆的阻抗值，从而保证信号以最低反射损耗通过端口界面。

通过网络端口后，信号进入与原发射端相邻的芯片的高速接口传输线中。

利用模数转换器(ADC)对信号进行数字离散化，使其恢复成为数字电平信号，保证接收信号端芯片对信号进行后续处理。

利用解串器对信号进行串并转换。

为保证系统接口端信号形式的转换，接口端的电路由以下模块构成：并转串模块，数模转换模块，差分器，传输线，50欧姆标准阻抗接口(互连界面)，传输线，模数转换模块，串转并模块。可扩展的高速、高集成度的瓦片式信号处理器接口结构设计方法，为芯片间高集成度的高速互连提供技术支撑。

优选地，

收发接口是可互易的，即接收端与发射端是可以互相交换的，原理是采用了多路开关进行配置。

上述过程为信号在两个可拓展芯片高速接口间传输过程形式上的变换先后顺序。为保证信号在端面能够有效互连，降低信号在端口间的传输损耗，提高信号的传输质量和系统工作的可靠性，端口界面需要做信号电磁屏蔽处理，具体设计结构如图5所示：

传输线周边填充介质可为真空或二氧化硅填充介质，用来保证屏蔽信号间的串扰发生。

填充介质外包裹一层高K介质，提高系统信号传输的可靠性。

斜线方块表示的是芯片管壳的剖面，其中填充的是二氧化硅介质；白色框表示的是高K介质层，用来保证高频信号间的电磁屏蔽，避免信号间的串扰对系统可靠性的影响；中间深色方框表示的是真空；浅色方框表示的是传输线。

本发明的技术方案面向丰富的毫米波应用场景，作为雷达系统中的核心元器件，提高了数字信号处理器的可拓展性，从而提高系统能效比的可配置化并提升片上系统的集成度，并可带来以下若干好处：1)单颗芯片能够独立工作，算力相对弱功耗低，可应用于嵌入式端手持式设备中；2)通过瓦片式将多个芯片拼接在一起，能够组建阵列化系统，从而提升系统整体运算性能；3)针对不同应用场景，计算能效比可相对灵活配置；4)只需设计制备单颗芯片，降低研发周期，且增加了应用量，降低了固有成本。要想解决芯片的可拓展性，就要设计专用互连接口用于芯片间信号交互。但是如果采用传统的I/O接口进行互连，信号搬移速度慢，可靠性差，且信号管脚数量巨大，难以布放，从而增加芯片不必要的面积开销，降低了系统的集成度。而如果采用高速接口(如SerDes，RapidIO等)，仍然存在面积开销大，数据信号引脚数量巨大的问题。因此，设计一种低面积开销的高速互连接口，是实现雷达芯片可拓展化的关键。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种可扩展的瓦片式信号处理器接口，其特征在于，在输出信号时被配置为以下结构，包括：

并转串模块，用于将多路数字并行信号转换为数字串行信号；

数模转换模块，用于将数字串行信号转换为模拟串行信号；

第一差分器，将模拟串行信号转换为两路差分信号并经传输线传输；

阻抗匹配输出模块，用于将两路差分信号与接收接口进行阻抗匹配。

2.如权利要求1所述的可扩展的瓦片式信号处理器接口，其特征在于，所述第一差分器包括输入管脚和两个差分的输出管脚；所述输入管脚和输出管脚的结构均包括外壳和位于外壳内部的传输线；

所述外壳由高k介质制成，所述高k介质的介电常数大于2.8，所述外壳与传输线之间填充有电磁屏蔽材料。

3.一种可扩展的瓦片式信号处理器接口，其特征在于，在接收信号时被配置为以下结构，包括：

阻抗匹配输入模块，用于将两路差分信号与输出接口进行阻抗匹配；

第二差分器，用于将两路差分信号合并为一路信号；

模数转换模块，用于将合并的一路信号由模拟信号转换为数字信号；

串转并模块，用于将数字信号由串行信号转换为并行信号。

4.如权利要求3所述的可扩展的瓦片式信号处理器接口，其特征在于，所述第二差分器包括输出管脚和两个差分的输入管脚；所述输入管脚和输出管脚的结构均包括外壳和位于外壳内部的传输线；

所述外壳由高k介质制成，所述高k介质的介电常数大于2.8，所述外壳与传输线之间填充有电磁屏蔽材料。

5.一种可扩展的瓦片式信号处理器，其特征在于，包括处理器管芯和至少一个如权利要求1-2任一项所述的可扩展的瓦片式信号处理器接口以及至少一个如权利要求3-4任一项所述的可扩展的瓦片式信号处理器接口；

所述接口均集成在所述处理器管芯内部；

所述接口的各组成部件与处理器管芯之间填充有高k介质，所述高k介质的介电常数大于2.8。

6.如权利要求5所述的可扩展的瓦片式信号处理器，其特征在于：

所述接口的输出信号功能和接收信号功能均可通过多路开关进行选择，所述接口的信号功能确定后被配置为相应的电路结构。

7.一种可扩展的瓦片式信号处理器阵列，其特征在于，由若干信号处理器阵列形成，所述信号处理器为权利要求5或6所述的可扩展的瓦片式信号处理器；

相邻的信号处理器之间被配置为输出信号状态的接口与被配置为接收信号状态的接口之间通过传输线连接。

8.一种可扩展的瓦片式信号处理器接口信号发送方法，其特征在于，包括以下步骤：

将多路数字并行信号转换为数字串行信号；

将数字串行信号转换为模拟串行信号；

将模拟串行信号转换为两路差分信号并经传输线传输；

将两路差分信号与接收接口进行阻抗匹配。

9.一种可扩展的瓦片式信号处理器接口信号接收方法，其特征在于，包括以下步骤：

将两路差分信号与输出接口进行阻抗匹配；

将两路差分信号合并为一路信号；

将合并的一路信号由模拟信号转换为数字信号；

将数字信号由串行信号转换为并行信号。

10.一种可扩展的瓦片式信号处理器接口信号传输方法，其特征在于，包括以下步骤：

输出接口将多路数字并行信号转换为数字串行信号；

输出接口将数字串行信号转换为模拟串行信号；

输出接口将模拟串行信号转换为两路差分信号并经传输线传输；

输出接口将两路差分信号与接收接口进行阻抗匹配；或接收接口将两路差分信号与输出接口进行阻抗匹配；

接收接口将两路差分信号合并为一路信号；

接收接口将合并的一路信号由模拟信号转换为数字信号；

接收接口将数字信号由串行信号转换为并行信号。