CN102542785A - 多通道宽带电子信号同步采集系统的设计与实现方法 - Google Patents

Abstract

本发明涉及一种基于多通道宽带电子信号同步采集系统的设计与实现方法，实现了对64个宽带电子信号阵列单元的同步采集。该系统由高速AD转换模块，光纤汇聚模块，同步信号产生模块以及光纤进机卡模块等组成。高速AD转换模块通过光纤接收来自终端处理机的控制命令，AD采集板接收到同步信号产生模块的同步信号后，按照控制命令的要求采集数据。采集结束后，高速AD转换模块按顺序将采集的数据传给光纤汇聚板以及光纤进机卡，最后通过PCIE总线将数据上传给终端处理机。本发明在高分辨数字阵列雷达以及其他需要宽带数字波束合成等领域具有广阔的应用前景。

Description

多通道宽带电子信号同步采集系统的设计与实现方法

技术领域

本发明涉及一种多通道宽带电子信号同步采集系统的设计与实现方法。可用于高分辨数字阵列雷达等的多通道宽带信号实时数据采集。

背景技术

宽带采集技术是实现对宽带电子信号精细分析与研究的重要技术手段和前提。在现代雷达装备等技术领域，瞬时大带宽信号是实现雷达距离分辨力处理的重要技术措施。当信号瞬时带宽为200MHz时，雷达的距离分辨力可达到0.75米，实现距离高精确探测；并可以有效地抑制杂波干扰，使雷达在复杂干扰背景中检测出弱小目标。

目前宽带多通道同步采集系统，存在一些问题：(1)带宽不够宽，大多数在100M以下(2)同步性能差，达不到纳秒级，影响阵列雷达数字波束合成效果(3)缓存能力差，使得数字阵列雷达在方位波门和距离波门变小，雷达的视线变窄(4)采集结果实时传输性差。这些问题严重制约了高分辨、数字阵列雷达的发展。

发明内容

本发明针对目前宽带多通道同步采集系统技术存在的不足，提出一种多通道宽带电子信号同步采集系统的设计与实现方法。该方法可为高分辨数字阵列雷达提供一种数据采集系统解决方案。

提出的基于宽带多通道的同步采集技术，采用500M的高速ADC对阵列信号进行采样，AD转换后的数据率非常高，采用1G的DDRII进行缓存，以满足后面处理速度的要求。本发明采用外部同步信号来解决多通道同步性问题，通道间的采样时间差在纳秒级。本发明采用光纤传输，实现了数据传输的实时性，可通过DMA写方式与数据处理或外部设备进行数据交互。

本发明在FPGA的硬件平台上，采用VDHL语言实现PCIE和Aurora协议。终端处理机运行在Windows764位操作系统下，在内核环境下开发64位光纤进机卡的驱动程序，本发明采用WDF框架进行编程，WDF框架是对WDM的封装，简化了驱动程序的编写。

该发明实现的技术为宽带数字阵列雷达信号的采集奠定了基础，具有很强的经济和军事效益。

下面结合附图对本发明作进一步详细描述。

附图说明

图1是本发明数字阵列雷达宽带采集传输系统框图

图2是本发明实现的高速数据采集模块

图3是本发明同步信号产生模块组成框图

图4是本发明同步信号产生硬件框图

具体实施方式

宽带多通道同步采集系统包括：高速AD转换模块，光纤汇聚模块，同步信号产生模块以及光纤进机卡模块。每个高速AD转换模块用一块AD采集板实现。通道总数为64个，外接64个阵列单元。高速AD转换模块包括8块AD采集板，每块板上有8片AD采集芯片。本发明组成框图如附图所示。

高速AD转换模块通过光纤接收来自终端处理机的控制命令。其中包括距离起始、方位起始、方位结束以及距离波门大小。AD采集板接收到同步信号产生模块的同步信号后，按照控制命令在给定的距离起始，方位波门以及波门大小内采集数据。数据采集结束，采集板按顺序将采集的数据传给汇聚板。汇聚板通过光纤传给光纤进机卡模块，最后通过PCIE总线将数据上传给终端处理计算机。其中光纤传输速度为2.5GB/S，通过PCIE上传给终端处理机的速度为100Mbyte/s。

1、高速AD采集模块的设计

本发明采用的是500M高速实时采样方案。A/D采用TI公司的12位，500MADC，型号为ADS5463。高速AD采集板组成方框图如附图所示。由同步信号产生模块产生的外触发对所有的高速采集模块进行同步采样。Xilinx Virtex5XC5VLX110T FPGA作为主控芯片，捕获量化数据并缓存到1G容量的DDRII SDRAM中。FPGA支持RocketIO GTP，通过SFP模块，实现采集结果和控制命令的光纤传输。SFP工作在2.0Gbps和2.5Gbps两种速度下，使用自定义逻辑配合Aurora协议。本发明提供主SFP和备用SFP接口共两组。

本发明的外时钟输入为SMA接口。输入特征阻抗50ohm，时钟信号幅度为1Vpp-3.5Vpp，时钟信号频率为500MHz，时钟输入抖动≤0.25ps，交流耦合方式。本发明使用同一个时钟对8路ADC信号进行锁存。并且8路ADC与FPGA之间数据，时钟端口等长处理。硬件上，FPGA多个BANK之间对全局时钟相应存在相对误差，需要使用IODEALY对某些ADC数据通道进行延时调整，以便同时获取数据。

本发明中每块高速AD采集板有8路模拟信号输入，其接口为SMA。输入特征阻抗为50ohm，模拟信号幅度≤10dBm，模拟信号带宽为375±100MHz。使用SMA引入电路板后，将单端模拟信号转换为差分模拟信号，这个过程使用运变压器完成。

2、光纤汇聚板的设计

本发明中光纤汇聚板主要完成将8块高速采集板采集结果通过光纤传输的方式上传给光纤进机卡以及转发终端处理机的控制命令给高速采集模块。控制芯片为

Virtex^TM-5XC5VSX95T FF1136，该型号FPGA拥有16个SFP模块，用了其中9个，另外7个备用。软件中使用自定义逻辑配合Aurora协议。SFP采用Finisar公司生产的FTLF8519P2BNL，该型号支持多模光纤。

3、光纤进机卡模块设计

光纤进机卡通过光纤接收高速采集模块的采集结果，通过PCIE总线以DMA写方式上传给终端处理机。同时终端处理机通过PIO写方式发送控制命令给该模块。

PCIE是第三代高性能的IO总线，在总线结构上采取了根本性的变革，主要体现在两个方面：一是由并行总线变为串行总线。二是采用点到点的互连。PCIE保持了与传统PCI相同的存储器、IO和配置地址空间模型。

本发明中的光纤进机卡采用Xilinx Virtex5 LVX30T为主控芯片，其内部自带PCIE硬核，通过Rocket IO直接跑PCIE。光纤进机卡模块插在终端处理机的PCIE X1插槽中，由终端处理机的主板供电。卡上放置一个SFP用于接收光纤汇聚板的数据并转发终端处理机的控制命令给高速采集模块。

本发明中DMA写的内存空间由驱动程序初始化DMA操作时分配，PCIE驱动程序利用这段内存空间直接与卡进行DMA通信。当DMA写操作到来的时候，光纤进机卡FIFO中的数据直接写到终端处理机的内存空间。当DMA传输达到64K数据时，产生一个中断通知驱动程序，驱动程序收到中断后调用中断响应函数来处理内存空间的数据。为了不使操作系统的性能下降，对中断的服务程序放在DPC例程中完成，在DPC中将64K的数据搬移到大的缓存中。

4、同步信号产生模块的设计

本发明中的同步信号产生模块为8块高速ADC采集模块提供同步信号，使所有的高速ADC模块在同一时刻开始采样。同步信号产生模块将发射主触发脉冲与发射天线方位码组合起来并送到8个高速数据采集模块，高速数据采集模块根据终端发来的采样区域要求(方位和距离段)产生规定的波门信号完成对接收信号的量化和存储。同步信号产生模块组成如附图所示。同步信号产生模块在主触发脉冲到来之际，按照同步信号帧结构输出同步信号。

同步电路直接影响采集结果的同步性。因此在设计过程中要保证输出的同步信号同时到达高速数据采集模块。本发明的同步信号由FPGAXC3S700AN-4FGG484C产生的组合同步信号(主触发，伺服方位码)经过电平转换芯片AD815ARB-24，最后经过1分8的功分器得到。硬件框图如附图所示。在设计中对信号的输入和输出都进行匹配。本发明的5伏转正负15伏的电源模块采用朝阳电源的4NIC-DC10-5D15。

Claims (2)

1.一种多通道宽带电子信号同步采集系统的实现方法，该方法的步骤为：本系统中的高速AD转换模块通过光纤接收来自终端处理机的控制命令，高速AD转换模块按照控制命令的要求在同步信号到来后同步采集数据。采集结束后，高速AD转换模块按顺序将采集的数据传给光纤汇聚板以及光纤进机卡，最后通过PCIE总线以DMA写方式将数据上传给终端处理机。

2.如权利要求1所述的同步信号产生方法：同步信号产生将主触发脉冲与发射天线方位码组合起来按照同步信号帧结构输出到8个高速数据采集模块，高速数据采集模块根据同步信号完成对接收信号的量化和存储。

Images