CN103595580B - 一种数字阵列模块接收延时测试方法及装置 - Google Patents

一种数字阵列模块接收延时测试方法及装置 Download PDF

Info

Publication number
CN103595580B
CN103595580B CN201310547616.6A CN201310547616A CN103595580B CN 103595580 B CN103595580 B CN 103595580B CN 201310547616 A CN201310547616 A CN 201310547616A CN 103595580 B CN103595580 B CN 103595580B
Authority
CN
China
Prior art keywords
signal
module
digital array
control module
array module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310547616.6A
Other languages
English (en)
Other versions
CN103595580A (zh
Inventor
丁志钊
吴家亮
张龙
刘忠林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CLP Kesiyi Technology Co Ltd
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201310547616.6A priority Critical patent/CN103595580B/zh
Publication of CN103595580A publication Critical patent/CN103595580A/zh
Application granted granted Critical
Publication of CN103595580B publication Critical patent/CN103595580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种数字阵列模块接收延时测试方法及装置,方法包括步骤:建立一个状态控制模块;状态控制模块对数字阵列模块的工作状态进行控制,并使其输出一路与数字阵列模块工作状态同步的脉冲信号,以该同步信号为纽带,在数字阵列模块和接收通道测试所需的激励信号之间建立起同步关系;将对应的同步信号产生的时间戳信息打包在接收通道I/Q数据数据包中,利用状态控制模块取出初始时间戳信息,根据初始时间戳和I/Q数据接收时间的对应关系进行相关运算,得到接收延时测试结果。本发明将接收延时的测试转换为信号之间绝对时间之差的运算,不需复杂的数字信号处理,只需要获得接收到的I/Q数据时间及解析出初始时间戳信息,即得到接收延时测试结果。

Description

一种数字阵列模块接收延时测试方法及装置
技术领域
本发明涉及一种数字阵列模块接收延时测试方法,以及一种数字阵列模块接收延时测试装置。
背景技术
数字阵列雷达是一种收发均采用数字波束形成技术的全数字化相控阵雷达。较之传统相控阵雷达,数字阵列雷达具有其无法比拟的优点,如动态范围大、容易实现多波束、低损耗、低副瓣、低角测高精度高、可制造性强、系统任务可靠性高等。因此,数字阵列雷达的应用前景非常广阔。数字阵列模块是数字阵列雷达最重要和数量最多的基本单元,数字阵列模块是一个微波数字混合的多通道雷达发射/接收模块,整体呈现光纤化、数字化和集成化的鲜明特点,在功能上相当于传统相控阵雷达的模拟T/R组件、移相器、阵面前端、频率源分机、接收分机以及一部分数字信号处理分机的综合。由于采用了基于DDS的波形产生技术和精确幅相控制技术、基于DDC的多通道数字化接收技术、集成化一体化收发通道设计技术和高速大容量数据传输技术等大量新技术和新工艺,无论从技术体制的角度,还是从实现方式的角度来看,数字阵列模块都是T/R组件领域的一次跨越和革命。
与模拟T/R组件相比,数字阵列模块在接收通道的输出信号类型、发射通道输入信号类型、状态控制实现方式、移相实现方式以及T/R通道数目等多个方面都有较大的不同。
接收延时是数字阵列模块测试的重要指标,在雷达测距计算时必须将因接收延时引起的误差去除,从而提高雷达的测试精度。那么,具体到与接收延时测试来说,数字阵列模块与模拟T/R组件相关的不同主要体现在:
1)数字阵列模块接收通道的输出信号不再是模拟射频信号,而是经模拟下变频、模数转换以及数字下变频等处理后通过光纤传输的高速I/Q数据,这是数字阵列模块与模拟T/R组件最大的不同,也是测试的最大难点所在。因为目前绝大部分的测试仪器是对模拟信号进行测试,而很难对I/Q数据直接进行测试和分析,即便有测试和分析功能,还有一个测试仪器与数字阵列模块同步的难题需要解决;
2)数字阵列模块工作状态的控制不再通过双绞线传输数字信号和触发信号的方式来实现,而是通过光纤传输更多和更复杂的状态数据和命令,而且数字阵列模块自身没有同步信号输入/输出。在接收延时这类时间间隔测试过程中,如果没有同步信号进行触发就没法确定初始时刻,也就很难完成接收延时的测试;
数字阵列模块是一个全新的事物,其相关的测试方法都在研究摸索过程中。而对于模拟T/R组件接收延时是采用数字示波器在外触发模式下双通道时间间隔的测试方法。具体来讲,任意波形发生器输出的脉冲信号作为模拟T/R组件的同步信号,同时该同步信号通过四通连接器还要输入至信号发生器的外部脉冲输入端口和数字示波器的通道一。信号发生器为模拟T/R组件提供射频激励信号,并工作在基于内部触发的脉冲调制模式,它在收到来自任意波形发生器的脉冲信号触发后才进行输出。而模拟T/R组件接收通道的输出信号输入至数字示波器的通道二,设置示波器通道一为触发通道和边沿触发模式,然后测试通道一和二之间的时间间隔即为接收通道激励信号在模拟T/R组件内的传输时间,即是接收延时指标。
对于接收延时这一类时间间隔测试来说,同步和合适的测试设备是其两大核心问题。
与传统模拟T/R组件不同,数字阵列模块自身没有同步信号输入/输出。那么,以任意波形发生器构建被测件和测试仪器设备同步体制的方法已经不再适用;此外,数字阵列模块接收通道的输出信号为光纤传输的多通道I/Q数据,而不是模拟射频信号,数字示波器是无法对其进行测试的。因此,无论是从同步的角度,还是从仪器设备的角度,以往利用任意波形发生器+数字示波器的方案根本无法实现数字阵列模块接收延时的测试。
发明内容
本发明的任务在于提供一种数字阵列模块接收延时测试方法,以及一种数字阵列模块接收延时测试装置。
其技术解决方案是:
一种数字阵列模块接收延时测试方法,包括以下步骤:
a建立一个状态控制模块,状态控制模块包括FPGA、光模块与DAC芯片;FPGA一是通过光模块连接数字阵列模块,二是通过DAC连接信号发生器外部脉冲输入端口;
b在时钟信号的上升沿,状态控制模块通过光模块对数字阵列模块的工作状态进行控制,并将初始时间戳信息打包传输给数字阵列模块,同时传输同步信号数据给状态控制模块中的DAC芯片,使状态控制模块输出一路与数字阵列模块工作状态同步的脉冲信号,将状态控制模块所输出的这路脉冲信号用来作为信号发生器基于内部触发调制模式的外部输入信号,由信号发生器为被测数字T/R接收通道提供激励信号,信号发生器在接收到同步信号时输出激励信号,以上述同步信号为纽带,在数字阵列模块和接收通道测试所需的激励信号之间建立起同步关系;
c将对应的同步信号产生的时间戳信息打包在接收通道I/Q数据数据包中,首先利用状态控制模块中的光模块对数据包进行光电转换,经过光电转换后的数据进入FPGA中自带的RAM区进行存储,再对RAM区中的数据进行解析,从中取出初始时间戳信息,由于这些数据在哪个时钟上升沿进入状态控制模块是已知的,将初始时间戳和I/Q数据接收时间二者进行减法运算,再去除接收激励信号在测试系统中的传输时间,即得到接收延时测试结果。
一种数字阵列模块接收延时测试装置,包括:
第一单元,其用于:建立一个状态控制模块,状态控制模块包括FPGA、光模块与DAC芯片;FPGA一是通过光模块连接数字阵列模块,二是通过DAC连接信号发生器外部脉冲输入端口;
第二单元,其用于:在时钟信号的上升沿,状态控制模块通过光模块对数字阵列模块的工作状态进行控制,并将初始时间戳信息打包传输给数字阵列模块,同时传输同步信号数据给状态控制模块中的DAC芯片,使状态控制模块输出一路与数字阵列模块工作状态同步的脉冲信号,将状态控制模块所输出的这路脉冲信号用来作为信号发生器基于内部触发调制模式的外部输入信号,由信号发生器为被测数字T/R接收通道提供激励信号,信号发生器在接收到同步信号时输出激励信号,以上述同步信号为纽带,在数字阵列模块和接收通道测试所需的激励信号之间建立起同步关系;
第三单元,其用于:将对应的同步信号产生的时间戳信息打包在接收通道I/Q数据数据包中,首先利用状态控制模块中的光模块对数据包进行光电转换,经过光电转换后的数据进入FPGA中自带的RAM区进行存储,再对RAM区中的数据进行解析,从中取出初始时间戳信息,由于这些数据在某个时钟上升沿进入状态控制模块是已知的,将初始时间戳和I/Q数据接收时间二者进行减法运算,再去除接收激励信号在测试系统中的传输时间,即得到接收延时测试结果。
本发明具有以下有益技术效果:
本发明以构建同步信号的方式实现数字阵列模块状态控制和接收通道测试所需的激励信号之间的同步关系,充分利用了测试过程中必不可少的状态控制模块,在此基础上增加同步信号输出功能,实现了被测数字阵列模块和测试仪器设备的同步,以及充分利用了信号发生器基于脉冲触发的脉冲调制功能,这也是实现同步的重要一环;并将接收延时的测试转换为信号之间绝对时间之差的运算,不需要复杂的数字信号处理,只需要获得接收到I/Q数据的时间,并解析出初始时间戳信息,进而得到接收延时测试结果。
附图说明
下面结合附图与具体实施方式对本发明作更进一步的说明:
图1为本发明一种实施方式的原理示意框图。
图2为本发明中数字阵列模块接收通道I/Q数据初始时间戳与接收时间实施原理示意框图。
具体实施方式
结合图1与图2,一种数字阵列模块接收延时测试方法,包括以下步骤:
a建立一个状态控制模块1,状态控制模块包括FPGA101、光模块102与DAC芯片103。FPGA一是通过光模块连接数字阵列模块2,二是通过DAC连接信号发生器3外部脉冲输入端口。
b在时钟信号的上升沿,状态控制模块通过光模块对数字阵列模块的工作状态进行控制,并将初始时间戳信息打包传输给数字阵列模块,同时传输同步信号数据给状态控制模块中的DAC芯片,使状态控制模块输出一路与数字阵列模块工作状态同步的脉冲信号,将状态控制模块所输出的这路脉冲信号用来作为信号发生器基于内部触发调制模式的外部输入信号,由信号发生器为被测数字T/R接收通道提供激励信号,信号发生器在接收到同步信号时输出激励信号,以上述同步信号为纽带,在数字阵列模块和接收通道测试所需的激励信号之间建立起同步关系。上述状态控制模块所输出的这路脉冲信号用来作为信号发生器基于内部触发调制模式的外部输入信号,而信号发生器为被测数字T/R接收通道提供激励信号,并已经工作在脉冲调制工作状态,但是只有接收到同步信号时才输出激励信号,这是一个硬触发的过程,中间的延时可以忽略不计,那么对接收延时测试结果的影响微乎其微,这样,以同步信号为纽带,数字阵列模块和接收通道测试所需的激励信号之间就建立了同步关系。
c将对应的同步信号产生的时间戳信息打包在接收通道I/Q数据数据包中,首先利用状态控制模块中的光模块对数据包进行光电转换,经过光电转换后的数据进入FPGA中自带的RAM区进行存储,再对RAM区中的数据进行解析,从中取出初始时间戳信息,由于这些数据在哪个时钟上升沿进入状态控制模块是已知的,以及初始时间戳和I/Q数据接收时间有明确的对应关系,将二者进行减法运算,再去除接收激励信号在测试系统中的传输时间,即得到接收延时测试结果。上述传输时间=电缆长度/(2×108米/秒)。
一种数字阵列模块接收延时测试装置,包括:
第一单元,其用于:建立一个状态控制模块,状态控制模块包括FPGA、光模块与DAC芯片;FPGA一是通过光模块连接数字阵列模块,二是通过DAC连接信号发生器外部脉冲输入端口。
第二单元,其用于:在时钟信号的上升沿,状态控制模块通过光模块对数字阵列模块的工作状态进行控制,并将初始时间戳信息打包传输给数字阵列模块,同时传输同步信号数据给状态控制模块中的DAC芯片,使状态控制模块输出一路与数字阵列模块工作状态同步的脉冲信号,将状态控制模块所输出的这路脉冲信号用来作为信号发生器基于内部触发调制模式的外部输入信号,由信号发生器为被测数字T/R接收通道提供激励信号,信号发生器在接收到同步信号时输出激励信号,以上述同步信号为纽带,在数字阵列模块和接收通道测试所需的激励信号之间建立起同步关系。
第三单元,其用于:将对应的同步信号产生的时间戳信息打包在接收通道I/Q数据数据包中,首先利用状态控制模块中的光模块对数据包进行光电转换,经过光电转换后的数据进入FPGA中自带的RAM区进行存储,再对RAM区中的数据进行解析,从中取出初始时间戳信息,由于这些数据在某个时钟上升沿进入状态控制模块是已知的,将初始时间戳和I/Q数据接收时间二者进行减法运算,再去除接收激励信号在测试系统中的传输时间,即得到接收延时测试结果。
上述方式中未述及的有关技术内容采取或借鉴已有技术即可实现。
需要说明的是,在本说明书的教导下本领域技术人员还可以作出这样或那样的容易变化方式,诸如等同方式,或明显变形方式。上述的变化方式均应在本发明的保护范围之内。

Claims (1)

1.一种数字阵列模块接收延时测试方法,其特征在于包括以下步骤:
a建立一个状态控制模块,状态控制模块包括FPGA、光模块与DAC芯片;FPGA一是通过光模块连接数字阵列模块,二是通过DAC连接信号发生器外部脉冲输入端口;
b在时钟信号的上升沿,状态控制模块通过光模块对数字阵列模块的工作状态进行控制,并将初始时间戳信息打包传输给数字阵列模块,同时传输同步信号数据给状态控制模块中的DAC芯片,使状态控制模块输出一路与数字阵列模块工作状态同步的脉冲信号,将状态控制模块所输出的这路脉冲信号用来作为信号发生器基于内部触发调制模式的外部输入信号,由信号发生器为被测数字T/R接收通道提供激励信号,信号发生器在接收到同步信号时输出激励信号,以上述同步信号为纽带,在数字阵列模块和T/R接收通道测试所需的激励信号之间建立起同步关系;
c将对应的同步信号产生的时间戳信息打包在T/R接收通道I/Q数据数据包中,首先利用状态控制模块中的光模块对数据包进行光电转换,经过光电转换后的数据进入FPGA中自带的RAM区进行存储,再对RAM区中的数据进行解析,从中取出初始时间戳信息,由于这些数据在哪个时钟上升沿进入状态控制模块是已知的,将初始时间戳和I/Q数据接收时间二者进行减法运算,再去除接收激励信号在测试系统中的传输时间,即得到接收延时测试结果。
CN201310547616.6A 2013-11-07 2013-11-07 一种数字阵列模块接收延时测试方法及装置 Active CN103595580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310547616.6A CN103595580B (zh) 2013-11-07 2013-11-07 一种数字阵列模块接收延时测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310547616.6A CN103595580B (zh) 2013-11-07 2013-11-07 一种数字阵列模块接收延时测试方法及装置

Publications (2)

Publication Number Publication Date
CN103595580A CN103595580A (zh) 2014-02-19
CN103595580B true CN103595580B (zh) 2016-08-17

Family

ID=50085571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310547616.6A Active CN103595580B (zh) 2013-11-07 2013-11-07 一种数字阵列模块接收延时测试方法及装置

Country Status (1)

Country Link
CN (1) CN103595580B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105471776B (zh) * 2015-11-26 2019-04-16 京信通信系统(中国)有限公司 一种信号传输方法及装置
CN105842610A (zh) * 2016-03-31 2016-08-10 复旦大学 基于tdc的fpga电路传输延迟测试系统和方法
CN106405270B (zh) * 2016-08-22 2018-10-19 中国电子科技集团公司第四十一研究所 支持多t/r组件测试的收发切换控制信号产生方法及装置
CN108333567A (zh) * 2018-05-09 2018-07-27 中国电子科技集团公司第三十八研究所 一种数字阵列模块交互式检测装置及检测方法
CN109959903B (zh) * 2019-03-07 2023-04-07 南京莱斯信息技术股份有限公司 一种在线检测雷达数据传输时延装置及检测方法
CN111631737B (zh) * 2020-05-14 2021-03-05 赛诺威盛科技(北京)有限公司 Ct系统同步脉冲产生的方法和装置
CN111983305A (zh) * 2020-07-29 2020-11-24 普源精电科技股份有限公司 频率响应测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468690B2 (en) * 2006-08-10 2008-12-23 Northrop Grumman Systems Corporation Method and system for calibrating ESA, distributed waveform generator and receivers in sub-arrays
CN101662301A (zh) * 2009-06-24 2010-03-03 北京理工大学 一种八通道dds信号源板
US7876261B1 (en) * 2008-10-28 2011-01-25 Lockheed Martin Corporation Reflected wave clock synchronization
CN102542785A (zh) * 2011-11-25 2012-07-04 中国船舶重工集团公司第七二四研究所 多通道宽带电子信号同步采集系统的设计与实现方法
CN102780472A (zh) * 2012-07-04 2012-11-14 中国电子科技集团公司第四十一研究所 利用fpga实现矢量网络分析仪全新同步脉冲测量的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468690B2 (en) * 2006-08-10 2008-12-23 Northrop Grumman Systems Corporation Method and system for calibrating ESA, distributed waveform generator and receivers in sub-arrays
US7876261B1 (en) * 2008-10-28 2011-01-25 Lockheed Martin Corporation Reflected wave clock synchronization
CN101662301A (zh) * 2009-06-24 2010-03-03 北京理工大学 一种八通道dds信号源板
CN102542785A (zh) * 2011-11-25 2012-07-04 中国船舶重工集团公司第七二四研究所 多通道宽带电子信号同步采集系统的设计与实现方法
CN102780472A (zh) * 2012-07-04 2012-11-14 中国电子科技集团公司第四十一研究所 利用fpga实现矢量网络分析仪全新同步脉冲测量的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
数字T/R模块自动测试系统校准技术研究;张思敏;《国外电子测量技术》;20120615;第31卷(第6期);第23-25页 *

Also Published As

Publication number Publication date
CN103595580A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103595580B (zh) 一种数字阵列模块接收延时测试方法及装置
CN102495912B (zh) 一种具有同步校正功能的多通道高速数据采集系统
CN101783665B (zh) 一种可编程步进延时时基和采样系统
CN103675776B (zh) 数字阵列模块发射通道脉内频谱参数测试装置及方法
CN103592637B (zh) 一种数字阵列模块发射通道相位一致性测试方法及装置
CN107863967A (zh) 一种多通道同步输出校准装置及方法
CN201654786U (zh) 一种可编程步进延时时基和采样系统
CN101976037B (zh) 一种多次同步模拟内插的时间间隔测量方法和装置
CN104363021A (zh) 基于fpga精细延迟单元的时间数字转换方法及装置
CN103197145B (zh) 一种超高分辨率相位差测量的方法及系统
CN107015233B (zh) 一体化光纤式伪随机码幅度调制偏移校正装置
CN102998656B (zh) 一种基于频率步进的宽带分布式雷达时间同步方法
CN106802593B (zh) 雷达回波模拟器高精度延时控制方法及雷达回波模拟器
CN107566061A (zh) 微波秒级时延校准系统
CN102346236A (zh) 一种时间参数测量系统
CN108401445A (zh) 用于测量时间的电路、方法及相关芯片、系统和设备
CN112968690B (zh) 一种高精度低抖动延时脉冲发生器
CN100397061C (zh) 多波段脉冲激光模拟发射器
CN103176045A (zh) 基于重合脉冲计数的异频双相位重合检测系统及方法
CN105842673B (zh) 一种基于收发分离的子阵级数字t/r组件信号调理装置及方法
CN105932531B (zh) 高重复频率激光脉冲生成和延迟时间校准方法
CN103398736A (zh) 光电探测器频率响应的测量系统
CN105785456A (zh) 一种微观磁共振探测装置及方法
CN108061885A (zh) 多通道激光引信目标特征识别信号处理电路的实现方法
CN102426363B (zh) 一种在otdr设计中基于移相技术提高事件距离精度的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190228

Address after: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province

Patentee after: China Electronics Technology Instrument and Meter Co., Ltd.

Address before: 266555 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong

Patentee before: The 41st Institute of CETC

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province

Patentee after: CLP kesiyi Technology Co.,Ltd.

Address before: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province

Patentee before: CHINA ELECTRONIC TECHNOLOGY INSTRUMENTS Co.,Ltd.