CN101968539A - 一种用于机载或星载雷达高度计的多功能数字信号处理机 - Google Patents

Abstract

本发明涉及一种用于机载或星载雷达高度计的多功能数字信号处理机，包括输入信号经过隔离保持器在时序控制单元的控制下，经高速A/D采样器件采样；经数字I/Q处理单元得数字I/Q信号；存储控制单元控制将I/Q数据存储于数据A存储器，存满一个子孔径的数据后，以一个二维复数矩阵的形式交由所述的子孔径处理单元处理；在存储控制单元控制下，将各次子孔径处理的输出存入数据B存储器，存满一个子孔径的数据后，对后续的子孔径观测数据依次重复处理和连续保存入数据B存储器，存满设定数量个子孔径的数后，交由多视处理单元进行处理，最终获得各方位分辨足迹的回波功率观测矩阵；DSP通用处理器对接收到的各回波功率观测矩阵进行最大似然估计和预测。

Description

一种用于机载或星载雷达高度计的多功能数字信号处理机

技术领域

本发明涉及一种应用于机载、星载雷达高度计的数字信号处理与通讯的信号处理机，特别是涉及一种满足了子孔径高度计对数字信号处理的要求，可实现多种工作模式，支持多种接口通讯的信号处理机。

技术背景

雷达高度计是一种搭载于飞机、卫星等飞行器上的测高雷达，可用来测量雷达至目标面的平均高度、目标起伏特性及后向散射系数等参量。星载雷达高度计自20世纪70年代面世以来，就以其独特的优势在海洋、海冰、陆冰等观测领域发挥着重要作用。星载雷达高度计在海洋动力环境测量中扮演重要角色，可以测量大地水准面的起伏和重力异常、反演地球深层结构、探测大尺度洋流和中尺度涡流、跟踪海洋动力学现象的强弱变化和位置迁移、精确地测量两极覆盖冰量的变化、反演出海洋表面浪高、测量海面风速等等。目前在海洋动力环境探测方面，雷达高度计具有其他仪器不可替代的作用，对国民经济和国防建设都发挥重要的作用

传统星载脉冲有限体制的雷达高度计功率利用效率很低，因此一般体积和重量都比较大，功耗一般都在100W左右，所以一般都采用大卫星平台。为提高功率利用效率，人们提出了将传统高度计技术和孔径合成技术相结合的思路，从而开始了新一代雷达高度计体制的研制工作，延时多普勒高度计(Delay Doppler Altimeter，简称DDA)就是这样一种正在研制的新型雷达高度计，它可以将传统高度计发射信号的峰值功率降低10dB，同时提高了沿航迹方向上的空间分辨率。但DDA在孔径合成方式上采用简单的非聚焦多普勒锐化孔径合成和视配准方法，这在很大程度上制约了功率利用效率和测量精度进一步提高。

子孔径雷达高度计(Sub-aperture Altimeter，简称SAA)则采取不同的设计思路，即通过非聚焦孔径合成和粗视配准的实时处理模式与聚焦子孔径合成和精视配准的后处理模式相结合，其功率利用效率和测量精度从机理上完全优于DDA，而且基本不增加高度计硬件系统实现的复杂度，是非常有前途的一种新型雷达高度计，对于高度计实现小型化具有非常重要的意义。

子孔径雷达高度计的关键在于数字信号处理部分，多功能数字信号处理机正式满足其要求的核心部件，例如文献1(中科院博士论文“高分辨率星载雷达高度计系统研究”)，许可，2001年6月。文中提到的各种典型传统高度计的工作原理，其数字信号处理器的基本结构如图9所示，主要完成了高速A/D采样及之后的FFT、数字滤波、模量平方，通过平均回波功率获得参量估值，实现跟踪功能，它们均没有对脉冲间的回波进行孔径合成，而是直接对其求模平方获得回波功率，从而无法通过利用脉冲间的相关性实现功率利用效率和方位分辨率的提高，在大平均时间的情况下还存在严重的脉冲足迹失配问题，从而影响了测量精度。至于国际上现有的DDA体制高度计，在数字处理部分只是进行了非聚焦处理，同时没有考虑空变性距离徙动的补偿问题，在提高功率利用效率和测量精度方面也存在不足。

发明内容

本发明的目的在于，克服传统高度计和延时多普勒高度计在数字信号处理方面的不足，为了提高功率利用效率和测量精度，同时支持SAA、传统高度计和合成孔径成像等多种工作模式，从而提供一种采取聚焦处理和带空变性的距离徙动补偿的、增加了数字回波模拟、1553B总线通讯和USB通讯功能的多功能数字信号处理机。该多功能数字信号处理机具有高性能、体积小、成本低和通用便携。

本发明的目的是这样实现的：

本发明提供的用于机载或星载雷达高度计的多功能数字信号处理机(如图1所示)，包括高速A/D采样器件3、隔离保持器1和DSP通用处理器10；所述的隔离保持器1由隔离放大器和电容组成，用于使输入/输出信号在电气上完全隔离；

所述的高速A/D采样器件3具有采样频率可调，可实现ADC直流偏移校正，增益微调和采样抽取的功能；

所述的DSP通用处理器10，对接收到的各回波功率观测矩阵进行最大似然估计和预测，实时获得绝对高度、波高和风速等目标信息的估值，用于时序等参量的实时控制；其特征在于，还包括

由FPGA实现的时序控制单元2，它利用外部高稳定晶振提供的稳频基准信号，通过锁相倍频和分频的方式实现上下变频，在DSP提供的触发脉冲控制下，为其它功能单元提供所需频率的时钟信号；

由FPGA实现的数字I/Q处理单元4，用于对A/D后的数字信号进行数字混频和低通滤波处理得到所需的基带数字I、Q信号，以同时提供信号的幅度和相位信息；

由FPGA实现的存储控制单元5，在时序控制单元2提供的时钟信号驱动下，为数据存储器提供地址控制信号；

数据A存储器6，用于存储数字I/Q单元4输出的I/Q数字信号；

由FPGA实现的子孔径处理单元7，对从数据A存储器6输入的二维复数矩阵进行聚焦压缩处理和带空变性距离徙动校正的视配准处理；

数据B存储器8，用于存储子孔径处理单元7的输出数据矩阵；

由FPGA实现的多视处理单元9，以方位分辨单元为单位，进行各子视间的方位配准处理，最终获得各方位分辨足迹的回波功率观测矩阵；

其中，所述的输入信号经过隔离保持器1，在所述的时序控制单元2的控制下，经所述的高速A/D采样器件3采样形成采样数据；所述的数字I/Q处理单元4通过对所述的采样数据进行数字混频和低通滤波来获得数字I/Q信号；在所述的存储控制单元控制5下，将I/Q数据存储于所述的数据A存储器6，存满一个子孔径的数据后，以一个二维复数矩阵的形式交由所述的子孔径处理单元7处理；所述的子孔径处理单元7，对输入的二维复数矩阵进行聚焦压缩处理和带空变性距离徙动校正的视配准处理；所述的存储控制单元控制5下，将各次子孔径处理的输出存入数据B存储器8，存满一个子孔径的数据后，对后续的子孔径观测数据依次重复处理和连续保存入数据B存储器8，存满设定数量个子孔径的数据后，交由多视处理单元9进行处理，其中，子孔径的数据通常为全孔径，该全孔径由天线波束方位宽度决定；所述的多视处理单元9经各子视间的方位配准处理，最终获得各方位分辨足迹的回波功率观测矩阵；所述的DSP通用处理器10对接收到的各回波功率观测矩阵进行最大似然估计和预测，实时获得绝对高度、波高和风速目标信息的估值，用于时序等参量的实时控制。

在上述的技术方案中，还包括一由FPGA实现的1553B通讯控制单元12，用于实现信号处理机与外部的1553B总线通讯，可将估计参数发送给外部(比如卫星)，实现工程参数的下传。

在上述的技术方案中，还包括一LVDS串口通讯单元13，用于将存储器A和存储器B等数据向外部(比如卫星)的高速下传；

在上述的技术方案中，还包括一USB控制单元11，用于实现信号处理机与外部的USB总线通讯，用于接收控制参量、模拟回波数据和发送处理机工作状态等信息；

在上述的技术方案中，还包括一模拟回波存储器14，用于存储USB控制单元11接收的模拟回波数据，存储的数据掉电也不会丢失；通过USB控制单元11、模拟回波存储器14和DSP通用处理器10控制，可实现数字回波模拟工作模式。即外部计算机通过USB控制单元11下载预先设置好的模拟回波数据，存储于模拟回波存储器14中，然后DSP通用处理器10启动任一模式的处理流程，处理结果通过USB控制单元11上传回计算机，与计算机的仿真结果进行比较，从而快速而准确地解决算法和软件的开发中出现的问题。

所述的LVDS高速数据发送单元13对接收到的回波功率观测矩阵，采取位流方式直接发送给外部(比如卫星)，实现高速数据的下传；

通过调整PRF和脉冲簇数，可分别实现传统高度计、子孔径高度计和合成孔径雷达等多种工作模式，功能强大；

通过所述的USB控制单元11、所述的模拟回波存储器14和所述的DSP通用处理器10控制，可实现数字回波模拟工作模式。即外部计算机通过该USB控制单元11下载预先设置好的模拟回波数据，存储于模拟回波存储器14中，然后该DSP通用处理器10启动任一模式的处理流程，处理结果通过USB控制单元11上传回计算机，与计算机的仿真结果进行比较，从而快速而准确地解决算法和软件的开发中出现的问题。

本发明的多功能数字信号处理机相对于传统的数字信号处理机具有以下优点：

1.本发明的数字信号处理机克服传统高度计和延时多普勒高度计在数字信号处理方面的不足，是一种采取聚焦处理和带空变性的距离徙动补偿，提高了功率利用效率和测量精度，同时支持SAA、传统高度计和合成孔径成像等多种工作模式，而且该多功能数字信号处理机具有高性能、体积小、成本低和通用便携。

2.增加了数字回波模拟、1553B总线通讯和USB通讯等功能；

3.高性能、体积小、成本低和通用便携；

附图说明

图1本发明的多功能数字多功能处理机基本组成框图

图2本发明的多功能处理机具有USB通讯功能的实施例组成框图

图3本发明多功能处理机具有1553Bt通讯功能的实施例组成框图

图4本发明多功能处理机具有LVDS高速数传功能实施例组成框图

图5本发明多功能处理机具有模拟回波功能扩展组成框图

图6本发明的另一种多功能数字多功能处理机实施例组成框图

图7本发明的子孔径处理单元子孔径信号处理流程示意图

图8本发明的多视处理单元多视间信号处理流程示意图

图9传统高度计数字信号处理器图

实施例1

以下结合附图和实施例对本发明进行详细地说明

参考图1，制作一用于机载或星载雷达高度计的多功能数字处理机。

本实施例的多功能数字处理机中的隔离保持器1由一型号为AD8139的运算放大器和电容组成(本领域技术人员所常用的)，该隔离保持器1用于使输入/输出信号在电气上完全隔离；AD8139是美国ADI公司生产的超低噪声高性能宽带差分放大器，具有较高的无杂散动态范围，可用于差分至差分或者单端至差分结构，输出共模电压外部可调。AD8139适用于驱动高分辨率的ADC器件(18bits以下)。AD8139应用简便，内部共模反馈架构允许通过在一个引脚上施加电压来控制输出共模电压。内部反馈环路也可提供出色的输出平衡，并能抑制偶数阶谐波失真积，利用AD8139很容易实现完全差分和单端至差分增益配置。由四个电阻组成的简单外部反馈网络决定放大器的闭环增益。该隔离保持器1用于使输入/输出信号在电气上完全隔离，一方面能解决接地环路和设备互联时产生的地线参考点不同的问题，另一方面能有效地去除线路在传输过程中可能受到的无限射频和电磁干扰问题。电容则用于在后续的A/D过程中保持信号基本不变，保证采样的准确性。

采用一型号为AD62P22的模数转换器作为高速A/D采样器件3，用于实现A/D采样、采样频率调节、ADC直流偏移校正、增益微调和采样抽取。AD62P22是美国Ti公司生产的双通道12-bit模数转换器，最大转换率可以达到65MSPS。AD62P22内含数字信号处理模块，可以实现ADC直流偏移校正，增益微调(0.05dB/Step)，采样抽取(抽取率为2、4或8)以及用户可编程的滤波功能，在不需要使用时，可以选择该模块直通。AD62P22特别适用于软件无线电和雷达信号处理系统中。

FPGA芯片选用型号为Virtex5-LX50的芯片，主要用于实现时序控制单元2、数字I/Q单元4、存储控制单元5、子孔径处理单元7、多视处理单元9和1553B通讯控制单元12。除了具有ASIC的特点之外，还具有以下优点：

(1)用户可以在外围电路不动的情况下，用不同程序就可实现不同的功能，可以反复地编程或擦除。用FPGA试制样片，能以最快的速度占领市场。

(2)芯片在出厂之前都做过百分之百的测试，设计人员只需通过软硬件的编程就可以实现芯片的设计，不需要承担投片的风险和费用。所以，使用FPGA的资金投入小，节省了许多潜在的花费。

(3)芯片的规模越来越大，单片FPGA逻辑门的数量已达到上千万门，可以实现的功能也越来越强，同时可以完成系统集成。

Virtex-5系列是世界上最大的FPGA供应商之一Xilinx公司的新一代高端产品，具有更低的功耗，更高的集成度，它包含三个子系列：LX、SX和FX。其中LX子系列侧重普通逻辑的应用，是全球逻辑密度最高的FPGA，最适合做数字信号处理中的逻辑时序控制；SX子系列侧重数字信号处理，内嵌的DSP模块较多；FX子系列集成了PowerPC和高速接口收发模块。因为本系统中FPGA主要用于逻辑控制、接口控制和简单的算法处理，所以选用含有逻辑资源丰富的Virtex5-LX50芯片。该芯片含有丰富的逻辑单元和可用的IO管脚，足够满足该信号处理机的各项功能设计要求，今后还可以对系统的功能进行扩展升级。我们以行为级描述语言和Virtex5库元件和厂商提供的IP为设计基础，对FPGA采用层次化、结构化的Top_Down设计方法。Top_Down是指将一个大规模的数字电路系统从功能上划分为若干个子模块，每个子模块又可以根据需要再划分为若干个二级子模块；依此类推，直到功能模块小到比较容易实现为止。4具体包括：

一由FPGA实现的时序控制单元2，它利用外部高稳定晶振提供的稳频基准信号，通过锁相倍频和分频的方式实现上下变频，在DSP提供的触发脉冲控制下，为其它功能单元提供所需频率的时钟信号。

一由FPGA实现的数字I/Q单元4，用于对A/D后的数字信号进行数字混频和低通滤波处理得到所需的基带数字I、Q信号。在数字域进行正交检波的方法有多种，如Hilbert变换法、低通滤波法、多相滤波法。此处采用低通滤波法。所述的数字I/Q单元4通过对采样数据进行数字混频和低通滤波来获得数字I/Q信号，可以很好地保证复包络信号的幅相精度和稳定性；

一由FPGA实现的存储控制单元5，用于对外部的SDRAM进行地址控制，实现数据访问。

数据A存储器6，用于存储数字I/Q处理单元4输出的I/Q数字信号。

数据B存储器8，用于存储子孔径处理单元7的输出数据矩阵；数据A存储器6和数据B存储器8可采用型号为MT48LC4M32B2TG-7：G IT的大容量SDRAM，分别存储数字I/Q单元4输出的I/Q数字信号和子孔径处理单元7的输出数据矩阵。MT48LC4M32B2TG是美国Micron公司产品，其主要特点是：(1)相对时钟沿全同步操作；(2)单电源供电：+3.3V；(3)128Mb容量。

一由FPGA实现的子孔径处理单元7，主要包括FFT/IFFT、乘加运算和循环累加功能，可对输入的二维复数矩阵进行聚焦压缩处理和带空变性距离徙动校正的视配准处理，从而可以有效地提高功率利用效率和测量精度；

一由FPGA实现的多视处理单元9，采用多项式插值的方法，以方位分辨单元为单位，进行各子视间的方位配准处理，最终获得各方位分辨足迹的回波功率观测矩阵。

DSP通用处理器10的DSP芯片采用TI型号为TMS320C6713B的芯片，对接收到的各回波功率观测矩阵进行最大似然估计和预测，实时获得绝对高度、波高和风速等目标信息的估值，用于时序等参量的实时控制。TMS320C6713B是TI公司C6000浮点系列TMS320C67x中的一款，最大处理能力可以达到1800MIPS，最高频率为300MHz。其主要特点如下：

(1)片内RAM为二级高速缓存结构，4K字节数据cach(L1D)、4K字节程序cach(L1P)和256K字节二级缓存(L2SRAM/cache)；

(2)具有先进VLIW结构的TMS320C67x^TM内核；

(3)16/32-bit高性能外部存储器接口(External MemoryInterface，EMIF)可以与SDRAM、SBSRAM、SRAM、EPPROM和FLASH等同步、异步存储器直接相连，最多高达512M字节外部存储器可寻址空间；

(4)支持多种复位加载模式：HPI、8-bit、16-bit、32-bitROM加载；

(5)片内集成丰富的外设：

①16-bit主机接口(Host Port Interfaces，HPI)；

②增强型直接存储器访问(Enhanced Direct Memory Access，EDMA)控制器，具有16个独立的通道；

③两个多通道缓冲串口(Multi-channel Buffered Serial Port，McBSP)；

④两个多通道音频串口(Multi-channel Audio Serial Port，McASP)；

⑤一个16引脚的通用输入输出模块(General PurposeInput/Output，GPIO)，具有外部中断功能；

⑥两个32-bit通用计时器；

⑦两个I²C总线主/从模式接口。

(6)GDP球栅阵列封装，PYP方形扁平封装；

(7)内核供电电压：1.2V(GDP/PYP)，I/O电压3.3V；

(8)支持IEEE-1149.1(JTAG)边界扫描标准，调试时可以由PC机方便可靠的控制DSPs上面的所有资源；

此外，C6713片内集成了一个灵活的锁相环(Phase Locked Loop，PLL)时钟发生器模块，包括复位控制器、分频器和倍频器等，分频系数为/1～/32，倍频因子为×4～×25，两者结合起来可以为系统的不同部分提供不同的时钟。这样，一方面根据系统不同部分的工作状态给出不同的时钟频率，可以降低系统整体功耗；另一方面可以利用较低频率的外部时钟产生较高的系统内部时钟，从而减小高速开关时钟带来的高频噪声。

本实施例的结构如图1所示，其中，隔离保持器1与高速A/D采样器件3、数字I/Q处理单元4和数据A存储器6顺序电连接，DSP通用处理器10的直接存储器访问(DMA)端口与多视处理单元9电连接，主机端口与存储控制单元5电连接，主机端口与数字I/Q处理单元4电连接，I/O端口与时序控制单元2控制端口电连接，时序控制单元2再与高速A/D采样器件3的控制端口电连接，存储控制单元5的两端口分别与数据A存储器6和数据B存储器8的地址端口电连接，数据A存储器6数据端口通过子孔径处理单元7和数据B存储器8数据端口电连接，数据B存储器8的数据端口顺序与多视处理单元9和DSP通用处理器10的直接存储器访问(DMA)端口电连接。

其中，所述的输入信号经过隔离保持器1，在所述的时序控制单元2的控制下，经所述的高速A/D采样器件3采样形成采样数据；所述的数字I/Q处理单元4通过对所述的采样数据进行数字混频和低通滤波来获得数字I/Q信号；在所述的存储控制单元控制5下，将I/Q数据存储于所述的数据A存储器6，存满一个子孔径的数据后，以一个二维复数矩阵的形式交由所述的子孔径处理单元7处理；

所述的子孔径处理单元7，对输入的二维复数矩阵进行聚焦压缩处理和带空变性距离徙动校正的视配准处理，从而可以有效地提高功率利用效率和测量精度；

在所述的存储控制单元控制5下，将各次子孔径处理的输出存入数据B存储器8，存满一个子孔径的数据后，对后续的子孔径观测数据按上述方式依次重复处理和连续保存入数据B存储器8，存满设定数量个子孔径的数据后，交由多视处理单元9进行处理；其中，子孔径数通常为全孔径，全孔径由天线波束方位宽度决定；

所述的多视处理单元9以方位分辨单元为单位，进行各子视间的方位配准处理，最终获得各方位分辨足迹的回波功率观测矩阵，见图8；

所述的DSP通用处理器10对接收到的各回波功率观测矩阵进行最大似然估计和预测，实时获得绝对高度、波高和风速等目标信息的估值，用于时序等参量的实时控制；同时，将估计参数通过FPGA中的1553B通讯控制单元12发送给外部(比如卫星)，实现工程参数的下传。

实施例2

参考图2，本发明的用于机载或星载雷达高度计的多功能数字处理机还可以包括USB控制单元11，与外部的USB总线通讯，可用于接收控制参量、模拟回波数据和发送处理机工作状态等信息。USB是一种电缆总线，在主机和“即插即用”外设之间进行数据传输。由主机预定的标准协议使各种接入主机的设备分享USB带宽，当其它设备和主机正在运行时，总线允许设置、使用、添加以及拆除外设。USB控制器可采用Cypress公司型号为CY7C68013A的EZ-USB FX2芯片，CY7C68013A是一款高性能的USB2.0微控制器。

实施例3

参考图3，本发明的用于机载或星载雷达高度计的多功能数字处理机还可以包括一由FPGA实现的1553B通讯控制单元12，采用CondorEngineering公司的F1ightCore作为IP内核，实现信号处理机与外部的1553b总线通讯，可将估计参数发送给外部(比如卫星)，实现工程参数的下传。

实施例4

参考图4，本发明的用于机载或星载雷达高度计的多功能数字处理机还可以包括LVDS串口通讯单元13，LVDS串口通讯是实现高速通讯的最佳手段之一，用于将存储器A/B等数据向外部(比如卫星)的高速下传，它由LVDS接口芯片和大容量FIFO芯片组成。LVDS接口芯片可采用德州仪器(TI)推出的型号为SN65LVDS95和SN65LVDS96的21位低电压差分信号(LVDS)串行器和解串器(SERDES)。SN65LVDS95串行器可接受21条晶体管-晶体管逻辑(TTL)输入线路，并可生成三组LVDS高速串行流以及一组LVDS时钟信号；而SN65LVDS96解串器则可接受四组LVDS输入信号，其中包括三组高速串行流和一组LVDS时钟信号，并可提供21组TTL数据信号以及一个TTL时钟。工作温度范围为-40℃～85℃自由大气温度；输入与输出均符合TIA/EIA-644LVDS标准。大容量FIFO芯片可采用型号为72V2105L15PFI的芯片，为LVDS通讯提供缓冲。72V2105L15PFI是3.3V高密度CMOS同步FIFO，密度为262144*18b。

实施例5

参考图5，本发明的用于机载或星载雷达高度计的多功能数字处理机还可以包括模拟回波存储器14，即将预先设置好的模拟回波数据存储于模拟回波存储器14中，然后DSP通用处理器10启动任一模式的处理流程，处理结果通过USB控制单元11上传回计算机，与计算机的仿真结果进行比较，从而快速而准确地解决算法和软件的开发中出现的问题。模拟回波存储器可采用Spansion公司生产的型号为S29GL01GP11TFIR1的大容量FLASH实现，其主要特点为：(1)供电电压3.3V；(2)56管脚的TSOP封装

实施例6

参考图6，本实施例的用于机载或星载雷达高度计的多功能数字处理机，还可以在实施例1的基础上，将实施例2至5的USB控制单元11、一由FPGA实现的1553B通讯控制单元12、LVDS串口通讯单元13和模拟回波存储器14组合在一起，结构如图6所示，该数字处理机实现所有功能。

本实施例的子孔径雷达高度计工作模式

(1)假定飞行器搭载子孔径雷达高度计飞越目标环境上空，高度计周期性地发射PRF为Fs、数量为Ma的脉冲簇，相应每个脉冲簇，高度计会接收到一组回波，回波经滤波放大、去斜和混频等处理形成中频信号，送入多功能数字信号处理机。在处理机内部如步骤1，中频信号首先进入跟隔离保持器1，对信号进行动态范围控制和波形保持，然后在时序控制单元2的控制下，由高速A/D器件3对保持器1的输出信号进行采样，即依次对每个回波进行Nr点A/D采样。

(2)按照图上的步骤2将获得的采样矢量送入FPGA的数字I/Q模块4进行数字I/Q处理，最终由这样一组回波生成一个尺度为Nr×Ma的基带复信号采样矩阵。

(3)按照步骤3将上述采样矩阵存入数据A存储器6，它对应着一个子孔径的观测数据集合。

(4)按照图上的步骤4对上述形成的子孔径观测数据在FPGA的子孔径处理模块7进行如下处理(见图7)：

(a)对子孔径的观测数据矩阵进行时域内的波数域转换；

(b)进行方位向FFT，采用频率变标法完成去空变性的距离向的视配准处理；

(c)进行二次距离压缩处理和距离向残余徙动校正，然后进行距离向FFT；

(d)进行方位压缩处理和方位向FFT，最终获得距离向精确配准的子孔径视图像。

(5)按照图上的步骤5对后续的子孔径观测数据按(2)的方式依次重复处理和连续保存于数据B存储器8，可获得一个视图像阵列，它对应的子孔径集合构成一个全孔径，该视图像阵列称为一个全孔径视图，各子孔径视图像称为一个子视。

(6)按照图上的步骤6以流水线的方式将各子视送入多视处理单元9，以方位分辨单元为单位，进行各子视间的方位配准，最终获得各方位分辨足迹的回波功率观测矩阵，见图8，并依序分别发送给DSP处理器10和FPGA中的LVDS高速数据发送单元13。

(7)按照图上的步骤7，DSP通用处理器10对接收到的每个回波功率观测矩阵进行最大似然估计和预测，实时获得绝对高度、波高和风速等目标信息的估值，用于时序等参量的实时控制。同时，将估计参数通过FPGA中的1553B通讯控制单元12发送给卫星数控，实现工程参数的下传。

(6)LVDS高速数据发送单元13对接收到的回波功率观测矩阵，采取位流方式直接发送给卫星数控，实现高速数据的下传。

2.通过改变PRF和子孔径的尺度，即可按照上述流程实现传统高度计或合成孔径雷达的工作模式。

(1)如果采用传统高度计工作模式，则上述流程可以取消子孔径处理单元7，直接对各脉冲回波功率序列进行平均，并依序分别发送给DSP通用处理器10和FPGA中的LVDS高速数据发送单元13，完成后续操作。

(2)如果采用合成孔径雷达工作模式，则令Ma＝1，根据天线口径、观测姿态和雷达高度重新设置PRF，使其满足距离、方位不模糊的要求，后续处理流程与子孔径雷达高度计基本一致，只是此时工作目的以成像为主，不再需要最大似然估计和预测。

3.数字回波模拟工作模式。

(1)在回波模拟工作模式下，外部计算机通过USB控制单元11下载预先设置好的模拟回波数据，存储于模拟回波存储器14中。

(2)下载完毕后，可以启动上述任意一种工作模式，但此时处理的数据流不是来自高速A/D器件3，而是模拟回波存储器14中的模拟回波数据。

(3)处理结果通过USB控制单元11上传回计算机，与计算机的仿真结果进行比较，从而快速准确地解决算法和软件的开发中出现的问题。

Claims (9)

1.一种用于机载或星载雷达高度计的多功能数字信号处理机，包括高速A/D采样器件(3)、隔离保持器(1)和DSP通用处理器(10)，其特征在于，还包括

由FPGA实现的时序控制单元(2)，所述的时序控制单元(2)为其它功能单元提供所需频率的时钟信号；

由FPGA实现的数字I/Q处理单元(4)，所述的数字I/Q处理单元(4)用于对A/D后的数字信号进行数字混频和低通滤波处理得到所需的基带数字I、Q信号，以同时提供信号的幅度和相位信息；

由FPGA实现的存储器控制单元(5)，所述的存储器控制单元(5)在时序控制单元(2)提供的时钟信号驱动下，为数据A存储器(6)和数据B存储器(8)提供地址控制信号；所述的数据A存储器(6)用于存储数字I/Q处理单元{4}输出的I/Q数字信号；

由FPGA实现的子孔径处理单元(7)，所述的子孔径处理单元(7)对从数据A存储器(6)输入的二维复数矩阵进行聚焦压缩处理和带空变性距离徙动校正的视配准处理；所述的数据B存储器(8)用于存储子孔径处理单元(7)的输出数据矩阵；

由FPGA实现的多视处理单元(9)，所述的多视处理单元(9)以方位分辨单元为单位，进行各子视间的方位配准处理；

其中，所述的输入信号经过隔离保持器(1)，在所述的时序控制单元(2)的控制下，经所述的高速A/D采样器件(3)采样形成采样数据；所述的数字I/Q处理单元(4)通过对所述的采样数据进行数字混频和低通滤波来获得数字I/Q信号；在所述的存储控制单元控制(5)下，将I/Q数据存储于所述的数据A存储器(6)，存满一个子孔径的数据后，以一个二维复数矩阵的形式交由所述的子孔径处理单元(7)处理；所述的子孔径处理单元(7)，对输入的二维复数矩阵进行聚焦压缩处理和带空变性距离徙动校正的视配准处理；所述的存储控制单元控制(5)下，将各次子孔径处理的输出存入数据B存储器(8)，存满一个子孔径的数据后，对后续的子孔径观测数据依次重复处理和连续保存入数据B存储器(8)，存满设定数量个子孔径的数据后，交由多视处理单元(9)进行处理，其中，子孔径的数量通常为全孔径包含的子孔径数量，该全孔径由天线波束方位宽度决定；所述的多视处理单元(9)经各子视间的方位配准处理，最终获得各方位分辨足迹的回波功率观测矩阵；所述的DSP通用处理器(10)对接收到的各回波功率观测矩阵进行最大似然估计和预测，实时获得绝对高度、波高和风速目标信息的估值，用于时序等参量的实时控制。

2.按权利要求1所述的用于机载或星载雷达高度计的多功能数字信号处理机，其特征在于，还包括一USB控制单元(11)，所述的USB控制单元(11)用于实现信号处理机与外部的USB总线通讯。

3.按权利要求1所述的用于机载或星载雷达高度计的多功能数字信号处理机，其特征在于，还包括一用FPGA实现的1553B通讯控制单元(12)，所述的1553B通讯控制单元(12)用于实现信号处理机与外部的1553b总线通讯。

4.按权利要求1所述的用于机载或星载雷达高度计的多功能数字信号处理机，其特征在于，还包括一LVDS串口通讯单元(13)，所述的LVDS串口通讯单元(13)用于将所述的数据A存储器(6)和所述的数据B存储器(8)的数据向外部的高速下传。

5.按权利要求1所述的用于机载或星载雷达高度计的多功能数字信号处理机，其特征在于，还包括一模拟回波存储器(14)，所述的模拟回波存储器(14)用于存储模拟回波数据。

6.按权利要求2所述的用于机载或星载雷达高度计的多功能数字信号处理机，其特征在于，还包括一用FPGA实现的1553B通讯控制单元(12)；其中，所述的1553B通讯控制单元(12)将估计参数发送给外部设备，实现工程参数的下传。

7.按权利要求6所述的用于机载或星载雷达高度计的多功能数字信号处理机，其特征在于，还包括一LVDS串口通讯单元(13)，其中，所述的LVDS串口通讯单元(13)用于将存储器A和存储器B等数据向外部的高速下传。

8.按权利要求7所述的用于机载或星载雷达高度计的多功能数字信号处理机，其特征在于，还包括一模拟回波存储器(14)，其中，所述的模拟回波存储器(14)用于存储USB控制单元(11)接收的模拟回波数据；同时，将估计参数通过FPGA中的1553B通讯控制单元(12)发送给外部设备，实现工程参数的下传；所述的LVDS高速数据发送单元(13)对接收到的回波功率观测矩阵，采取位流方式直接发送给外部设备，实现高速数据的下传；通过所述的USB控制单元(11)、所述的模拟回波存储器(14)和所述的DSP通用处理器(10)控制，实现数字回波模拟工作模式。

9.按权利要求1、2、3、4、5、6、7或8所述的用于机载或星载雷达高度计的多功能数字信号处理机，其特征在于，还包括一外部计算机，所述的外部计算机通过所述的USB控制单元(11)下载预先设置好的模拟回波数据，存储于模拟回波存储器(14)中，然后所述的DSP通用处理器(10)启动任一模式的处理流程，处理结果通过该USB控制单元(11)上传回该外部计算机。

Images