CN107846417B - 一种基于fpga的cpri自适应解码系统实现方法 - Google Patents

一种基于fpga的cpri自适应解码系统实现方法 Download PDF

Info

Publication number
CN107846417B
CN107846417B CN201711330382.4A CN201711330382A CN107846417B CN 107846417 B CN107846417 B CN 107846417B CN 201711330382 A CN201711330382 A CN 201711330382A CN 107846417 B CN107846417 B CN 107846417B
Authority
CN
China
Prior art keywords
module
frame
cpri
fpga
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711330382.4A
Other languages
English (en)
Other versions
CN107846417A (zh
Inventor
安涛
高海源
陈伟峰
李斌
张晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN201711330382.4A priority Critical patent/CN107846417B/zh
Publication of CN107846417A publication Critical patent/CN107846417A/zh
Application granted granted Critical
Publication of CN107846417B publication Critical patent/CN107846417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/26—Special purpose or proprietary protocols or architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27—Arrangements for networking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/06—Notations for structuring of protocol data, e.g. abstract syntax notation one [ASN.1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种基于FPGA的CPRI自适应解码系统及实现方法。系统包括SFP光模块和FPGA芯片，SFP光模块与FPGA连接。SFP光模块将光信号转换为差分电信号，FPGA芯片完成对CPRI的数据恢复与解码。FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。本系统实现了同一厂家内部设备才能实现的CPRI解码功能。所有数据及帧格式完全符合CPRI国际通用标准。在基站数据处理控制单元、基站收发单元等各种CPRI设备中有广泛的应用价值。

Description

一种基于FPGA的CPRI自适应解码系统实现方法
技术领域
本发明涉及光通信、数字通信领域，尤其涉及一种基于FPGA的CPRI自适应解码系统及实现方法。
背景技术
随着通信及计算机技术的发展，对大量数据进行高速，实时传输的需求越来越多，传统的并行传输技术已经接近理论上限，但仍不能满足需求。因此，高速串行传输技术被越来越多的通信设备采用。高速数据传输对硬件的要求很高（包括芯片接口和电路板走线），而能满足高速传输需求的各种专业IC、ASIC器件不仅价格昂贵，而且功能单一，灵活性低，不能满足用户多样化的需求。特别是在CPRI通信系统中，不同厂商之间扰码密钥的不尽相同，在未开放扰码密钥的情况下，跨厂商的设备之间难以通信，增加了用户的成本，降低了设备的灵活性。
发明内容
鉴于现在技术存在的问题，本发明提供一种基于FPGA的CPRI自适应解码系统及实现方法。本发明的目的就是要解决上述技术中存在的问题，采用FPGA来完成CPRI自适应解码的技术，通过FPGA完成对CPRI信号的解码功能。使用FPGA对CPRI的高速信号进行处理，完成CPRI解码后传输给下一级进行各种处理。
本发明采取的技术方案是：一种基于FPGA的CPRI自适应解码系统，其特征在于，所述系统包括SFP光模块和FPGA芯片， SFP光模块与FPGA芯片相连接，SFP光模块用于将光信号转换为差分电信号，FPGA芯片用于完成对CPRI的数据恢复与解码。
所述的SFP光模块采用Finisar公司的10G光模块；所述的FPGA芯片为Xilinx公司的Kintex7-325T。
所述的FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。
一种采用基于FPGA的CPRI自适应解码系统的实现方法，其特征在于，有如下步骤：
一、Transceiver模块接收SFP光模块的10Gbps的差分数据，对差分数据进行串并转换，最终输出一路数据信号及一路随路时钟信号；
二、Frame_head模块接收transceiver模块的数据，在数据中搜寻帧头，在一帧的周期内，如果找到帧头则输出帧同步信号，输出对应的随路地址，否则输出帧失步信号；
三、根据CPRI协议规定，紧随帧头不加扰字节后连续的四个控制字节被加扰数据，根据这连续4个字节的加扰前的值与加扰后的值，即可获得加扰的初始密钥；
四、Frame_head模块将获取的初始密钥传递给Descrambler模块进行进一步处理；
五、Descrambler模块根据初始密钥进一步迭代，推导出后续所有解码比特；依据CPRI协议，解码密钥的迭代算法为：bit[i]与bit[i+3]做异或运算，将其结果填入bit[i+30]中；
六、在帧同步状态下，Descrambler模块将按照随路地址搜索帧头，按地址顺序进行解码；如果处于帧失步状态，Descrambler模块不会进行解码，数据原样输出。
本发明产生的有益效果是：实现了同一厂家内部设备才能实现的CPRI解码功能。本系统中所有数据及帧格式完全符合CPRI国际通用标准。在基站数据处理控制单元（REC）、基站收发单元（RE）等各种CPRI设备中有广泛的应用价值。
附图说明
图1为本发明的系统硬件及主要信号线连接示意图；
图2为FPGA内部功能模块示意图；
图3为CPRI帧头格式示意图；
图4为CPRI密钥获取示意图；
图5为解码密钥迭代算法示意图；
图6为解码方法示意图。
具体实施方式
以下结合附图对本发明做进一步说明。
如图1所示，基于FPGA的CPRI自适应解码系统所述系统包括SFP光模块和FPGA芯片， SFP光模块与FPGA芯片相连接，SFP光模块用于将光信号转换为差分电信号，FPGA芯片用于完成对CPRI的数据恢复与解码。SFP光模块采用Finisar公司的10G光模块；FPGA芯片为Xilinx公司的Kintex7-325T。
如图2所示，FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。
系统硬件主要有两大部分构成：
1）SFP光模块：主要完成对光信号的光电转换，将转换后高速差分信号送入下端。SFP光模块将4915.2Mbit/S（6144.0Mbit/S、9830.4Mbit/S）的光信号转换为差分电信号传入FPGA。
2）FPGA：主要完成光模块串行电信号的接收，并完成CPRI信号的数据恢复与解码。最终输出解码后的信号数据、帧同步/失步指示信号、随路地址。硬件及主要信号连接如图1所示。
本设计中使用的SFP光模块为Finisar公司的10G光模块，FPGA为Xilinx公司的Kintex7-325T，Kintex7系列FPGA是Xlinx公司开发的中端FPGA，集成了SERDES（高速串行收发器），DDR控制器等通信系统中常用功能的IP硬核。
核心FPGA功能设计：FPGA设计中的主要功能模块如图2所示：
1. Transceiver模块实现串并转换功能。
Transceiver模块主要是对Xilinx FPGA中特有的高速IO的调用，使FPGA的部分IO能对速率高达10Gbps的数据进行收发，该模块中采用了Xilinx公司提供的transceiver模块完成对差分数据的串并转换，最终输出1路数据信号及1路随路时钟信号。
2. Frame_head模块实现帧头搜索、帧同步信息输出、随路地址生成、初始密钥获取等功能。
Frame_head模块接收transceiver模块的数据，在数据中搜寻帧头，在一帧的周期内，如果找到帧头则输出帧同步信号，否则输出帧失步信号。CPRI的帧头结构如图3所示。
图3中每一个格子代表1字节（8bit）数据，帧头的头两个字节（K28.5，D16.2/D5.6）不进行扰码，据此可以找到帧头，并输出对应的随路地址，K28.5对应的地址为0，每隔1字节数据地址加1。
紧随帧头不加扰字节后连续的4个控制字节被加扰，根据CPRI协议规定，这4个控制字节在加扰前的值固定且已知，即4个D5.6。根据这连续4个字节的加扰前的值与加扰后的值，可以获得加扰的初始密钥，具体实现方法为，将这连续4字节加扰数据与4个D5.6按对应bit做异或运算，得到4个字节（32bit）的初始密钥，初始密钥获取如图4所示。
初始密钥的获取功能在Frame_head模块中实现，Frame_head模块将获取的初始密钥传递给Descrambler模块进行进一步处理。
3. Descrambler模块实现密钥迭代推导、数据解码等功能。
帧同步状态下，Descrambler模块将按照随路地址搜索帧头，按地址顺序进行解码。如果处于帧失步状态，Descrambler模块不会进行解码，数据原样输出。
解码的初始密钥已由Frame_head模块给出，Descrambler模块需要根据初始密钥进一步迭代，推导出后续所有解码比特。依据协议，解码密钥的迭代算法为，bit[i]与bit[i+3]做异或运算，其结果填入bit[i+30]中，即依据已知比特推导出后续比特，其中i为非负整数，例如bit[2]异或bit[5]的结果传递给bit[32]，理论上初始密钥具备连续的30bit就可以实现迭代，而Frame_head模块给出的密钥有连续的32bit，完全符合要求。解码密钥迭代算法如图5所示，其中每一个格子代表1bit信息。
获取扰码后的数据，且具备迭代推导出的解码比特， Descrambler模块可以实现解码功能。具体实现方法为，加扰的数据与解码比特按顺序、按位异或，得出的结果即为解码后的数据。解码方法如图6所示，图中每个格子代表1字节（8bit）数据，即8bit一组按位异或。
采用FPGA（现场可编程门阵列电路）实现CPRI（通用公共无线接口）中4915.2Mbit/S及以上速率信号的自适应解码方法,通过该解码方法，可以在FPGA中实现未知发送端扰码密钥的情况下在接收端正确解码。
基于FPGA的CPRI自适应解码系统的实现方法有如下步骤：
一、Transceiver模块接收SFP光模块的10Gbps的差分数据，对差分数据进行串并转换，最终输出一路数据信号及一路随路时钟信号；
二、Frame_head模块接收transceiver模块的数据，在数据中搜寻帧头，在一帧的周期内，如果找到帧头则输出帧同步信号，输出对应的随路地址，否则输出帧失步信号；
三、根据CPRI协议规定，紧随帧头不加扰字节后连续的四个控制字节被加扰数据，根据这连续4个字节的加扰前的值与加扰后的值，即可获得加扰的初始密钥；
四、Frame_head模块将获取的初始密钥传递给Descrambler模块进行进一步处理；
五、Descrambler模块根据初始密钥进一步迭代，推导出后续所有解码比特；依据CPRI协议，解码密钥的迭代算法为：bit[i]与bit[i+3]做异或运算，将其结果填入bit[i+30]中；
六、在帧同步状态下，Descrambler模块将按照随路地址搜索帧头，按地址顺序进行解码；如果处于帧失步状态，Descrambler模块不会进行解码，数据原样输出。

Claims (1)

1.一种基于FPGA的CPRI自适应解码系统实现方法，其特征在于，所述实现方法有如下步骤：
一、Transceiver模块接收SFP光模块的10Gbps的差分数据信号，对差分数据进行串并转换，最终输出一路数据信号及一路随路时钟信号；
二、Frame_head模块接收Transceiver模块的数据信号，在数据中搜寻帧头，在一帧的周期内，如果找到帧头则输出帧同步信号，输出对应的随路地址，否则输出帧失步信号；
三、紧随帧头不加扰字节后连续的4个控制字节被加扰，根据CPRI协议规定，这4个控制字节在加扰前的值固定且已知，根据这连续4个字节的加扰前的值与加扰后的值，获得加扰的初始密钥；
四、Frame_head模块将获取的初始密钥传递给Descrambler模块进行进一步处理；
五、Descrambler模块根据初始密钥进一步迭代，推导出后续所有解码比特；依据CPRI协议，解码密钥的迭代算法为：bit[i]与bit[i+3]做异或运算，将其结果填入bit[i+30]中；
六、在帧同步状态下，Descrambler模块将按照随路地址搜索帧头，按地址顺序进行解码；如果处于帧失步状态，Descrambler模块不会进行解码，数据原样输出；
所述基于FPGA的CPRI自适应解码系统包括SFP光模块和FPGA芯片， SFP光模块与FPGA芯片相连接，SFP光模块用于将光信号转换为差分数据信号，FPGA芯片用于完成对CPRI的数据恢复与解码；
所述SFP光模块采用Finisar公司的10G光模块；所述FPGA芯片为Xilinx公司的Kintex7-325T；
所述FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。
CN201711330382.4A 2017-12-13 2017-12-13 一种基于fpga的cpri自适应解码系统实现方法 Active CN107846417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711330382.4A CN107846417B (zh) 2017-12-13 2017-12-13 一种基于fpga的cpri自适应解码系统实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711330382.4A CN107846417B (zh) 2017-12-13 2017-12-13 一种基于fpga的cpri自适应解码系统实现方法

Publications (2)

Publication Number Publication Date
CN107846417A CN107846417A (zh) 2018-03-27
CN107846417B true CN107846417B (zh) 2023-07-04

Family

ID=61664937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711330382.4A Active CN107846417B (zh) 2017-12-13 2017-12-13 一种基于fpga的cpri自适应解码系统实现方法

Country Status (1)

Country Link
CN (1) CN107846417B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202103684U (zh) * 2011-05-11 2012-01-04 天津光电通信技术有限公司 实现stm-64帧同步的数字电路
CN104980207A (zh) * 2014-04-02 2015-10-14 常州隽通电子技术有限公司 一种拓展单元
WO2016106584A1 (zh) * 2014-12-30 2016-07-07 华为技术有限公司 无线前传无源光网络pon系统、光网络设备及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956564A (zh) * 2005-10-26 2007-05-02 Ut斯达康通讯有限公司 分布式基站系统中基于cpri的多协议信号传输方法及其装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202103684U (zh) * 2011-05-11 2012-01-04 天津光电通信技术有限公司 实现stm-64帧同步的数字电路
CN104980207A (zh) * 2014-04-02 2015-10-14 常州隽通电子技术有限公司 一种拓展单元
WO2016106584A1 (zh) * 2014-12-30 2016-07-07 华为技术有限公司 无线前传无源光网络pon系统、光网络设备及方法

Also Published As

Publication number Publication date
CN107846417A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
EP1400066B1 (en) Protocol independent transmission using a 10 gigabit attachment unit interface
CN101662636B (zh) 一种安全高速差分串行接口
JPH11506289A (ja) デジタルビデオ伝送のためのブロックコーディング
CN102710240B (zh) 信号处理装置、方法、serdes和处理器
WO2011003329A1 (zh) 64b/66b编解码装置及实现64b/66b编解码的方法
CN109962754B (zh) 适配64b/66b编码的pcs发送装置、接收装置
JP2014509796A (ja) スクランブリングシード情報を通信するための方法及び装置
US7065101B2 (en) Modification of bus protocol packet for serial data synchronization
CN100534040C (zh) 一种以太网光口适配装置及以太网传输方法
CN113572486B (zh) 具有低速SerDes接口的发送器、接收器及其电路设计方法
CN114442514B (zh) 一种基于fpga的usb3.0/3.1控制系统
CN113904756B (zh) 基于10Gbase-R协议的以太网系统
CN109257513A (zh) 一种基于SerDes的遥感图像传输系统和方法
CN103297370A (zh) 以太网phy至具有桥接抽头线的信道的扩展
CN112601090B (zh) 图像传输系统以及图像信号发生器
CN107846417B (zh) 一种基于fpga的cpri自适应解码系统实现方法
CN106209292B (zh) 一种利用过采样方法实现stm-1的sdh光接口的方法与装置
CN113676310B (zh) 一种用于雷达系统的数据传输装置
KR20010015027A (ko) 전송 시스템과, 수신기와, 전송기와, 데이터 스트로브형식의 트랜시버와 병렬시스템을 인터페이스하기 위한인터페이스 장치
CN207588911U (zh) 基于fpga的cpri自适应解码系统
CN112865886B (zh) 一种基于fpga实现fc通讯速率检测的方法
CN111475447B (zh) 一种基于lvds的高速串行传输的装置及数据传输方法
CN111385524B (zh) 模拟高清摄像机高速长距离数据传输的实现方法及系统
KR101416701B1 (ko) 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템
Wang et al. Design and implementation of link layer based on JESD204B protocol

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant