CN103997615A - 一种基于FPGA的Camera Link转SD/HD-SDI的装置 - Google Patents

Abstract

本发明涉及一种基于FPGA的Camera Link转SD/HD-SDI的装置，包括Camera Link采集模块、FPGA、SDRAM存储器以及SD/HD-SDI模块；所述Camera Link模块可采集数子图像数据到FPGA，经FPGA到SDRAM存储器缓存一帧，然后由FPGA读出SDRAM中的数据并对其按SMPTE标准进行编码；编完码的数据可输出到SD/HD-SDI模块，通过SDI监视器便可显示转换完的图像。本发明针对的Camera Link相机为分辨率小于1920×1080，场周期绝对等于或略小于相应SDI标准视频的场周期，针对Camera Link输入的视频分辨率，选择标准分辨率便可进行转换。

Description

一种基于FPGA的Camera Link转SD/HD-SDI的装置

技术领域

本发明涉及一种相机数据传输转换技术领域，特别涉及一种基于FPGA的Camera Link转SD/HD-SDI的装置。 

背景技术

目前SD/HD-SDI相关视频设备都是按照国际标准生产，只能输出、采集满足固定标准的视频，SDI采集卡、监视器只能采集或显示标准格式的视频，包括满足PAL、NTSC、SMPTE125M、SMPTE259M、SMPTE274M、SMPTE292M、SMPTE296M等标准的视频，主要包括分辨率为720×480、720×576、1280×720、1920×1080等标准格式分辨率的视频。Camera Link相机是目前工程中应用较多的一种相机，然而由于接口的特殊性，对相机输出图像的采集、显示比较麻烦，并且视频信号传输距离有限，而且Camera Link接口的相机输出的图像的标准及分辨率和SD/HD-SDI相关视频设备的标准并不相符，SD/HD-SDI视频都有固定的时钟、行频、场频和文件头等，从而Camera Link相机的图像不能直接转换成SDI图像，必须对图像的像素时钟、行场同步、文件头等信息按照SD/HD-SDI相关标准进行处理。 

由于Camera Link和SD/HD-SDI标准的不同，现在并没有将Camera Link转成HD-SDI的装置，现有的转换装置也只能将Camera Link数据转成BT.656格式，其只是标清视频，但是由于图像分辨率和行场同步的区别，并不兼容SDI相关标准，因此并不能用SDI采集卡或监视器采集到图像数据。本发明提出一种新的方法，能将非标准的Camera Link视频数据转换成标准的满足SD/HD-SDI相关标准的图像数据，使得可以用SDI采集卡或监视器采集到转换完的图像数据，满足工程应 用领域的实际需求。由于标准的不同，当Camera Link图像同对应的SDI图像场频不绝对相同时，必须采取丢帧措施才能实现标准的转换。 

发明内容

本发明要解决现有技术中的Camera Link接口相机无法在监视器上显示以及传输距离有限的技术问题，提供一种基于FPGA的Camera Link转SD/HD-SDI的装置。 

为了解决上述技术问题，本发明的技术方案具体如下： 

一种基于FPGA的Camera Link转SD/HD-SDI的装置，包括： 

Camera Link采集模块、FPGA、SDRAM存储器以及SD/HD-SDI模块； 

所述Camera Link模块可采集数子图像数据到FPGA，经FPGA到SDRAM存储器缓存一帧，然后由FPGA读出SDRAM中的数据并对其按SMPTE标准进行编码；编完码的数据可输出到SD/HD-SDI模块，通过SDI监视器便可显示转换完的图像。 

在上述技术方案中，所述Camera Link采集模块可将Camera Link相机输出的LVDS信号转换成FPGA能够处理的CMOS/TTL信号。 

在上述技术方案中，所述FPGA可从Camera Link采集模块读取数据，向SDRAM读写数据，以及图像数据色彩空间的变换、提供先入先出缓存单元和输出图像编码。 

在上述技术方案中，所述SD/HD-SDI模块可将按SMPTE标准编码完成的图像数据转换成SDI格式输出。 

在上述技术方案中，SDRAM存储器包括两片或者三片SDRAM。 

本发明具有以下的有益效果： 

本发明的基于FPGA的Camera Link转SD/HD-SDI的装置中，SD/HD-SDI模块采用的TI公司的LMH0030芯片既能实现到SD-SDI的转换又能实现到HD-SDI的转换，并且核心处理模块采用FPGA进行处理，不会受到数据速率和视频格式的限制，因此本发明可以根据输入视频的情况实现Camera Link到SD/HD-SDI格式视频的转换。 

本发明的基于FPGA的Camera Link转SD/HD-SDI的装置，针对的CameraLink相机为分辨率小于1920×1080，场周期绝对等于或略小于相应SDI标准视频的场周期，由于SDI支持的分辨率为720×480、720×576、1280×720、1920×1080，因此Camera Link输入的视频分辨率不能超过以上几种标准分辨率，否则会丢失信息，针对Camera Link输入的视频分辨率，选择以上一种标准分辨率便可进行转换。 

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。 

图1为输入视频场周期绝对等于输出视频场周期格式转换流程示意图。 

图2为输入视频场周期略大于输出视频场周期格式转换流程示意图。 

图3为编码顺序示意图。 

图4为像素时钟时序示意图。 

图5为行使能时序示意图。 

图6为场使能时序示意图。 

图7是HD-SDI输出图像数据示意图。 

具体实施方式

下面结合附图对本发明做以详细说明。 

本发明的基于FPGA的Camera Link转SD/HD-SDI的装置，其包括Camera  Link采集模块、FPGA、SDRAM存储器以及SD/HD-SDI模块。Camera Link模块采集数子图像数据到FPGA，经FPGA到SDRAM存储器缓存一帧，然后由FPGA读出SDRAM中的数据并对其按SMPTE标准进行编码，将编完码的数据输出到SD/HD-SDI模块，通过SDI监视器便可显示转换完的图像。 

这里Camera Link采集模块采用National Semiconductor公司的DS90CR286芯片，该芯片能将Camera Link相机输出的LVDS信号转换成FPGA能够处理的CMOS/TTL信号；FPGA采用Altera公司的EP2S60F1020C5N芯片，该FPGA芯片实现从Camera Link采集模块读取数据，向SDRAM读写数据，以及图像数据色彩空间的变换、提供先入先出(FIFO)缓存单元和输出图像编码等工作；SDRAM采用Micro公司的MT48LC16MA2芯片，该芯片用来对输入的图像做帧缓存；SD/HD-SDI模块采用Texas Instruments公司的LMH0030芯片，该芯片将按SMPTE标准编码完成的图像数据转换成SDI格式输出。 

当Camera Link视频场周期绝对等于标准SDI视频场周期时，由于帧频绝对相同，因此不需丢帧便可以实现视频格式的转换，但是又由于两种视频行频的不同，必须对视频进行帧缓存才能实现转换，帧缓存需两片SDRAM进行乒乓操作，流程如图1所示。 

当Camera Link视频场周略小于标准SDI视频场周期时，随着时间的累加，必定会输入端的数据量必定会超过输出端的数据量，因此累加到一定帧数必须丢掉一帧输入数据，因此必须使用3片SDRAM进行帧缓存，流程如图2所示。 

由于CameraLink相机输出的是RGB数据，而HD-SDI所需要的数据时YCbCr数据，因此在视频流格式转换前要先将RGB图像数据转换成YCbCr数据，在ITU-R BT.601标准中给出了RGB与YCbCr的转换关系,如下式所示： 

$\left[\begin{array}{c}Y\\ \mathrm{Cb}\\ \mathrm{Cr}\end{array}\right]=\left[\begin{array}{ccc}0.2568& 0.5041& 0.0979\\ -0.1482& -0.2910& 0.4392\\ 0.4392& -0.3678& -0.0714\end{array}\right]\left[\begin{array}{c}{R}^{\′}\\ G^{\′}\\ B^{\′}\end{array}\right]+\left[\begin{array}{c}16\\ 128\\ 128\end{array}\right]---\left(1\right)$

其中R’B’G’分别为Gamma校正后的RGB值。 

将RGB转换成YCbCr后，按SMPTE274M标准进行编码，对于LMH0030，输入数据要20bit，这里将Y通道作为输出的高10bit，Cb、Cr作为低10bit，按照4:2:2形式编码。编码按图3所示进行。 

其中EAV、SAV为图像定时基准码，包含图像的行场同步信息。定时基准码共4个字，前3个字是3FF、000、000，第4个字是1F V H P3P2P1P000。其中F为奇偶场信息，在隔行扫描中第1场为0，第2场为1；V用于场消隐控制，在场消隐期间为1，其他为0；H用于行消隐控制，消隐期间为1，其他为0；P3P2P1P0为保护比特，值由F、V、H决定。在消隐期间，Y通道赋值为040H，Cb/Cr通道赋值为200H，有效数据期间赋值如图3所示。将FPGA编码完成后的数据输出到LMH0030，即可从HD-SDI输出端采集到转换完成的图像。 

下面以一个实际例子说明以上流程。采用UNIQ的UC-1830CL高分辨率彩色数字CCD相机，该相机输出逐行扫描RGB图像数据，输出接口为Camera Link，图像有效数据为1024pixel×1024pixel，图像帧频为30frames/s，图像输出为10bitLVDS数据，像素时钟为45MHz。 

由图4可知，图像数据在像素时钟的下降沿有效；由图5可知，每行共1432个像素时钟，其中行消隐382个时钟，数据1050个，有效数据1024个；由图6可知，每场图像共1046个行周期，其中场消隐共12个行周期，共1034行数据，有效数据1024行。 

所转换成的HD-SDI输出满足SMPTE274M标准，图像的分辨率为1920 pixel×1080pixel，帧频是30frame/s，图像像素时钟是74.25MHz，每帧图像的包含2200×1125个像素时钟，即行消隐280个像素，场消隐45个行周期。每行的时间为29.6296μs，每场1125个数据行周期，因此每场时间为33.333ms。 

由于HD-SDI数据行周期和相机数据行周期并不相同，又由于HD-SDI数据和相机数据是不可间断的，因此转换过程中不可能实时逐行进行，也就是直接用FIFO对相机输入数据进行行缓存是实现不了格式转换的。必须对相机数据整帧缓存，即输出必须要延时1帧才行，因而选用SDRAM对图像进行帧缓存，通常使用2片SDRAM对相机数据进行乒乓操作即可实现正常输出。但是由于相机一帧时间是33.286ms，HD-SDI一帧是33.33ms，即相机输出一帧图像比HD-SDI一帧图像快47μs，如果使用两片SDRAM对相机数据缓存，那么缓存过程就会发生冲突，即第2帧图像还没从SDRAM中读出完成，相机的第3帧数据又要往同一片SDRAM中存储，从而会出现读写冲突。这里采用3片SDRAM，当然这样也不是就能完美的解决格式转换的问题，因为两种视频每帧会相差47μs，随着时间的增长，3片SDRAM都会被存满，此时如果继续存储，那么又会发生读写冲突。因此每当3片SDRAM存满时，必须丢掉一帧数据，此时又回到最初的状态。因为一共有3片SDRAM，以每帧47μs的速度累加，累加出一帧HD-SDI数据的时间时3片SDRAM就存满，共33.333ms，即约708帧图像，此时必须丢一帧，但是HD-SDI输出的速度并不会受到影响。 

因为相机输出的图像分辨率为1024×1024，而HD-SDI输出的图像分辨率为1920×1080，因此要将相机输出的图像嵌入到1080p的图像中，这里将相机图像嵌入到HD-SDI图像中间部分，如图7所示，HD-SDI输出图像左右各448个图像数据上下各28行数据需要用户自己编码，可根据具体需要编码特定文字或颜色显示输出。 

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。 

Claims (5)

1.一种基于FPGA的Camera Link转SD/HD-SDI的装置，其特征在于，包括：

Camera Link采集模块、FPGA、SDRAM存储器以及SD/HD-SDI模块；

所述Camera Link模块可采集数子图像数据到FPGA，经FPGA到SDRAM存储器缓存一帧，然后由FPGA读出SDRAM中的数据并对其按SMPTE标准进行编码；编完码的数据可输出到SD/HD-SDI模块，通过SDI监视器便可显示转换完的图像。

2.根据权利要求1所述的基于FPGA的Camera Link转SD/HD-SDI的装置，其特征在于，所述Camera Link采集模块可将Camera Link相机输出的LVDS信号转换成FPGA能够处理的CMOS/TTL信号。

3.根据权利要求1所述的基于FPGA的Camera Link转SD/HD-SDI的装置，其特征在于，所述FPGA可从Camera Link采集模块读取数据，向SDRAM读写数据，以及图像数据色彩空间的变换、提供先入先出缓存单元和输出图像编码。

4.根据权利要求1所述的基于FPGA的Camera Link转SD/HD-SDI的装置，其特征在于，所述SD/HD-SDI模块可将按SMPTE标准编码完成的图像数据转换成SDI格式输出。

5.根据权利要求1-4中的任意一项所述的基于FPGA的Camera Link转SD/HD-SDI的装置，其特征在于，SDRAM存储器包括两片或者三片SDRAM。